JPS58201469A - フイ−ルド識別装置 - Google Patents
フイ−ルド識別装置Info
- Publication number
- JPS58201469A JPS58201469A JP8585382A JP8585382A JPS58201469A JP S58201469 A JPS58201469 A JP S58201469A JP 8585382 A JP8585382 A JP 8585382A JP 8585382 A JP8585382 A JP 8585382A JP S58201469 A JPS58201469 A JP S58201469A
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- circuit
- pulse
- phase
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、インターレースした走査線の奇数フィールド
と偶数フィールドを映像信号から識別するフィールド識
別装置に関するもので、映像信号の奇数フィールドと偶
数フィールドを正しく識別する必要のある用途、例えば
、フィールド順次に左右映像信号が多重化された立体テ
レビジョンシステムにおける多重化および復調、パルス
符号変調（ＰＣＭ）化された音響信号をビデオ信号とし
て記録するＰＣＭ録音機、波形モニターにおけるＷＩＴ
信号の観測等に利用できるものである。
と偶数フィールドを映像信号から識別するフィールド識
別装置に関するもので、映像信号の奇数フィールドと偶
数フィールドを正しく識別する必要のある用途、例えば
、フィールド順次に左右映像信号が多重化された立体テ
レビジョンシステムにおける多重化および復調、パルス
符号変調（ＰＣＭ）化された音響信号をビデオ信号とし
て記録するＰＣＭ録音機、波形モニターにおけるＷＩＴ
信号の観測等に利用できるものである。
従来、このような目的には例えば第１図に示すような装
置があった。この装置の動作を第２図の信号波形図を参
照して説明する。なお、第１図中の信号ａ−ｆは第２図
の信号波形ａ−ｆに対応する。
置があった。この装置の動作を第２図の信号波形図を参
照して説明する。なお、第１図中の信号ａ−ｆは第２図
の信号波形ａ−ｆに対応する。
入力されたビデオ信号は、同期信号分離回路１で同期分
離され（第２図のａ参照）、Ｈ／２ ＜ Ｔ （Ｈ（た
だし、Ｈは水平周期）なる周期Ｔをもつ安定定マルチバ
イブレーク２で等価パルスが除かれ、連続した水平パル
スｂ′になる。Ｄフリツブフロ１プ回路３により水平パ
ルスｂの立ち上がシで読み込まれた複合同期信号ａは約
％Ｈ遅れた垂直同期信号１ｃとなる。一方、ｄのように
積分された複合同期信号は９７９７１７７７１回路４に
より、それ自身をクロックパルスとして読み込まれ、１
１２Ｈ遅れの垂直同期信号ｅとなる。上記信号Ｃとｅｆ
Ｄフリップフロップ回路６により位相比較することによ
り、ｆのようにフィールドによシ異なるレベルのパルス
信号となる。なお、第２図は奇数フィールドの場合を示
しているが、偶数フィールドの場合、には、垂直同期信
号が第２図よりも１４Ｈ進むため、Ｃの波形は１Ｈ進む
。しかし、ｅの波形はμＨ進むだけであるから、ｅよシ
もＣが前に進み、ｒの波形は逆に“１″から０”へと反
転する。
離され（第２図のａ参照）、Ｈ／２ ＜ Ｔ （Ｈ（た
だし、Ｈは水平周期）なる周期Ｔをもつ安定定マルチバ
イブレーク２で等価パルスが除かれ、連続した水平パル
スｂ′になる。Ｄフリツブフロ１プ回路３により水平パ
ルスｂの立ち上がシで読み込まれた複合同期信号ａは約
％Ｈ遅れた垂直同期信号１ｃとなる。一方、ｄのように
積分された複合同期信号は９７９７１７７７１回路４に
より、それ自身をクロックパルスとして読み込まれ、１
１２Ｈ遅れの垂直同期信号ｅとなる。上記信号Ｃとｅｆ
Ｄフリップフロップ回路６により位相比較することによ
り、ｆのようにフィールドによシ異なるレベルのパルス
信号となる。なお、第２図は奇数フィールドの場合を示
しているが、偶数フィールドの場合、には、垂直同期信
号が第２図よりも１４Ｈ進むため、Ｃの波形は１Ｈ進む
。しかし、ｅの波形はμＨ進むだけであるから、ｅよシ
もＣが前に進み、ｒの波形は逆に“１″から０”へと反
転する。
この第１図に示す従来のフィールド識別装置の動作は以
上の通りであり、正規のビデオ信号であれば当然正常に
奇数フィールド・偶数フィールドを識別する。しかし、
例えばコンピュータ画像出力のように、等価パルスの入
っていないビデオ信号の場合には、正常に動作しなく、
また、ノイズの多いビデオ信号の場合には誤動作しやす
いという問題点があった。例えば第２図において、複合
同期信号＆の垂直同期部分に等価パルスの切れ込みのな
い場合には垂直同期部分の水平パルスは得られず、Ｃの
ような波形は得られない。まだ、波形ｅも得られない。
上の通りであり、正規のビデオ信号であれば当然正常に
奇数フィールド・偶数フィールドを識別する。しかし、
例えばコンピュータ画像出力のように、等価パルスの入
っていないビデオ信号の場合には、正常に動作しなく、
また、ノイズの多いビデオ信号の場合には誤動作しやす
いという問題点があった。例えば第２図において、複合
同期信号＆の垂直同期部分に等価パルスの切れ込みのな
い場合には垂直同期部分の水平パルスは得られず、Ｃの
ような波形は得られない。まだ、波形ｅも得られない。
この問題点は等価パルスの数をカウントするような別の
奇・偶数フィールド識別装置においても存在する。
奇・偶数フィールド識別装置においても存在する。
本発明は上記の問題点に鑑み、非正規の同期信号を有す
るビデオ信号であってもインターレースさえしておれば
安定に奇数・偶数フィールドを識別でき、また、ノイズ
に対しても安定に動作するフィールド識別装置を提供せ
んとするものである。
るビデオ信号であってもインターレースさえしておれば
安定に奇数・偶数フィールドを識別でき、また、ノイズ
に対しても安定に動作するフィールド識別装置を提供せ
んとするものである。
本発明の基本的な考えは、単安定マルチバイブレータを
利用した連続した水平バルンの発生を水平ムＦＣ回路を
利用して行なうことにある。これにより、ノイズに対し
て強くなり、等価パルスがないような非正規のビデオ信
号に対しても正常に奇数・偶数フィールドの識別ができ
るようになった。また、水平五ＦＣ回路の発振周波数を
２倍以上にすることにより、垂直同期信号の読み込みに
必要なタイミングが正確に得られ、不安定な時定数回路
がなく回路をディジタル的に構成できる。
利用した連続した水平バルンの発生を水平ムＦＣ回路を
利用して行なうことにある。これにより、ノイズに対し
て強くなり、等価パルスがないような非正規のビデオ信
号に対しても正常に奇数・偶数フィールドの識別ができ
るようになった。また、水平五ＦＣ回路の発振周波数を
２倍以上にすることにより、垂直同期信号の読み込みに
必要なタイミングが正確に得られ、不安定な時定数回路
がなく回路をディジタル的に構成できる。
次に、本発明を図示の実施例に従って詳しく説明する。
第３図は本発明の一実施例のブロック図、第４図はその
各部の信号波形で、Ｈ（Ｈ’）、 Ｉ 、 Ｊ 、 Ｋ
。
各部の信号波形で、Ｈ（Ｈ’）、 Ｉ 、 Ｊ 、 Ｋ
。
Ｌ 、 Ｍ（Ｍ’） 、 Ｎ（Ｎ’）は第３図の信号Ｈ
，Ｈに対応している。それらの図面において、入力され
たビデオ信号は同期信号分離回路１１により複合同期信
号Ｈとなる。１２は水平五ＦＣ回路および遅延回路であ
り、水平同期信号から９０度遅れた水平パルスＫを出力
している。水平ムＦＣ回路は位相検波回路１６と電圧制
御発振回路（ＶＣＯ）１７− と差分周回路１８で構成
されており、水平同期信号に同期した水平周波数の２倍
の周波数（２ｆＨ）のパルスＩおよび水平パルスＪを出
力する。この回路は位相同期ループ（ＰＬＬ）と々りて
いるだめノイズに対しても安定で入力パルスが少し途切
れても連続してパルスを出力する。遅延回路１９は９７
９１１７７２１回路であり、水平パルスＩを２倍の周波
数の水平パルス（２ｆＨパルス）をインバータ２０で反
転したクロックパルスで読み込んで９０度遅れの水平パ
ルスＫを得る。この水平パルスＸを得る。この水平パル
スにの立ち上がりは水平周期Ｈに対しＶ４Ｈの点にあシ
、立ち下がりは￥４Ｈの点にある。水平五ＦＣ回路の発
振周波数が２ｆＨ以上であれば、このタイミングは正確
に得られる。このパルスをクロックパルスとして複合同
期信号Ｈを９７９１１７７２１回路で読み込め４゛、ｌ
ＡＨずれだ垂直同期信号りおよびＭが得られる。これら
２つのパルスをＤフリツブフロ１プ回路１６で位相比較
すれば、Ｌの方がＭより進ん一ルドの場合には複合同期
信号は第４図のＨ１０ようになり、垂直同期信号ＶはＭ
′となり、今度はＭ′の方がＬよりも進んでいるため、
出力Ｎ′は高レベルに変化する。
，Ｈに対応している。それらの図面において、入力され
たビデオ信号は同期信号分離回路１１により複合同期信
号Ｈとなる。１２は水平五ＦＣ回路および遅延回路であ
り、水平同期信号から９０度遅れた水平パルスＫを出力
している。水平ムＦＣ回路は位相検波回路１６と電圧制
御発振回路（ＶＣＯ）１７− と差分周回路１８で構成
されており、水平同期信号に同期した水平周波数の２倍
の周波数（２ｆＨ）のパルスＩおよび水平パルスＪを出
力する。この回路は位相同期ループ（ＰＬＬ）と々りて
いるだめノイズに対しても安定で入力パルスが少し途切
れても連続してパルスを出力する。遅延回路１９は９７
９１１７７２１回路であり、水平パルスＩを２倍の周波
数の水平パルス（２ｆＨパルス）をインバータ２０で反
転したクロックパルスで読み込んで９０度遅れの水平パ
ルスＫを得る。この水平パルスＸを得る。この水平パル
スにの立ち上がりは水平周期Ｈに対しＶ４Ｈの点にあシ
、立ち下がりは￥４Ｈの点にある。水平五ＦＣ回路の発
振周波数が２ｆＨ以上であれば、このタイミングは正確
に得られる。このパルスをクロックパルスとして複合同
期信号Ｈを９７９１１７７２１回路で読み込め４゛、ｌ
ＡＨずれだ垂直同期信号りおよびＭが得られる。これら
２つのパルスをＤフリツブフロ１プ回路１６で位相比較
すれば、Ｌの方がＭより進ん一ルドの場合には複合同期
信号は第４図のＨ１０ようになり、垂直同期信号ＶはＭ
′となり、今度はＭ′の方がＬよりも進んでいるため、
出力Ｎ′は高レベルに変化する。
以上の実施例から明らかなように、水平ムＦＣ回路によ
り、人力ビデオ信号と位相同期しているため、ノイズに
対しても安定で等価パルスがなくても連続して水平パル
スを出力し、正確な読み込みタイミングが得られるため
、動作が安定である。
り、人力ビデオ信号と位相同期しているため、ノイズに
対しても安定で等価パルスがなくても連続して水平パル
スを出力し、正確な読み込みタイミングが得られるため
、動作が安定である。
また、ノイズに対する安定性をさらによくするには、Ｄ
フリップフロップ回路１３．１４のＤ入力端子の前にＶ
４Ｈ以下の時定数のフィルタを入れることにより、高周
波ノイズを減衰させればよい。
フリップフロップ回路１３．１４のＤ入力端子の前にＶ
４Ｈ以下の時定数のフィルタを入れることにより、高周
波ノイズを減衰させればよい。
また、映像機器等で入力ビデオ信号に同期した２ ｆＨ
以上のパルスが得られれば、水平ムＦＣ回路の代りに、
そのパルスを利用することもできる。
以上のパルスが得られれば、水平ムＦＣ回路の代りに、
そのパルスを利用することもできる。
また、水平ムＦＣ回路と遅延回路からの９０度遅れの水
平パルスの取出し方には、第６図（２Ｌ）に示すような
第３図の実施例と同様な方法と、第６図（ｂｌのように
遅延回路の後から位相比較器に帰還する方法とがあるが
、どちらでも使用可能である。
平パルスの取出し方には、第６図（２Ｌ）に示すような
第３図の実施例と同様な方法と、第６図（ｂｌのように
遅延回路の後から位相比較器に帰還する方法とがあるが
、どちらでも使用可能である。
なお、第６図において、２１は同期信号分離回路、２２
は位相比較器、２３はローパスフィルタ、２４は電圧制
御発振器（ＶＣＯ）、２５は遅延回路である。
は位相比較器、２３はローパスフィルタ、２４は電圧制
御発振器（ＶＣＯ）、２５は遅延回路である。
また、第６図における遅延回路２５の回路構成としては
、本実施例のようにＤフリップフロラプ回路を使わ々い
で、遅延時間は不正確に々るが、Ｒｅ積分回路で三角波
に変え、コンデンサ結合のコンパレータでムＣ零レベル
でスライススルコトにより９０度の遅延回路とすること
もできる。水平ムｙｃ回路の発振周波数として水平周波
数そのままを使った場合には上記の遅延回路が有効であ
る。
、本実施例のようにＤフリップフロラプ回路を使わ々い
で、遅延時間は不正確に々るが、Ｒｅ積分回路で三角波
に変え、コンデンサ結合のコンパレータでムＣ零レベル
でスライススルコトにより９０度の遅延回路とすること
もできる。水平ムｙｃ回路の発振周波数として水平周波
数そのままを使った場合には上記の遅延回路が有効であ
る。
以上のように本発明によれば、正規のビデオ信号はもち
ろんのこと、コンピュータ画像出力のように等価パルス
のない非正規なビデオ信号に対しても、垂直同期信号の
インターレース状態から奇数・偶数フィールドを正しく
識別することができ、ノイズに対しても安定に動作する
ことが可能となるものである。また、水平ムＦＣの発振
周波数が２ ｆＨ以上であることにより、２ｆＨまで分
周することにより実施例と同様になり、遅延回路にＤフ
リップフロラプ回路を用いることと併せ、１／４Ｈ９％
Ｈの正確な読み込みタイミングを得ることができ、無調
整で安定な動作が可能となるものである。
ろんのこと、コンピュータ画像出力のように等価パルス
のない非正規なビデオ信号に対しても、垂直同期信号の
インターレース状態から奇数・偶数フィールドを正しく
識別することができ、ノイズに対しても安定に動作する
ことが可能となるものである。また、水平ムＦＣの発振
周波数が２ ｆＨ以上であることにより、２ｆＨまで分
周することにより実施例と同様になり、遅延回路にＤフ
リップフロラプ回路を用いることと併せ、１／４Ｈ９％
Ｈの正確な読み込みタイミングを得ることができ、無調
整で安定な動作が可能となるものである。
【図面の簡単な説明】
第１図は従来例のブロック図、第２図は第１図における
各部の信号波形図、第３図は本発明の一実施例のブロッ
ク図、第４図は第３図における各部の信号波形図、第６
図ｆａｌ 、 （ｂ）は本発明で使用し得る水平ＡＦＣ
回路と遅延回路の別の構成例を示すブロック図である。 １１・・・・・・同期信号分離回路、１２・・・・・・
水平ＡＦＣ回路および遅延回路、１３，１４．１５・・
・・・・Ｄフリップフロラプ回路。 ＝３６： 第１図 ｗＡ２図 − 第４図 ３６６−
各部の信号波形図、第３図は本発明の一実施例のブロッ
ク図、第４図は第３図における各部の信号波形図、第６
図ｆａｌ 、 （ｂ）は本発明で使用し得る水平ＡＦＣ
回路と遅延回路の別の構成例を示すブロック図である。 １１・・・・・・同期信号分離回路、１２・・・・・・
水平ＡＦＣ回路および遅延回路、１３，１４．１５・・
・・・・Ｄフリップフロラプ回路。 ＝３６： 第１図 ｗＡ２図 − 第４図 ３６６−
Claims (3)
- （１）入力映像信号から複合同期信号を分離する同期分
離回路と、前記複合同期信号の水平同期信号と同期した
水平パルスを発生する水平位相同期回路と、前記水平パ
ルスと略９０度の位相差を持つ遅延水平パルスを出力す
る遅延回路と、前記複合同期信号を前記遅延水平パルス
の前縁で読み込む第１の読み込み回路および後縁で読み
込む第２の読み込み回路と、前記第１および第２の読み
込み回路の出力パルスを位相比較する位相比較回路を具
備し、奇数フィールドと偶数フィールドに応じて異なる
レベルの信号を出力するように構成したことを特徴とす
るフィールド識別装置。 - （２）水平位相同期回路として、水平周波数の整数倍の
発振周波数を持つ水平ムＦＣ回路を使用することを特徴
とする特許請求の範囲第１項記載のフィールド識別装置
。 - （３）遅延回路として、Ｄフリップフロップ回路を用い
、水平パルスを水平周波数の２倍のクロックパルスで読
み込むことにより９０度の遅延時間を得るようにしたこ
とを特徴とする特許請求の範囲第１項記載のフィールド
識別装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8585382A JPS58201469A (ja) | 1982-05-20 | 1982-05-20 | フイ−ルド識別装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8585382A JPS58201469A (ja) | 1982-05-20 | 1982-05-20 | フイ−ルド識別装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58201469A true JPS58201469A (ja) | 1983-11-24 |
| JPS648952B2 JPS648952B2 (ja) | 1989-02-15 |
Family
ID=13870427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8585382A Granted JPS58201469A (ja) | 1982-05-20 | 1982-05-20 | フイ−ルド識別装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58201469A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60128790A (ja) * | 1983-12-16 | 1985-07-09 | Hitachi Ltd | 奇数・偶数フイ−ルド判別回路 |
| JPS6216682A (ja) * | 1985-07-15 | 1987-01-24 | Yokogawa Electric Corp | 同期分離回路 |
| JPS63142775A (ja) * | 1986-12-04 | 1988-06-15 | Matsushita Electric Ind Co Ltd | フイ−ルド判別回路 |
| JPH0254680A (ja) * | 1988-08-19 | 1990-02-23 | Mitsubishi Electric Corp | 画像信号用同期回路 |
| US5153725A (en) * | 1990-10-11 | 1992-10-06 | Nec Corporation | Automatic frequency control circuit |
| US5315387A (en) * | 1992-01-27 | 1994-05-24 | Mitsubishi Denki Kabushiki Kaisha | Horizontal synchronization circuit |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02112340U (ja) * | 1989-02-28 | 1990-09-07 |
-
1982
- 1982-05-20 JP JP8585382A patent/JPS58201469A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60128790A (ja) * | 1983-12-16 | 1985-07-09 | Hitachi Ltd | 奇数・偶数フイ−ルド判別回路 |
| JPS6216682A (ja) * | 1985-07-15 | 1987-01-24 | Yokogawa Electric Corp | 同期分離回路 |
| JPS63142775A (ja) * | 1986-12-04 | 1988-06-15 | Matsushita Electric Ind Co Ltd | フイ−ルド判別回路 |
| JPH0254680A (ja) * | 1988-08-19 | 1990-02-23 | Mitsubishi Electric Corp | 画像信号用同期回路 |
| US5153725A (en) * | 1990-10-11 | 1992-10-06 | Nec Corporation | Automatic frequency control circuit |
| US5315387A (en) * | 1992-01-27 | 1994-05-24 | Mitsubishi Denki Kabushiki Kaisha | Horizontal synchronization circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS648952B2 (ja) | 1989-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5189515A (en) | Television synchronization signal separator | |
| EP0170207A2 (en) | A write clock pulse generator used for a time base corrector | |
| JPS5972280A (ja) | 外部同期信号と所定の位相関係で内部同期信号を生成する装置 | |
| JPS58201469A (ja) | フイ−ルド識別装置 | |
| WO1991015081A1 (en) | Display locked timing signals for video processing | |
| JP2579998B2 (ja) | 同期信号再生回路 | |
| JPS6174464A (ja) | 垂直同期信号作成回路 | |
| JPH05103347A (ja) | 標準映像信号のための同期信号再発生回路 | |
| JPS6170861A (ja) | 水平同期検出回路 | |
| JP2743428B2 (ja) | バーストゲートパルス発生回路 | |
| JPS62175073A (ja) | テレビジヨン信号のフレ−ム検出回路 | |
| JPH0218636B2 (ja) | ||
| JP2515097Y2 (ja) | カラーフレーム検出回路 | |
| JPS6215998A (ja) | 位相同期クロツク信号発生装置 | |
| EP0472326A2 (en) | Horizontal synchronizing signal separation circuit | |
| JPS61261973A (ja) | フレーム同期パターン分離回路 | |
| JP3024726B2 (ja) | ハーフキラー回路 | |
| JPH0728787Y2 (ja) | ビデオデイスク再生装置のタイムベース補正回路 | |
| JPS625550B2 (ja) | ||
| JP2721691B2 (ja) | 水平期間識別装置 | |
| JP2508863B2 (ja) | ペデスタルクランプ回路 | |
| JPH0335675A (ja) | ビデオ信号のｐｌｌ回路 | |
| JPS63244980A (ja) | 同期信号検出回路 | |
| JPS6174465A (ja) | 垂直同期信号作成回路 | |
| JPH0630295A (ja) | 映像信号の同期回路 |