JPS6174465A

JPS6174465A - 垂直同期信号作成回路

Info

Publication number: JPS6174465A
Application number: JP19751384A
Authority: JP
Inventors: Takeshi Arai; 武新井; Masami Ebara; 江原　正己; Hiroyuki Ueyama; 植山　浩行
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1984-09-20
Filing date: 1984-09-20
Publication date: 1986-04-16
Anticipated expiration: 2010-11-13
Also published as: JPH07105897B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）　産業上の利用分野本発明はテレビ受像機等の画像表示装置や画像ファイル
システム等の画像処理装置に使用される垂直同期信号作
成回路に関する。

（ロ）　従来の技術序述の如き画像処理装置等に於いて、正確且つ安定した
内部垂直同期信号を作成する方法には、例えば特公昭５
９−１５５９５号公報に示されるように、水平周波数の
整数倍の側波数信号を垂直周波数まで分周して得る方法
が従来から賞月されている。

しかしながら、このような方法は、特に前述の画像ファ
イルシステムや画像走査速度変換装置等のように、種々
の画像信号−例えば、テレビ受像機、特殊再生ＶＴＲ，
或いは、コンピュータ等からの画像信号−を扱う場合に
は適切なものではない。なぜなら、上記の各画像信号で
は水平、垂直同期信号の周波数やその両同期信号間の位
相関係が一定していないため、固定分周による方法では
所望の垂直周波数まで分周できなかったり、上記分周出
力によって開閉されるゲートを介して入力される外部垂
直同期信号を正確に取り込むことができない場合がある
からである。

そこで、この方法に代わる簡単な方法として１、　外部
垂直同期信号を一定位相の基準信号のタイミングで取り
込み、これによって得た信号を内部垂直同期信号とする
ことが考えられる。しかし、このように単に一定位相の
基準信号のタイミングで取り込んで同期化する方法では
、外部垂直同期信号の前縁が基準信号のタイミングに非
常に近い位置にあると、上記垂直同期信号の前縁部の位
相的揺らぎに対して、得られた内部垂直同期信号に前記
基準信号の１周期幅の位相変動が生じる。このような現
象は、特に２：１インクレ一ス方式のテレビジョン複合
映像信号から分離された外部垂直同期信号が入力される
場合に顕著である。なぜなら、上記の如き外部垂直同期
信号では、前記複合映像信号中の垂直同期信号部の直前
の信号波形が奇数フィールドと偶数フィールドとで異な
ることや、映像信号部が同期信号レベルまでシフトして
いる所謂ビデオ・イン・シンクが生じることによって、
前述の如き前縁部の“揺らぎ”が非常に発生しやすいか
らである。従って、この方法は、安定した内部垂直同期
信号を必要とす葛前述の如き画像処理装置に採用できな
かった。

（ハ）発明が解決しようとする問題点本発明では、垂直周波数自体、或いは水平同期信号との
位相関係が異なる種々の外部垂直同期信号に対応でき、
しかも、上記垂直同期信号の位相揺らぎに対して、安定
且つ正確な内部垂直同期信号を作成できる垂直同期信号
作成回路を提供することを課題としている。

（ニ）問題点を解決するだめの手段本発明では、フィールド周期の外部垂直同期信号を分周
してフレーム周期の信号に変換する手段と、この信号を
基準信号のタイミングで取り込むことによってフレーム
周期の内部垂直同期信号を作成する手段と、この垂直同
期信号の１フレーム期間長を一定周波数の信号によって
計数する手段と、その計数値又はこの計数値と一定関係
にある数値を上記一定周波数信号の１／Ｎの周波数の信
号で計数することによって外部垂直同期信号に同期した
フィールド周期の内部垂直同期信号を作成する手段を構
成要件としている。

（ホ）作用上記構成に依れば、特定のフィールドのみに同期してい
ることによって各パルス間の位相変化の小きい前記フレ
ーム周期の信号が得られ、この信号に同期したフレーム
周期の内部垂直同期信号が作成され、このフレーム周期
の信号からフィールド周期の内部垂直同期信号が得られ
るので、元の外部垂直同期信号の前縁部の位置揺らぎの
影響が除去される。

くへ）実施例第１図は本発明の垂直同期信号作成回路の一実施例を示
している。同図に於いて、（１〉は外部垂直同期信号（
以下、外部Ｖ信号と謂う）の入力端子、（２）はそのＶ
信号に対する１／２分周回路、（３）はその分周出力信
号と上記■信号とを入力とするアンドゲート、（４）は
その出力信号を後述する内部水平同期パルス（以下、内
部Ｈパルスと謂う）のタイミングで取り込むＤフリップ
・フロップ等からなる第１同期化回路である。（５）は
この第１同期化回路と同一構成を可とし、その出力信号
を他の内部Ｈパルスによって取り込む第２同期化回路、
（６）はその出力信号の１周期内の内部Ｈパルス数のカ
ウントを行なう第１カウンタ、（７）はそのカウント結
果がプリセットされると共に、上記第２同期化回路（５
〉の出力信号でリセットされる第２カウンタ、〈８〉は
内部垂直同期信号が導出される出力端子である。

また、（９）は標準の垂直周波数ｆ’Ｈの整数倍即ちｎ
ｆ’ｏ（ただしｎ≠１）を中心周波数とするｖＣｏ（ｖ
Ｌ圧制御型発振器）、（１０）はその出力信号から周波
数がｒＨで位相が互いに異なる二つの基準信号即ち第１
第２内部Ｈパルス及び２ｆ’ｕのパルスを作成する分周
回路、（１１）はその第１内部Ｈパルスと端子（１２）
に入力される外部Ｈパルスとを位相検波する第１位相検
出回路であり、これらによってＰＬＬ（位相ロックルー
プ）回路（１３）を構成している。＜１４）は前記第１
第２内部Ｈパルスを導入し、その何れか一方をフリップ
・プロ・／プ（１５）の出力に応して泗択するセレクタ
回路、〈１６）はその選択されたＨパルスを第１同期化
回路（４）に向けて出力すると共に、該パルスのパルス
幅を前後に広げた幅広パルスを作成するウィンドウパル
ス作成回路、（１７）はその幅広パルスと前記アンドゲ
ート（３ンの出力言置七の位相差を検出する第２位相検
出回路であり、この出力によって前記フリップ・フロン
ブ（１５）が反転されるようになっている。

なお、（１８）は内部Ｈパルスの出力端子である。

断る実施例の動作を第２図及び第３図の信号波形図を参
照して説明する。今、端子（１）に第２図に示すフィー
ルド周期（１ｖ）の外部■信号（イ）が入力されたとす
ると、１７２分周回路（２〉の出力信号は同図（ロ）と
なって、アンドゲート（３）の出力信号は同図（ハ）と
なる、この信号（ハ）は次の第１同期化回路（４）に於
いてウィンドウパルス作成回路（１６）から出力される
内部Ｈパルスの前縁タイミングで取り込まれる。従って
、今、上記内部Ｈパルスとして、セレクタ回路（１４ン
に入力される第１ス（ホ）が出力されるものとすると、
前記第１同期化回路（４）の出力信号は同図（へ）のよ
うになる。

そして、この出力信号（へ）が第２同期化回路（５）に
於いて前記第１内部Ｈパルス（二〉の前縁タイミングで
取り込まれるので、その出力信号は同図（ト）のように
なって２ｖ周期即ちフレーム周期の内部垂直同期４３号
が得られる。

一方、前記アンドゲート（３）の出力信号（ハ〉の立上
りタイミングと、ウィンドウパルス作成回路（１６）か
らの幅広パルス（ヌ）（第３図）との位相比較が第２位
相検出回路（１７）で行なわれる。ここで第２図と第３
図で同一文字を付したものは、同一信号を示している。

従って、第３図のｔ１時点以前の状態でセレクタ回路（
１４）から第１内部Ｈパルス（ホ）が出力されているも
のとすると、この状態では幅広パルス（ヌ）は図示のＰ
ｒ、Ｐ２のようになり、このパルス（Ｐｉ）（Ｐ２）期
間内に前記信号（ハ）の立上りが存在するか否かが検出
される。すなわち、Ｐ１期間のように該期間内に上記立
上りが存在しない場合は、第２位相検出回路（１７）の
出力（す）はハイレヘル状態に維持されるが、Ｐ２期間
のように該期間内に上記立上りが存在すると、ｔｘ時点
で上記検出出力が発生する。すると、この立上りによっ
てフリップ・フロノブ（１５）の出力（す）が反転せし
められ、それによってセレクタ回路＜１４〉は第１内部
Ｈパルスく二）を出力していた前述の状態から、第２内
部Ｈパルスくホ）を出力する状態に切換わる。

したがって、前記ウィンドウパルス作成回路（１６〉か
ら第１同期化回路く４）に与えるパルス（ル）も、ｔ１
時点以後は図示のように第２内部Ｈパルス（ホ）となり
、このパルス（ホ）によって前述の如く信号（ハ）の同
期化（取り込み）が行なわれて、上記第１同期化回路く
４）から信号くべ）が得られる訳である。即ち、ここで
は第１第２内部Ｈパルス（ニ）（ホ）のうち、アンドゲ
ート（３）からのフレーム周期の外部Ｖ信号（ハ）の前
縁（立上り）位置から充分離れている位相をもつ方の内
部Ｈパルスを選択し、そのＨパルスによって上記■信号
（ハ）を同期化している訳である。そして、上記ウィン
ドウパルス作成回路（１６）からの幅広パルス（ル）も
同様に図示の如く切換わるから、上述の動作が以後繰り
返されて行く。

次に前述のようにして第２同期化回路（５）から得たフ
レーム周期の内部■信号（ト）（第２図）はその前縁で
第１カウンタ（６）をリセットする。従って、この第１
カウンタ（６）はこれがリセットされてから次にリセッ
トされるまで即ち、１フレーム期間（２ｖ）内の第１内
部Ｈパルス数をカウントし、そのカウントｆ直を第２カ
ウンタ（７）にプリセットする。この第２カウンタ（７
）も前記信号（ト）の前縁でリセッＩ・されるようにな
っており、このリセット後に分周回路（１０）からの２
ｆ’ａのパルスをカウントする。そして、この第２カウ
ンタ（７）は、油述のプリセット値までカウントすると
出力を発生すると共に、上記プリセット値までのカウン
トを再び行ない、その後、次の内部７Ｍ号（ト）でリセ
ットされ、以後、この動作を繰り返して行く、従って、
この第２カウンタ（７）の出力信号として第２図（チ）
の如く外部■信号（イ）に同期したフィールド周期の内
部Ｖ信号が得られることになる。

なお、本実施例では第１カウンタ（６）によって計数さ
れた１フレーム期間の計数値そのものを第１カウンタ（
７）に直接プリセットするようにしたが、このようにす
る代わりに上記計数値と予め設定した固定値の差に相当
する数値を第２カウンタ（７）にプリセットし、この第
２カウンタが上記固定値までカウントした時点で一旦リ
セットされ、その後上記差の数値までカウントした時点
で出力を発生するように構成できる。この場合、第１カ
ウンタ（６）も上記固定値までカウントした時点で一旦
リセットされることによって、上記差の数値を直接出力
するようにすればよい。そして、このように構成すれば
、第１カウンタから第２カウンタへのブリセクトのため
の回路構成が簡単になる。

また、上記実施例は１フレーム２フイールドの信号を扱
う場合であるが、一般に１フレームがＮフィールド（Ｎ
は２以上の整数）で構成されている場合の信号にも適用
できる。

（ト）発明の効果本発明の垂直同期信号作成回路に依れば、垂直周波数自
体、或いは、水平同期信号との位相関係の異なる種々の
外部垂直同期言置に対応でき、しかも、上記垂直同期装
置の位相揺らぎに対して安定且つ正確な内部垂直同期信
号を作成できる。しかも、回路構成も比較的簡単で安価
に実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図及び第
３図はその動作説明のだめの信号波形図である。（１）：外部垂直同期信号入力端子、＜８）：内部垂直
同期信号出力端子、（１２）：外部水平同期信号入力端
子。

Claims

【特許請求の範囲】

（１）、フィールド周期の外部垂直同期信号を分周して
フレーム周期の信号に変換し、この信号を基準信号のタ
イミングで取り込むことによってフレーム周期の内部垂
直同期信号を作成し、この垂直同期信号の１フレーム期
間長を一定周波数の信号によって計数し、その計数値又
はこの計数値と一定関係にある数値を上記一定周波数信
号の１／Ｎの周波数の信号で計数し、その計数出力を得
て前記外部垂直同期信号に同期したフィールド周期の内
部垂直同期信号を得るようにした垂直同期信号作成回路
。
（２）、前記基準信号は外部水平同期信号を基準として
ＰＬＬ制御される発振回路から発生され位相が互いに異
なる二つの信号の一方が選択的に使用されることを特徴
とする特許請求の範囲第１項記載の垂直同期信号作成回
路。