JPS625550B2 - - Google Patents
Info
- Publication number
- JPS625550B2 JPS625550B2 JP5943481A JP5943481A JPS625550B2 JP S625550 B2 JPS625550 B2 JP S625550B2 JP 5943481 A JP5943481 A JP 5943481A JP 5943481 A JP5943481 A JP 5943481A JP S625550 B2 JPS625550 B2 JP S625550B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal scanning
- circuit
- scanning period
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000002131 composite material Substances 0.000 claims description 21
- 238000001514 detection method Methods 0.000 claims description 13
- 230000010354 integration Effects 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 claims description 5
- 238000005070 sampling Methods 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Synchronizing For Television (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Description
【発明の詳細な説明】
本発明は水平走査期間検出回路に係り、テレビ
ジヨン信号の奇数フイールド及び偶数フイールド
での相対応する水平走査期間を、安価な回路構成
で、更には集積回路（IC）化容易な回路構成で
検出し得る水平走査期間検出回路を提供すること
を目的とする。
ジヨン信号の奇数フイールド及び偶数フイールド
での相対応する水平走査期間を、安価な回路構成
で、更には集積回路（IC）化容易な回路構成で
検出し得る水平走査期間検出回路を提供すること
を目的とする。
現行のテレビジヨン信号の垂直帰線消去期間内
の所定の水平走査期間に、音声信号、文字信号、
静止画像その他の付加的な情報を多重して伝送し
たり、また記録媒体から再生されるべきテレビジ
ヨン信号の場合は、上記の所定の水平走査期間
に、位置検索用などの情報を多重して再生時に用
いることが知られている。このようなテレビ多重
信号の受信時あるいは再生時には、奇数フイール
ド及び偶数フイールドでの相対応する水平走査期
間に多重されている上記の各種付加情報を抽出す
るために、付加情報が多重されている水平走査期
間を検出する必要がある。
の所定の水平走査期間に、音声信号、文字信号、
静止画像その他の付加的な情報を多重して伝送し
たり、また記録媒体から再生されるべきテレビジ
ヨン信号の場合は、上記の所定の水平走査期間
に、位置検索用などの情報を多重して再生時に用
いることが知られている。このようなテレビ多重
信号の受信時あるいは再生時には、奇数フイール
ド及び偶数フイールドでの相対応する水平走査期
間に多重されている上記の各種付加情報を抽出す
るために、付加情報が多重されている水平走査期
間を検出する必要がある。
この場合、例えば垂直同期パルスから所定番目
の水平走査期間を検出しようとすると、テレビジ
ヨン信号が飛び越し走査を行なわせるために、奇
数番目のフイールドと偶数番目のフイールドと
で、垂直同期パルスの位置がＨ／２（Ｈは水平走査期 間、以下同じ）ずらせてあるため、正確に検出で
きない。そこで、従来はフレームカウンタを使用
して奇数フイールド及び偶数フイールドでの相対
応する水平走査期間を夫々検出するようにしてい
たが、この従来回路はフレームカウンタ周辺の制
御回路が複雑であり、高価となるという欠点があ
つた。また、受信あるいは再生されるテレビジヨ
ン信号は何らかの原因で奇数（又は偶数）フイー
ルドが連続して受信又は再生される場合があるた
め、上記のフレームカウンタを使用した従来回路
ではこのような場合に所定の水平走査期間を検出
することができないという欠点があつた。
の水平走査期間を検出しようとすると、テレビジ
ヨン信号が飛び越し走査を行なわせるために、奇
数番目のフイールドと偶数番目のフイールドと
で、垂直同期パルスの位置がＨ／２（Ｈは水平走査期 間、以下同じ）ずらせてあるため、正確に検出で
きない。そこで、従来はフレームカウンタを使用
して奇数フイールド及び偶数フイールドでの相対
応する水平走査期間を夫々検出するようにしてい
たが、この従来回路はフレームカウンタ周辺の制
御回路が複雑であり、高価となるという欠点があ
つた。また、受信あるいは再生されるテレビジヨ
ン信号は何らかの原因で奇数（又は偶数）フイー
ルドが連続して受信又は再生される場合があるた
め、上記のフレームカウンタを使用した従来回路
ではこのような場合に所定の水平走査期間を検出
することができないという欠点があつた。
本発明は上記の欠点を除去したものであり、以
下図面と共にその一実施例につき説明する。
下図面と共にその一実施例につき説明する。
第１図は本発明になる水平走査期間検出回路の
一実施例のブロツク系統図、第２図Ａ〜Ｆは夫々
第１図の要部の動作説明用タイムチヤートを示
す。第１図において、入力端子１には受信又は再
生した複合同期信号が入来し、この複合同期信号
はフリツプフロツプ２のセツト端子、遅延回路３
及び積分回路４に夫々印加される。フリツプフロ
ツプ２は複合同期信号の水平走査周期の信号の立
上りでセツトされ、そのＱ出力はカウンタ５のイ
ネーブル端子に印加され、そのハイレベル出力期
間中（フリツプフロツプ２のセツト状態の期間
中）カウンタ５を計数動作させる。従つて、カウ
ンタ５は入力端子１に水平同期信号等、水平走査
周期の信号が入来した時点より計数を開始する。
一実施例のブロツク系統図、第２図Ａ〜Ｆは夫々
第１図の要部の動作説明用タイムチヤートを示
す。第１図において、入力端子１には受信又は再
生した複合同期信号が入来し、この複合同期信号
はフリツプフロツプ２のセツト端子、遅延回路３
及び積分回路４に夫々印加される。フリツプフロ
ツプ２は複合同期信号の水平走査周期の信号の立
上りでセツトされ、そのＱ出力はカウンタ５のイ
ネーブル端子に印加され、そのハイレベル出力期
間中（フリツプフロツプ２のセツト状態の期間
中）カウンタ５を計数動作させる。従つて、カウ
ンタ５は入力端子１に水平同期信号等、水平走査
周期の信号が入来した時点より計数を開始する。
第２図Ａは奇数フイールドの垂直帰線消去期間
付近の複合同期信号ａを示し、同図Ｄは偶数フイ
ールドの垂直帰線消去期間付近の複合同期信号
a′を示す。また第２図Ａ，Ｄ中の数字は走査線数
525本のテレビジヨン信号の複合同期信号ａ，
a′の水平走査期間の順番（走査線番号）を示す。
本実施例では、第２図Ａ，Ｄに斜線で示す走査線
番号17と280の各水平走査期間（すなわち奇数、
偶数の各フイールド共に垂直同期パルスの後の等
化パルスの後、８個目の水平同期信号入来時点よ
り１水平走査期間）を検出する場合を例にとつて
説明する。
付近の複合同期信号ａを示し、同図Ｄは偶数フイ
ールドの垂直帰線消去期間付近の複合同期信号
a′を示す。また第２図Ａ，Ｄ中の数字は走査線数
525本のテレビジヨン信号の複合同期信号ａ，
a′の水平走査期間の順番（走査線番号）を示す。
本実施例では、第２図Ａ，Ｄに斜線で示す走査線
番号17と280の各水平走査期間（すなわち奇数、
偶数の各フイールド共に垂直同期パルスの後の等
化パルスの後、８個目の水平同期信号入来時点よ
り１水平走査期間）を検出する場合を例にとつて
説明する。
カウンタ５はフエーズ・ロツクド・ループ
（PLL）６内の電圧制御発振器（VCO）９より出
力されるＭ・Ｎ・H（Hは水平走査周波数）の
信号をクロツクパルスとして計数し、その計数時
間が例えば３／４Ｈ程度経過した時点で計数出力を発 生してフリツプフロツプ２をリセツトする。これ
により、カウンタ５はVCO９の出力信号の計数
を停止する。従つて、フリツプフロツプ２のＱ出
力はパルス幅が約３／４Ｈで繰り返し周波数が水平走 査周波数に等しいパルス列となり、等化パルスや
垂直同期パルスには無関係に上記走査線番号に対
応して出力されるパルス列となる。
（PLL）６内の電圧制御発振器（VCO）９より出
力されるＭ・Ｎ・H（Hは水平走査周波数）の
信号をクロツクパルスとして計数し、その計数時
間が例えば３／４Ｈ程度経過した時点で計数出力を発 生してフリツプフロツプ２をリセツトする。これ
により、カウンタ５はVCO９の出力信号の計数
を停止する。従つて、フリツプフロツプ２のＱ出
力はパルス幅が約３／４Ｈで繰り返し周波数が水平走 査周波数に等しいパルス列となり、等化パルスや
垂直同期パルスには無関係に上記走査線番号に対
応して出力されるパルス列となる。
上記のパルス列はPLL６内の位相比較器７の一
方の入力端子に印加され、ここで１／Ｍ分周器１１よ りの水平走査周波数Hに等しい信号と位相比較
されてそれらの位相差に応じた誤差電圧に変換さ
れた後低域フイルタ８を経て制御電圧として
VCO９に印加され、その出力発振周波数を制御
する。
方の入力端子に印加され、ここで１／Ｍ分周器１１よ りの水平走査周波数Hに等しい信号と位相比較
されてそれらの位相差に応じた誤差電圧に変換さ
れた後低域フイルタ８を経て制御電圧として
VCO９に印加され、その出力発振周波数を制御
する。
VCO９はＭ・Ｎ・Hの周波数で自走発振して
おり、その出力発振周波信号はカウンタ５の計数
入力端子に印加される一方、１／Ｎ分周器１０に印加 される。１／Ｎ分周器１０より１／Ｎ分周されて取り出
さ れた周波数Ｍ・Hの信号は、１／Ｍ分周器１１、遅 延回路３及び積分回路４に夫々印加される。この
１／Ｎ分周器１０の出力信号は、入力複合同期信号 ａ，a′の水平同期信号に位相同期し、かつ、水平
走査周波数HのＭ倍の逓倍信号であり、上記し
たように遅延回路３に供給されてこれより複合同
期信号ａ，a′中の各水平走査周期の信号の始まり
から所定期間T1だけ遅延した時点で生ずる繰り
返し周波数Hのパルス列を取り出させる。
おり、その出力発振周波信号はカウンタ５の計数
入力端子に印加される一方、１／Ｎ分周器１０に印加 される。１／Ｎ分周器１０より１／Ｎ分周されて取り出
さ れた周波数Ｍ・Hの信号は、１／Ｍ分周器１１、遅 延回路３及び積分回路４に夫々印加される。この
１／Ｎ分周器１０の出力信号は、入力複合同期信号 ａ，a′の水平同期信号に位相同期し、かつ、水平
走査周波数HのＭ倍の逓倍信号であり、上記し
たように遅延回路３に供給されてこれより複合同
期信号ａ，a′中の各水平走査周期の信号の始まり
から所定期間T1だけ遅延した時点で生ずる繰り
返し周波数Hのパルス列を取り出させる。
また上記１／Ｎ分周器１０の出力信号は積分回路４
に供給されてここで複合同期信号ａ，a′中の垂直
同期信号が分離抽出された後、OR回路２０の一
方の入力端子に供給される。第２図Ｂは複合同期
信号ａ中の走査線番号４，５及び６に存在する垂
直同期パルスを検出して得た積分回路４の出力垂
直同期信号ｂを示し、また同図Ｅは複合同期信号
a′中の垂直同期パルスを検出して得た積分回路４
の出力垂直同期信号b′である。ここで積分回路４
より取り出される垂直同期信号ｂ，b′は、複合同
期信号ａ，a′中のそれよりも第２図Ａ，Ｂあるい
は同図Ｄ，Ｅよりわかるように一定時間だけ遅延
されており、この垂直同期信号の検出に要する遅
延時間と１／４Ｈとの和の期間が前記期間T1に等し い。OR回路２０の他方の入力端子はＤフリツプ
フロツプ１２のＱ出力端子に接続されている。
同期信号が分離抽出された後、OR回路２０の一
方の入力端子に供給される。第２図Ｂは複合同期
信号ａ中の走査線番号４，５及び６に存在する垂
直同期パルスを検出して得た積分回路４の出力垂
直同期信号ｂを示し、また同図Ｅは複合同期信号
a′中の垂直同期パルスを検出して得た積分回路４
の出力垂直同期信号b′である。ここで積分回路４
より取り出される垂直同期信号ｂ，b′は、複合同
期信号ａ，a′中のそれよりも第２図Ａ，Ｂあるい
は同図Ｄ，Ｅよりわかるように一定時間だけ遅延
されており、この垂直同期信号の検出に要する遅
延時間と１／４Ｈとの和の期間が前記期間T1に等し い。OR回路２０の他方の入力端子はＤフリツプ
フロツプ１２のＱ出力端子に接続されている。
Ｄフリツプフロツプ１２はそのデータ入力端子
にOR回路２０よりの垂直同期信号ｂ，b′が印加
され、そのクロツク入力端子に遅延回路３の出力
パルスが印加され、これによりそのＱ出力端子よ
り前記期間T1のタイミングで上記垂直同期信号
ｂ，b′をサンプリングして得た信号が取り出され
る。すなわち、Ｄフリツプフロツプ１２のＱ出力
端子の出力信号波形は、OR回路２０より垂直同
期信号ｂが出力された時は第２図Ｃにｃで示す如
くになり、一方、垂直同期信号b′が出力された時
は同図Ｆにc′で示す如くになる。
にOR回路２０よりの垂直同期信号ｂ，b′が印加
され、そのクロツク入力端子に遅延回路３の出力
パルスが印加され、これによりそのＱ出力端子よ
り前記期間T1のタイミングで上記垂直同期信号
ｂ，b′をサンプリングして得た信号が取り出され
る。すなわち、Ｄフリツプフロツプ１２のＱ出力
端子の出力信号波形は、OR回路２０より垂直同
期信号ｂが出力された時は第２図Ｃにｃで示す如
くになり、一方、垂直同期信号b′が出力された時
は同図Ｆにc′で示す如くになる。
Ｄフリツプフロツプ１２の出力端子はカウン
タ１４のリセツト端子に接続されている。
タ１４のリセツト端子に接続されている。
Ｄフリツプフロツプ１２のＱ出力信号ｃ，c′は
AND回路１３に印加され、ここでPLL６内の１／Ｍ 分周器１１よりの水平走査周波数Hの信号と論
理積をとられた後カウンタ１４に印加されて計数
される。このカウンタ１４はフイールド単位毎に
計数を行なうものであり、入力信号ｃ，c′が論理
“１”になつた時点から水平走査周期の信号を数
え始め、本実施例では計数値が１３になつた時点
で、検出回路２１がそれを検出し水平走査期間検
出信号を出力端子１５へ出力する。更にカウンタ
１４の計数値が、例えば１８になつた時点で、検
出回路２２がそれを検出し、Ｄフリツプフロツプ
２１をリセツトすると共に、カウンタ１４もリセ
ツトする。第２図Ｃ，Ｆに示す丸で囲んだ数字は
カウンタ１４の計数値を示し、奇数フイールド及
び偶数フイールドのいずれも同一の値１３で所望
の水平走査期間（走査線番号17と280）を検出す
ることができることがわかる。
AND回路１３に印加され、ここでPLL６内の１／Ｍ 分周器１１よりの水平走査周波数Hの信号と論
理積をとられた後カウンタ１４に印加されて計数
される。このカウンタ１４はフイールド単位毎に
計数を行なうものであり、入力信号ｃ，c′が論理
“１”になつた時点から水平走査周期の信号を数
え始め、本実施例では計数値が１３になつた時点
で、検出回路２１がそれを検出し水平走査期間検
出信号を出力端子１５へ出力する。更にカウンタ
１４の計数値が、例えば１８になつた時点で、検
出回路２２がそれを検出し、Ｄフリツプフロツプ
２１をリセツトすると共に、カウンタ１４もリセ
ツトする。第２図Ｃ，Ｆに示す丸で囲んだ数字は
カウンタ１４の計数値を示し、奇数フイールド及
び偶数フイールドのいずれも同一の値１３で所望
の水平走査期間（走査線番号17と280）を検出す
ることができることがわかる。
第３図は本発明回路の一実施例の具体的回路図
を示す。同図中、第１図と同一構成部分には同一
符号を付し、その説明を省略する。第３図におい
て、１６は第１図に示すフリツプフロツプ２に相
当するＤフリツプフロツプ、１７はカウンタ５に
相当するカウンタである。また１８は遅延回路３
と同様の機能を有するＤフリツプフロツプである
が、本実施例では第１図示回路と異なり、水平同
期信号の始まりから略１／２Ｈの時点でカウンタ１７ 及びNAND回路を介して得られる信号に基づき前
記遅延時間T1を得るように構成されている。な
お、第１図示回路において、カウンタ５より遅延
回路３に至る破線の矢印は、カウンタ１７よりフ
リツプフロツプ１８に供給される信号経路を示
す。
を示す。同図中、第１図と同一構成部分には同一
符号を付し、その説明を省略する。第３図におい
て、１６は第１図に示すフリツプフロツプ２に相
当するＤフリツプフロツプ、１７はカウンタ５に
相当するカウンタである。また１８は遅延回路３
と同様の機能を有するＤフリツプフロツプである
が、本実施例では第１図示回路と異なり、水平同
期信号の始まりから略１／２Ｈの時点でカウンタ１７ 及びNAND回路を介して得られる信号に基づき前
記遅延時間T1を得るように構成されている。な
お、第１図示回路において、カウンタ５より遅延
回路３に至る破線の矢印は、カウンタ１７よりフ
リツプフロツプ１８に供給される信号経路を示
す。
また、第３図に示す積分回路４は本出願人が特
願昭56―9923号にて提案した回路であり、計数停
止機能を有する可逆カウンタ１９を使用して入力
復合同期信号中の信号から所定値よりも短かいパ
ルス幅のパルスを除去することにより、垂直同期
信号を検出出力する積分回路である。第３図に示
す回路によれば、単安定マルチバイブレータを使
用することなく、フリツプフロツプ、カウンタ、
論理回路等により構成しているので、IC化が容
易にできる。
願昭56―9923号にて提案した回路であり、計数停
止機能を有する可逆カウンタ１９を使用して入力
復合同期信号中の信号から所定値よりも短かいパ
ルス幅のパルスを除去することにより、垂直同期
信号を検出出力する積分回路である。第３図に示
す回路によれば、単安定マルチバイブレータを使
用することなく、フリツプフロツプ、カウンタ、
論理回路等により構成しているので、IC化が容
易にできる。
上述の如く、本発明になる水平走査期間検出回
路は、テレビジヨン信号中の複合同期信号が供給
され、その中の水平走査周期の信号に位相同期し
た水平走査周波数の逓倍信号を出力する逓倍回路
と、上記複合同期信号よりその中の垂直同期信号
を検出出力する積分回路と、上記逓倍信号と複合
同期信号中の水平走査周期の信号とから水平走査
周期の信号の夫々の始まりから１／４水平走査期間と 積分回路による垂直同期信号検出に要する遅延時
間との和の期間だけ遅れたタイミングパルスを発
生する遅延回路手段と、上記タイミングパルスで
積分回路より取り出された垂直同期信号をサンプ
リングしてその値を保持するフリツプフロツプ
と、フリツプフロツプより垂直同期信号のサンプ
リング出力が発生された時点から水平走査周期の
信号の計数を始めるカウンタとよりなり、カウン
タの計数値が所定の一定値となつた時奇数及び偶
数フイールドの夫々に相対応した所定の水平走査
期間の検出出力を得るよう構成したため、フレー
ムカウンタを使用した従来回路に比し安価な回路
構成とすることができ、また上記逓倍回路、積分
回路、遅延回路手段は夫々フリツプフロツプとカ
ウンタと論理回路より構成したため、単安定マル
チバイブレータの如き調整を要する回路を不要に
できるのでIC化し易い回路構成とすることがで
きる等の特長を有するものである。
路は、テレビジヨン信号中の複合同期信号が供給
され、その中の水平走査周期の信号に位相同期し
た水平走査周波数の逓倍信号を出力する逓倍回路
と、上記複合同期信号よりその中の垂直同期信号
を検出出力する積分回路と、上記逓倍信号と複合
同期信号中の水平走査周期の信号とから水平走査
周期の信号の夫々の始まりから１／４水平走査期間と 積分回路による垂直同期信号検出に要する遅延時
間との和の期間だけ遅れたタイミングパルスを発
生する遅延回路手段と、上記タイミングパルスで
積分回路より取り出された垂直同期信号をサンプ
リングしてその値を保持するフリツプフロツプ
と、フリツプフロツプより垂直同期信号のサンプ
リング出力が発生された時点から水平走査周期の
信号の計数を始めるカウンタとよりなり、カウン
タの計数値が所定の一定値となつた時奇数及び偶
数フイールドの夫々に相対応した所定の水平走査
期間の検出出力を得るよう構成したため、フレー
ムカウンタを使用した従来回路に比し安価な回路
構成とすることができ、また上記逓倍回路、積分
回路、遅延回路手段は夫々フリツプフロツプとカ
ウンタと論理回路より構成したため、単安定マル
チバイブレータの如き調整を要する回路を不要に
できるのでIC化し易い回路構成とすることがで
きる等の特長を有するものである。
第１図は本発明回路の一実施例を示すブロツク
系統図、第２図Ａ〜Ｆは夫々第１図の要部の動作
説明用タイムチヤート、第３図は本発明回路の一
実施例を示すブロツク系統図である。 １…複合同期信号入力端子、３…遅延回路、４
…積分回路、５，１４，１７…カウンタ、６…フ
エーズ・ロツクド・ループ（PLL）、１２，１
６，１８…Ｄフリツプフロツプ、１５…出力端
子、１９…可逆カウンタ。
系統図、第２図Ａ〜Ｆは夫々第１図の要部の動作
説明用タイムチヤート、第３図は本発明回路の一
実施例を示すブロツク系統図である。 １…複合同期信号入力端子、３…遅延回路、４
…積分回路、５，１４，１７…カウンタ、６…フ
エーズ・ロツクド・ループ（PLL）、１２，１
６，１８…Ｄフリツプフロツプ、１５…出力端
子、１９…可逆カウンタ。
Claims (1)
- 【特許請求の範囲】 １ テレビジヨン信号中の複合同期信号が供給さ
れその中の水平走査周期の信号に位相同期した水
平走査周波数の逓倍信号を出力する逓倍回路と、
上記複合同期信号よりその中の垂直同期信号を検
出出力する積分回路と、該逓倍回路の出力逓倍信
号と複合同期信号中の水平走査周期の信号とから
該水平走査周期の信号の夫々の始まりから１／４水平 走査期間と該積分回路による垂直同期信号検出に
要する遅延時間との和の期間だけ遅れたタイミン
グパルスを発生する遅延回路手段と、該タイミン
グパルスで該積分回路より取り出された垂直同期
信号をサンプリングしてその値を保持するフリツ
プフロツプと、該フリツプフロツプより上記垂直
同期信号のサンプリング出力が発生された時点か
ら上記水平走査周期の信号の計数を始めるカウン
タとよりなり、該カウンタの計数値が所定の一定
値となつた時に奇数及び偶数フイールドの夫々に
相対応した所定の水平走査期間の検出出力を得る
よう構成したことを特徴とする水平走査期間検出
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5943481A JPS57174991A (en) | 1981-04-20 | 1981-04-20 | Horizontal scanning period detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5943481A JPS57174991A (en) | 1981-04-20 | 1981-04-20 | Horizontal scanning period detecting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57174991A JPS57174991A (en) | 1982-10-27 |
| JPS625550B2 true JPS625550B2 (ja) | 1987-02-05 |
Family
ID=13113158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5943481A Granted JPS57174991A (en) | 1981-04-20 | 1981-04-20 | Horizontal scanning period detecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57174991A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0270586U (ja) * | 1988-11-18 | 1990-05-29 |
-
1981
- 1981-04-20 JP JP5943481A patent/JPS57174991A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57174991A (en) | 1982-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4520394A (en) | Horizontal scanning frequency multiplying circuit | |
| JPS6051312B2 (ja) | 水平走査周波数逓倍回路 | |
| EP0461897B1 (en) | A horizontal synchronizing signal separation circuit for a display apparatus | |
| US4606053A (en) | Bi-phase decoder | |
| KR100214770B1 (ko) | 비디오 처리용 디스플레이 동기 타이밍 신호 발생 시스템 | |
| JPS6051301B2 (ja) | フィ−ルド識別装置 | |
| JP2683483B2 (ja) | 表示画像の歪みを補正する信号処理装置 | |
| JPH0644818B2 (ja) | 表示装置 | |
| JPS648952B2 (ja) | ||
| JPS625550B2 (ja) | ||
| US4701800A (en) | Scanning line position control system for shifting the position of scanning lines to improve photographic reproduction quality | |
| JPH0136306B2 (ja) | ||
| US5402243A (en) | Regenerating circuit of synchronizing signals for standard video signals | |
| JP2595570B2 (ja) | 非標準信号判別回路 | |
| US4291335A (en) | Vertical synchronizing signal detector | |
| JPH0218636B2 (ja) | ||
| JPH0325075B2 (ja) | ||
| EP0472326B1 (en) | Horizontal synchronizing signal separation circuit | |
| JPS6174464A (ja) | 垂直同期信号作成回路 | |
| JPH0134512B2 (ja) | ||
| JP3114180B2 (ja) | 同期不連続検知装置 | |
| JP3404893B2 (ja) | サンプリングパルス生成装置 | |
| JP2517441B2 (ja) | テレビカメラの同期回路 | |
| JPH07105897B2 (ja) | 垂直同期信号作成回路 | |
| JPS603256B2 (ja) | 同期回路 |