JP2517441B2 - テレビカメラの同期回路 - Google Patents
テレビカメラの同期回路Info
- Publication number
- JP2517441B2 JP2517441B2 JP2136458A JP13645890A JP2517441B2 JP 2517441 B2 JP2517441 B2 JP 2517441B2 JP 2136458 A JP2136458 A JP 2136458A JP 13645890 A JP13645890 A JP 13645890A JP 2517441 B2 JP2517441 B2 JP 2517441B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- horizontal
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、各種の同期信号を含むコンポジット信号を
用いてテレビカメラの動作をテレビモニタの動作に同期
させる同期回路に関する。
用いてテレビカメラの動作をテレビモニタの動作に同期
させる同期回路に関する。
（ロ）従来の技術 監視カメラによる監視システムのように複数のテレビ
カメラを用いて撮像システムを構成する場合、複数の映
像を同時に処理できるようにするために各テレビカメラ
の動作を夫々同期させることが望まれる。通常、テレビ
カメラの動作は、各々のテレビカメラに内蔵される発振
源からの基準クロックに基づいて各動作タイミングが設
定されており、その動作タイミングを特に一致させない
限りは各テレビカメラは夫々独自のタイミングで動作す
ることになる。そこで、従来は各テレビカメラに共通の
同期信号を与えることで各テレビカメラの動作の同期が
図られる。
カメラを用いて撮像システムを構成する場合、複数の映
像を同時に処理できるようにするために各テレビカメラ
の動作を夫々同期させることが望まれる。通常、テレビ
カメラの動作は、各々のテレビカメラに内蔵される発振
源からの基準クロックに基づいて各動作タイミングが設
定されており、その動作タイミングを特に一致させない
限りは各テレビカメラは夫々独自のタイミングで動作す
ることになる。そこで、従来は各テレビカメラに共通の
同期信号を与えることで各テレビカメラの動作の同期が
図られる。
第５図は、テレビカメラの動作タイミングを得るコン
ポジット信号CSYの波形図であり、NTSC方式の場合を示
している。
ポジット信号CSYの波形図であり、NTSC方式の場合を示
している。
コンポジット信号CSYは、テレビカメラに外部より入
力されるもので、水平同期信号HSY、垂直同期信号VSY及
び等価パルスEQPを含んでいる。これら水平同期信号HS
Y、垂直同期信号VSY及び等価パルスEQPは、所定の順序
で時系列的に配列されており、微分回路や積分回路によ
り水平同期信号HSY及び垂直同期信号VSYが分離される。
即ち、コンポジット信号CSYを微分して立ち下がりを検
知することで水平同期信号HSYを得ると共に、コンポジ
ット信号CSYを積分し、その積分値の変化から垂直同期
信号VSYを得るように構成されている。
力されるもので、水平同期信号HSY、垂直同期信号VSY及
び等価パルスEQPを含んでいる。これら水平同期信号HS
Y、垂直同期信号VSY及び等価パルスEQPは、所定の順序
で時系列的に配列されており、微分回路や積分回路によ
り水平同期信号HSY及び垂直同期信号VSYが分離される。
即ち、コンポジット信号CSYを微分して立ち下がりを検
知することで水平同期信号HSYを得ると共に、コンポジ
ット信号CSYを積分し、その積分値の変化から垂直同期
信号VSYを得るように構成されている。
第６図は、コンポジット信号CSYから水平同期信号HSY
及び垂直同期信号VSYを得る同期回路の構成を示すブロ
ック図である。
及び垂直同期信号VSYを得る同期回路の構成を示すブロ
ック図である。
外部より入力される混成信号HYBは、同期信号分離回
路（１）に於てビデオ信号VDOとコンポジット信号CSYと
に分離され、コンポジット信号CSYは、さらに垂直・水
平分離回路（２）に入力される。垂直・水平分離回路
（２）では、コンポジット信号CSYを微分して立ち下が
りを検知し、水平同期信号HSY0を得ると共に、コンポジ
ット信号CSYを積分して積分値の変化から垂直同期信号V
SYを得ている。
路（１）に於てビデオ信号VDOとコンポジット信号CSYと
に分離され、コンポジット信号CSYは、さらに垂直・水
平分離回路（２）に入力される。垂直・水平分離回路
（２）では、コンポジット信号CSYを微分して立ち下が
りを検知し、水平同期信号HSY0を得ると共に、コンポジ
ット信号CSYを積分して積分値の変化から垂直同期信号V
SYを得ている。
一方、電圧制御型発振機（VCO）（３）は、後述する
位相比較器（４）の出力PDOに従って基準クロックMCKを
発生し、カウンタ（５）をカウントする。このカウンタ
（５）は、垂直同期信号VSYによりリセットされ、カウ
ンタ出力をデコーダ（６）に供給する。デコーダ（６）
は、カウンタ（５）のカウンタ出力から水平同期信号HS
Y1を作成し、垂直・水平分離回路（２）からの水平同期
信号HSY0と共に位相比較器（４）に入力される。位相比
較器（４）は、水平同期信号HSY0及び水平同期信号HSY1
の位相を比較するもので、その比較出力PDOをVCO（１）
に供給し、PLL（Phase Lockd Loop）を構成する。従っ
て、水平同期信号HSY1はコンポジット信号CSYから分離
された水平同期信号HSY0に同期することになる。
位相比較器（４）の出力PDOに従って基準クロックMCKを
発生し、カウンタ（５）をカウントする。このカウンタ
（５）は、垂直同期信号VSYによりリセットされ、カウ
ンタ出力をデコーダ（６）に供給する。デコーダ（６）
は、カウンタ（５）のカウンタ出力から水平同期信号HS
Y1を作成し、垂直・水平分離回路（２）からの水平同期
信号HSY0と共に位相比較器（４）に入力される。位相比
較器（４）は、水平同期信号HSY0及び水平同期信号HSY1
の位相を比較するもので、その比較出力PDOをVCO（１）
に供給し、PLL（Phase Lockd Loop）を構成する。従っ
て、水平同期信号HSY1はコンポジット信号CSYから分離
された水平同期信号HSY0に同期することになる。
（ハ）発明が解決しようとする課題 しかしながら、上述の同期回路によると、コンポジッ
ト信号CSYから分離して水平同期信号HSYと垂直同期信号
VSYとを得る際に微分回路や積分回路といったアナログ
回路が主に用いられるため、これらのアナログ回路の遅
延を十分に考慮することが必要である。このようなアナ
ログ回路に於る遅延量は、温度依存性があり、遅延量を
十分に考慮してアナログ回路の各パラメータを決定する
ことは、極めて困難である。
ト信号CSYから分離して水平同期信号HSYと垂直同期信号
VSYとを得る際に微分回路や積分回路といったアナログ
回路が主に用いられるため、これらのアナログ回路の遅
延を十分に考慮することが必要である。このようなアナ
ログ回路に於る遅延量は、温度依存性があり、遅延量を
十分に考慮してアナログ回路の各パラメータを決定する
ことは、極めて困難である。
また、水平同期信号HSYを得る際には、水平同期信号H
SYの半分の周期を有する等価パルスEQPを区別するため
に、コンポジット信号CSYの立ち下がりに従って水平走
査周期で動作するカウンタをもちいてストローブを立
て、等価パルスEQPを除去しているが、水平走査期間中
に動作するカウンタは、ビート雑音の発生原因となるた
め、映像信号に周期性の雑音が重畳して再生画面上に縦
縞を発生させる問題を有している。
SYの半分の周期を有する等価パルスEQPを区別するため
に、コンポジット信号CSYの立ち下がりに従って水平走
査周期で動作するカウンタをもちいてストローブを立
て、等価パルスEQPを除去しているが、水平走査期間中
に動作するカウンタは、ビート雑音の発生原因となるた
め、映像信号に周期性の雑音が重畳して再生画面上に縦
縞を発生させる問題を有している。
そこで本発明は、アナログ回路を使用することなく、
安定して水平同期信号HSY及び垂直同期信号VSYの分離を
行うと共に、映像信号への雑音の重畳を防止し、テレビ
カメラの動作を容易に同期させることを目的とする。
安定して水平同期信号HSY及び垂直同期信号VSYの分離を
行うと共に、映像信号への雑音の重畳を防止し、テレビ
カメラの動作を容易に同期させることを目的とする。
（ニ）課題を解決するための手段 本発明は、上述の課題を解決するために成されたもの
で、その特徴は、水平及び垂直方向に走査される撮像素
子が搭載されるテレビカメラに、垂直同期及び水平同期
成分を含むコンポジット信号を与え、テレビカメラの動
作を所定のタイミングに同期させるテレビカメラの同期
回路に於て、上記コンポジット信号の立ち下がり或いは
立ち上がりを検知する検知回路、この検知回路の出力か
ら上記撮像素子の水平走査周期より短い周期の出力を除
去し、残余の出力より水平走査タイミングを得る第１の
分離回路、上記コンポジット信号の立ち下がり或いは立
ち上がりの前後の変化を検知して上記撮像素子の垂直走
査タイミングを得る第２の分離回路、垂直走査タイミン
グでリセットされ水平走査タイミングでカウント動作す
る計数回路を備え、上記計数回路の出力に従って垂直走
査の有効映像期間に上記第１の分離回路の動作を停止す
ることにある。
で、その特徴は、水平及び垂直方向に走査される撮像素
子が搭載されるテレビカメラに、垂直同期及び水平同期
成分を含むコンポジット信号を与え、テレビカメラの動
作を所定のタイミングに同期させるテレビカメラの同期
回路に於て、上記コンポジット信号の立ち下がり或いは
立ち上がりを検知する検知回路、この検知回路の出力か
ら上記撮像素子の水平走査周期より短い周期の出力を除
去し、残余の出力より水平走査タイミングを得る第１の
分離回路、上記コンポジット信号の立ち下がり或いは立
ち上がりの前後の変化を検知して上記撮像素子の垂直走
査タイミングを得る第２の分離回路、垂直走査タイミン
グでリセットされ水平走査タイミングでカウント動作す
る計数回路を備え、上記計数回路の出力に従って垂直走
査の有効映像期間に上記第１の分離回路の動作を停止す
ることにある。
（ホ）作 用 本発明によれば、コンポジット信号の立ち下がり或い
は立ち上がりをを検知し、この検知出力に対して垂直走
査の帰線期間内でハーフキラー回路を働かせることで、
テレビカメラに与えられるコンポジット信号から水平同
期信号と垂直同期信号とが、温度特性が小さく動作の安
定したデジタル回路を用いて映像出力の有効期間内に計
数回路を動作させることなく分離される。
は立ち上がりをを検知し、この検知出力に対して垂直走
査の帰線期間内でハーフキラー回路を働かせることで、
テレビカメラに与えられるコンポジット信号から水平同
期信号と垂直同期信号とが、温度特性が小さく動作の安
定したデジタル回路を用いて映像出力の有効期間内に計
数回路を動作させることなく分離される。
（ヘ）実施例 本発明の一実施例を図面に従って説明する。
第１図は本発明の同期回路の構成を示すブロック図、
第２図はその動作を示すタイミング図であり、NTSC方式
の場合を示す。
第２図はその動作を示すタイミング図であり、NTSC方式
の場合を示す。
水平同期信号HSY、垂直同期信号VSY及び等価パルスEQ
Pを含むコンポジット信号CSYは、映像信号との分離が成
されたのちに立ち下がり検知回路（10）に入力され、そ
の出力CSY′がハーフキラー回路（11）に与えられる。
このハーフキラー回路（11）は、基準クロックMCKに従
い水平走査周期でカウンタ動作するもので、水平走査周
期の1/2周期の信号、即ち等価パルスEQPを除去して水平
同期信号HSYを出力する。
Pを含むコンポジット信号CSYは、映像信号との分離が成
されたのちに立ち下がり検知回路（10）に入力され、そ
の出力CSY′がハーフキラー回路（11）に与えられる。
このハーフキラー回路（11）は、基準クロックMCKに従
い水平走査周期でカウンタ動作するもので、水平走査周
期の1/2周期の信号、即ち等価パルスEQPを除去して水平
同期信号HSYを出力する。
また、垂直同期信号分離回路（12）では、立ち下がり
検知回路（10）の出力CSY′から垂直同期成分が分離さ
れ、その立ち下がりのタイミングが垂直同期信号VSYを
得るカウンタ（13）のリセット信号RESに用いられる。
この垂直同期信号分離回路（12）は、コンポジット信号
CSYの立ち下がりに対して一定の期間遅れたストローブ
信号に従いコンポジット信号CSYをサンプリングするよ
うに構成されている。即ち、コンポジット信号CSYは、
第５図に示すように垂直同期信号VSYのブランキング期
間で立ち上がりのタイミングがずれるため、コンポジッ
ト信号CSYの立ち下がりに対して一定の期間（水平走査
のブランキング期間を含む期間）遅れたタイミングでコ
ンポジット信号CSYをサンプリングするとコンポジット
信号CSYから垂直同期信号VSYを得ることができる。
検知回路（10）の出力CSY′から垂直同期成分が分離さ
れ、その立ち下がりのタイミングが垂直同期信号VSYを
得るカウンタ（13）のリセット信号RESに用いられる。
この垂直同期信号分離回路（12）は、コンポジット信号
CSYの立ち下がりに対して一定の期間遅れたストローブ
信号に従いコンポジット信号CSYをサンプリングするよ
うに構成されている。即ち、コンポジット信号CSYは、
第５図に示すように垂直同期信号VSYのブランキング期
間で立ち上がりのタイミングがずれるため、コンポジッ
ト信号CSYの立ち下がりに対して一定の期間（水平走査
のブランキング期間を含む期間）遅れたタイミングでコ
ンポジット信号CSYをサンプリングするとコンポジット
信号CSYから垂直同期信号VSYを得ることができる。
カウンタ（13）は、リセット信号RESでリセットされ
て水平同期信号HSYをカウントし、カウント出力CNTをデ
コーダ（14）に与える。ここでは、リセット信号RESの
タイミングでカウンタ（13）に「３」がセットされ、カ
ウンタ出力CNTが「262」になったときにカウンタ（13）
をリセットするように設定される。
て水平同期信号HSYをカウントし、カウント出力CNTをデ
コーダ（14）に与える。ここでは、リセット信号RESの
タイミングでカウンタ（13）に「３」がセットされ、カ
ウンタ出力CNTが「262」になったときにカウンタ（13）
をリセットするように設定される。
そして、デコーダ（14）は、リセット信号RESのタイ
ミングで立ち下がり、所定の期間の後に立ち上がる垂直
同期信号VSYを発生すると共に、垂直走査のブランキン
グ期間に限ってハーフキラー回路（11）の動作を許可す
るイーネブル信号ENBを発生する。垂直同期信号分離回
路（12）はイネーブル信号ENBに従って動作する用に構
成されており、等価パルスEQPが存在する垂直走査のブ
ランキング期間内に動作する。NTSC方式の場合には等価
パルスEQPのある9H期間に亘ってハーフキラー回路（1
1）が動作するようにイネーブル信号ENBが設定される。
ミングで立ち下がり、所定の期間の後に立ち上がる垂直
同期信号VSYを発生すると共に、垂直走査のブランキン
グ期間に限ってハーフキラー回路（11）の動作を許可す
るイーネブル信号ENBを発生する。垂直同期信号分離回
路（12）はイネーブル信号ENBに従って動作する用に構
成されており、等価パルスEQPが存在する垂直走査のブ
ランキング期間内に動作する。NTSC方式の場合には等価
パルスEQPのある9H期間に亘ってハーフキラー回路（1
1）が動作するようにイネーブル信号ENBが設定される。
従って、ハーフキラー回路（11）のカウンタ動作が垂
直走査のブランキング期間に限定され、カウンタ動作に
よる電源ノイズが映像出力の有効期間に発生することが
なくなる。
直走査のブランキング期間に限定され、カウンタ動作に
よる電源ノイズが映像出力の有効期間に発生することが
なくなる。
第３図は、ハーフキラー回路（11）の構成を示すブロ
ック図で、第４図は、その動作タイミング図である。
ック図で、第４図は、その動作タイミング図である。
ハーフキラー回路（11）は、カウンタ（21）、デコー
ダ（22）及びゲート回路（23）からなり、イネーブル信
号ENBに従って基準クロックMCKをカウントするカウンタ
（21）の出力をデコーダ（22）に供給し、デコーダ（2
2）の出力DECに従ってゲート回路（23）を開閉するよう
に構成されている。デコーダ（22）は、水平走査周期で
動作するカウンタ（21）の出力から水平走査期間の1/2
期間毎に反転するデコード出力DEC作成し、その出力を
ゲート回路（23）に供給する。従って、水平同期信号HS
Yの1/2の周期を有する等価パルスEQPは１周期おきに間
引かれて水平同期信号HSYに一致することになる。
ダ（22）及びゲート回路（23）からなり、イネーブル信
号ENBに従って基準クロックMCKをカウントするカウンタ
（21）の出力をデコーダ（22）に供給し、デコーダ（2
2）の出力DECに従ってゲート回路（23）を開閉するよう
に構成されている。デコーダ（22）は、水平走査周期で
動作するカウンタ（21）の出力から水平走査期間の1/2
期間毎に反転するデコード出力DEC作成し、その出力を
ゲート回路（23）に供給する。従って、水平同期信号HS
Yの1/2の周期を有する等価パルスEQPは１周期おきに間
引かれて水平同期信号HSYに一致することになる。
ところで、NTSC方式の場合、水平同期信号HSYと垂直
同期信号VSYとが偶数フィールドと奇数フィールドとで
水平走査期間信号の1/2期間ずれるため、水平走査期間
の1/2期間毎に反転するデコーダ（22）の出力DECを垂直
同期信号分離回路（12）からのリセット信号RESのタイ
ミングでラッチすればフィールドを識別することができ
る。そこで、デコーダ（22）の出力DECをＤ入力に受け
るフリップフロップ（24）を接続し、このフリップフロ
ップ（24）のＴ入力に垂直同期信号分離回路（12）から
のリセット信号RESを与えることで、フリップフロップ
（24）のＱ出力からフィールド識別信号FLDを得ること
ができる。このように得られるフィールド識別信号FLD
は、コンポジット信号CSYから直接得られるために、水
平同期信号HSYと垂直同期信号VSYとの位相比較によりフ
ィールドを識別する場合より素早くフィールドの識別が
できる。従って、フィールドを認識して動作する各回路
が素早くコンポジット信号CSYに同期して動作可能な状
態となるために、装置の立ち上がりが早くなる。
同期信号VSYとが偶数フィールドと奇数フィールドとで
水平走査期間信号の1/2期間ずれるため、水平走査期間
の1/2期間毎に反転するデコーダ（22）の出力DECを垂直
同期信号分離回路（12）からのリセット信号RESのタイ
ミングでラッチすればフィールドを識別することができ
る。そこで、デコーダ（22）の出力DECをＤ入力に受け
るフリップフロップ（24）を接続し、このフリップフロ
ップ（24）のＴ入力に垂直同期信号分離回路（12）から
のリセット信号RESを与えることで、フリップフロップ
（24）のＱ出力からフィールド識別信号FLDを得ること
ができる。このように得られるフィールド識別信号FLD
は、コンポジット信号CSYから直接得られるために、水
平同期信号HSYと垂直同期信号VSYとの位相比較によりフ
ィールドを識別する場合より素早くフィールドの識別が
できる。従って、フィールドを認識して動作する各回路
が素早くコンポジット信号CSYに同期して動作可能な状
態となるために、装置の立ち上がりが早くなる。
（ト）発明の効果 本発明によれば、再生画面上に表れるようなノイズが
映像信号に重畳することなく、コンポジット信から水平
同期信号と垂直同期信号とをアナログ回路に比して安定
した動作を得られるデジタル回路を用いて分離すること
ができる。
映像信号に重畳することなく、コンポジット信から水平
同期信号と垂直同期信号とをアナログ回路に比して安定
した動作を得られるデジタル回路を用いて分離すること
ができる。
また、フィールドの識別が早くなり、各回路の動作が
素早くコンポジット信号に同期するため、装置の立ち上
がりを早くできる。
素早くコンポジット信号に同期するため、装置の立ち上
がりを早くできる。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の動作を示す動作タイミング図、第３図はハーフ
キラー回路の構成を示すブロック図、第４図は第３図の
動作を示す動作タイミング図、第５図はコンポジット信
号の波形図、第６図は従来の同期回路を示すブロック図
である。 （１）……同期信号分離回路、（２）……水平・垂直分
離回路、（３）……VCO、（４）……位相比較器、
（５）、（13）、（21）……カウンタ、（６）、（1
4）、（22）……デコーダ、（10）……立ち下がり検知
回路、（11）……ハーフキラー回路、（12）……垂直同
期信号分離回路（12）、（23）……ゲート回路、（24）
……フリップフロップ（24）。
第１図の動作を示す動作タイミング図、第３図はハーフ
キラー回路の構成を示すブロック図、第４図は第３図の
動作を示す動作タイミング図、第５図はコンポジット信
号の波形図、第６図は従来の同期回路を示すブロック図
である。 （１）……同期信号分離回路、（２）……水平・垂直分
離回路、（３）……VCO、（４）……位相比較器、
（５）、（13）、（21）……カウンタ、（６）、（1
4）、（22）……デコーダ、（10）……立ち下がり検知
回路、（11）……ハーフキラー回路、（12）……垂直同
期信号分離回路（12）、（23）……ゲート回路、（24）
……フリップフロップ（24）。
Claims (2)
- 【請求項１】水平及び垂直方向に走査される撮像素子が
搭載されるテレビカメラに、垂直同期及び水平同期成分
を含むコンポジット信号を与え、 テレビカメラの動作を所定のタイミングに同期させるテ
レビカメラの同期回路に於て、 上記コンポジット信号の立ち下がり或いは立ち上がりを
検知する検知回路、 この検知回路の出力から上記撮像素子の水平走査周期よ
り短い周期の出力を除去し、残余の出力より水平走査タ
イミングを得る第１の分離回路、 上記コンポジット信号の立ち下がり或いは立ち上がりの
前後の変化を検知して上記撮像素子の垂直走査タイミン
グを得る第２の分離回路、 垂直走査タイミングでリセットされ水平走査タイミング
でカウント動作する計数回路、 を備え、 上記計数回路の出力に従って垂直走査の有効映像期間に
上記第１の分離回路の動作を停止することを特徴とする
テレビカメラの同期回路。 - 【請求項２】上記第１の分離回路は、 垂直走査の帰線期間内に水平走査周期で動作するカウン
タと、 このカウンタの出力に基づき上記検知回路の出力を所定
の期間停止し、水平走査周期より短い周期の上記検知回
路の出力を除去するゲートと、 を備えたことを特徴とする請求項第１項記載のテレビカ
メラの同期回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2136458A JP2517441B2 (ja) | 1990-05-25 | 1990-05-25 | テレビカメラの同期回路 |
| DE69129676T DE69129676T2 (de) | 1990-04-27 | 1991-04-26 | Synchronisierschaltung |
| EP91106819A EP0454153B1 (en) | 1990-04-27 | 1991-04-26 | Synchronizing circuit |
| KR1019910006775A KR0185695B1 (ko) | 1990-04-27 | 1991-04-26 | 촬상시스템의 동기회로 |
| US07/692,664 US5144432A (en) | 1990-04-27 | 1991-04-29 | Synchronizing circuit for an image pickup system |
| US07/875,397 US5226063A (en) | 1990-04-27 | 1992-04-29 | Counter for an image pickup system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2136458A JP2517441B2 (ja) | 1990-05-25 | 1990-05-25 | テレビカメラの同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0435272A JPH0435272A (ja) | 1992-02-06 |
| JP2517441B2 true JP2517441B2 (ja) | 1996-07-24 |
Family
ID=15175587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2136458A Expired - Lifetime JP2517441B2 (ja) | 1990-04-27 | 1990-05-25 | テレビカメラの同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2517441B2 (ja) |
-
1990
- 1990-05-25 JP JP2136458A patent/JP2517441B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0435272A (ja) | 1992-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5824284A (ja) | マイクロプロセッサのタイミングをビデオ信号に合せる装置 | |
| KR100639522B1 (ko) | 복합 동기 신호를 사용하는 외부 동기 시스템 및 이 외부 동기 시스템을 사용하는 카메라 시스템 | |
| US5226063A (en) | Counter for an image pickup system | |
| JP2517441B2 (ja) | テレビカメラの同期回路 | |
| EP0454153B1 (en) | Synchronizing circuit | |
| JP2621534B2 (ja) | 同期信号発生装置 | |
| JP2517443B2 (ja) | テレビカメラの同期回路 | |
| JP2877376B2 (ja) | テレビカメラの同期回路 | |
| US5258841A (en) | Horizontal synchronizing signal separation circuit | |
| JP2730031B2 (ja) | 固体撮像素子の駆動回路 | |
| JP3475773B2 (ja) | 映像信号処理装置及び液晶表示装置 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| JP3108368B2 (ja) | 同期検波回路 | |
| JPH0218636B2 (ja) | ||
| KR900009252Y1 (ko) | 텔리텍스트 수평 동기신호의 지터 제거회로 | |
| JP3024726B2 (ja) | ハーフキラー回路 | |
| JP2840429B2 (ja) | 映像信号の通信方法 | |
| JP2638948B2 (ja) | 動き検出回路 | |
| JP3114180B2 (ja) | 同期不連続検知装置 | |
| JPH0724861Y2 (ja) | カラーバーストｐｌｌ回路 | |
| JP2005080026A (ja) | サンプリングクロック生成回路 | |
| JP2508863B2 (ja) | ペデスタルクランプ回路 | |
| JPH0630295A (ja) | 映像信号の同期回路 | |
| JP2000092373A (ja) | カメラシステムおよびその制御方法 | |
| JPH05300470A (ja) | クロック信号生成回路 |