JP3108368B2 - 同期検波回路 - Google Patents

同期検波回路

Info

Publication number
JP3108368B2
JP3108368B2 JP08255064A JP25506496A JP3108368B2 JP 3108368 B2 JP3108368 B2 JP 3108368B2 JP 08255064 A JP08255064 A JP 08255064A JP 25506496 A JP25506496 A JP 25506496A JP 3108368 B2 JP3108368 B2 JP 3108368B2
Authority
JP
Japan
Prior art keywords
signal
circuit
video signal
synchronization signal
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08255064A
Other languages
English (en)
Other versions
JPH09107490A (ja
Inventor
良仁 東堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP08255064A priority Critical patent/JP3108368B2/ja
Publication of JPH09107490A publication Critical patent/JPH09107490A/ja
Application granted granted Critical
Publication of JP3108368B2 publication Critical patent/JP3108368B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、映像信号に含まれ
る同期信号とこの同期信号を受けて動作する撮像装置の
動作との同期を判定する同期検波回路に関する。
【0002】
【従来の技術】図5は、親画面となる映像信号に子画面
となる映像信号を重ね合わせる映像信号処理回路の構成
を示すブロック図である。親画面の映像信号X(t)は、
例えば所定の同期信号に従って動作するテレビカメラか
ら得られるもので、その同期信号に映像成分が重畳され
てが構成される。そして、子画面の映像信号Y(t)を得
るテレビカメラ1は、テレビカメラ1内部で作成される
同期信号に従って動作し、同期信号を含む映像信号Y
(t)を出力する。
【0003】このように独自のタイミングで動作するテ
レビカメラ1から出力される映像信号Y(t)は、映像信
号X(t)に対して各走査タイミングが一致しておらず、
そのまま重ね合わせることができない。そこで、画面制
御回路2は、映像信号Y(t)を一旦フィールドメモリ3
に記憶させ、このフィールドメモリ3から映像信号X
(t)の同期信号に従って読み出すことにより映像信号Y
(t)の各走査タイミングを映像信号X(t)に一致させるよ
うに構成される。ここで、映像信号X(t)の同期信号
は、同期分離回路4に於いて映像信号X(t)から分離さ
れて画面制御回路2に与えられる。
【0004】そして、選択パルスSPに従って映像信号
X(t)あるいは映像信号Y(t)の一方を選択する合成回路
5により映像信号X(t)、Y(t)が合成され、映像信号Z
(t)が得られる。例えば、図6に示すように、垂直及び
水平方向に1/nの大きさの子画面を親画面に重畳する
場合、垂直及び水平走査期間の1/nの期間に映像信号
X(t)を映像信号Y(t)と入れ換えるように選択パルスS
Pが設定される。即ち、垂直走査期間に於いては、図7
(a)に示すように垂直走査期間(1V)の1/nの期
間(V/n)に選択パルスSPがLレベルとなり、合成
回路5が映像信号Y(t)側に切り換えられる。さらに水
平走査期間に於いては、図7(b)に示すように水平走
査期間(1H)の1/nの期間(H/n)に選択パルス
SPがLレベルとなる。ところで、垂直及び水平方向の
情報量が映像信号X(t)の1/nとなっている映像信号
Y(t)は、映像情報を間引くか或いは合成することで圧
縮するか、予め画素数の少ない撮像素子によりテレビカ
メラ1を構成することにより得られる。
【0005】以上のような構成によれば、親画面の一部
を子画面と置き換えることができ、一つのモニタ上に2
画面を同時に表示可能となる。
【0006】
【発明が解決しようとする課題】上述の構成において
は、映像信号X(t)を一旦フィールドメモリ3に記憶さ
せる必要があることから、映像信号Y(t)をデジタル値
に変換するためのA/D変換器及びデジタル値を再び映
像信号Y(t)に変換するD/A変換器が必要となる。一
般に、映像信号を処理するA/D変換器及びD/A変換
器は、高速動作が要求されるために特殊な回路構成とな
り、コスト高を招く要因となる。また、全体の回路規模
が大きくなることから、小型のテレビカメラに内蔵する
ことが困難で、映像信号の処理のための装置が別途必要
になり、撮像システムは高価なものとなる。
【0007】このような撮像システムにおいて、テレビ
カメラ側へ同期信号を送り、テレビカメラをその同期信
号に同期させるように動作させることが考えられてい
る。この場合、1つの通信ラインで信号処理回路と映像
信号とを接続し、同期信号と映像信号とを双方向に伝送
するように構成される。しかしながら、同じ通信ライン
上に同期信号と映像信号とが混在することになるため、
映像信号が同期信号に同期していない場合には、同期信
号と映像信号とを区別しにくくなるという問題が生じ
る。
【0008】そこで本発明は、通信ライン上に重畳され
る同期信号と撮像素子の動作との同期を検出できるよう
にして、映像信号が同期信号に同期していない間は通信
回線への出力を停止できるようにすることを目的とす
る。
【0009】
【課題を解決するための手段】本発明は、上述の課題を
解決するためになされたもので、その特徴とするところ
は、一定周期を有する第1の水平同期信号を基準に同一
周期の第2の水平同期信号を得る位相ロックループに於
いて第1の水平同期信号と第2の水平同期信号との同期
を判定する同期検波回路であって、上記第2の水平同期
信号を分周して得られる垂直同期信号のブランキング期
間に上記第1の水平同期信号と上記第2の水平同期信号
とのブランキング期間が一致したときに各同期信号を通
すゲート回路と、上記垂直同期信号のブランキング期間
毎にリセットされ、上記ゲート回路を通過した同期信号
をカウントする計数回路と、上記垂直同期信号のブラン
キング期間内の所定のタイミングで上記計数回路の出力
を取り込む少なくとも2ビットのレジスタ回路と、を備
え、上記レジスタ回路の各ビットのデータの一致により
上記第1の水平同期信号と上記第2の水平同期信号との
同期を判定することにある。
【0010】本発明によれば、垂直走査周期での同期と
水平走査周期での同期とが確認されたときに回路動作が
同期信号に同期したと判定される。従って、短い期間で
の偶然のタイミングの一致については同期したものとは
判定されず、完全にタイミングが一致したときに初めて
同期が確認される。
【0011】
【発明の実施の形態】図1は、本発明の同期検波回路を
採用した映像信号処理回路の構成を示すブロック図であ
る。第1の映像信号X(t)は、例えば、テレビカメラ等
の撮像装置から得られるもので、同期信号成分及び映像
成分を含んでいる。また、この映像信号X(t)は、テレ
ビカメラに限らず、映像信号の記録媒体からの再生信号
或いは、テレビジョン放送からの受信信号でも同様であ
る。
【0012】同期分離回路11は、映像信号X(t)に重
畳されている同期信号成分を分離するもので、垂直同期
成分及び水平同期成分が混合されたコンポジット信号を
作成する。このコンポジット信号は、抵抗12を介して
トランジスタ13のベースに接続され、このトランジス
タ13のコレクタ側から抵抗14を介し、さらにコンデ
ンサ15を介して直流成分を除いて通信ライン30に送
出される。
【0013】一方、通信ライン30から入力される映像
信号は、第1の映像信号X(t)と共に合成回路16に入
力され、選択パルスSPに従って選択的に合成されて第
3の映像信号Z(t)となる。この合成回路16の構成
は、図5と同一であり、画面を合成する所定のタイミン
グで切り換え制御される。この合成回路16を切り換え
制御する選択パルスSPは、水平及び垂直走査タイミン
グを受けて動作する選択パルス発生回路17により作成
されるもので、映像信号X(t)に同期している。即ち、
選択パルス発生回路17は、同期分離回路11からの垂
直同期信号VD、PLL回路18から得られる水平走査
周期のタイミングパルスHT及び水平同期信号HDを作
成する基本クロックCKに基づいて、映像信号X(t)の
水平及び垂直同期成分に同期した選択パルスSPを作成
する。ここで、選択パルス発生回路17の動作が映像信
号X(t)に同期する前に選択パルスSPが合成回路16
に供給されるのを防止するため、PLL回路18がロッ
クするまで選択パルス発生回路17の出力を固定するた
めにロック検波回路19が設けられる。
【0014】以上のように、同期分離回路11、合成回
路16及び選択パルス発生回路17)等により複数の映
像信号を合成する映像信号処理回路10が構成される。
この映像信号処理回路10に通信ライン30を介して接
続される撮像装置20は、通信ライン30の同期信号に
同期した映像信号Y(t)を得るもので、外部同期で動作
するテレビカメラ21を備える。このテレビカメラ21
には、通信ライン30からの同期信号に従う各種の同期
信号が与えられるように構成され、テレビカメラ21の
撮像素子の走査タイミングを同期信号に同期させること
により同期信号に同期した映像信号Y(t)を得ている。
【0015】同期分離回路22は、通信ライン30上の
同期信号を検波して水平走査周期のトリガパルスTRを
発生し、このトリガパルスTRをPLL回路23に供給
する。PLL回路23は、トリガパルスTRを基準とし
て水平走査周期のタイミング信号HTを作成し、同期信
号合成回路24に供給する。また、同期信号合成回路2
4は、タイミング信号HTを受けると共に水平走査周期
のトリガパルスTRを受けて垂直同期信号VD及び水平
同期信号HDを発生する。即ち、同期信号合成回路24
は、タイミング信号HTを所定の数、例えばNTSC方
式の場合には525/2だけカウントすることにより垂
直走査周期を決定するように構成される。そして、垂直
同期信号VD及び水平同期信号HDがテレビカメラ21
に供給され、テレビカメラ21から出力される映像信号
Y(t)がコンデンサ25を介して通信ライン30に出力
される。この映像信号Y(t)は、通信ライン30上の同
期信号に同期しているため、同期信号とは時分割的に通
信ライン30に重畳されることになる。
【0016】ところで、撮像装置20の立ち上がりの際
や、その他何らかの理由でテレビカメラ21の動作が同
期信号に同期していない場合、映像信号Y(t)を通信ラ
イン30に重畳させると同期信号との区別ができなくな
り、PLL回路23が正しく動作しなくなる。このた
め、テレビカメラ21の出力を停止するゲート回路26
が設けられ、水平同期信号HDとトリガパルスTRとの
同期を検波する同期検波回路27の出力に従ってテレビ
カメラ21の出力が停止されるように構成される。
【0017】図1に示すように、映像信号処理回路10
に撮像装置20を接続すれば、一つの通信ライン30に
より、映像信号X(t)に同期した映像信号Y(t)を映像信
号処理回路10に与えることができ、この映像信号X
(t)と映像信号Y(t)とを合成回路16により選択的に出
力することで、同一画面上に映像信号X(t)に対応する
再生画面と映像信号Y(t)に対応する再生画面とを表示
する映像信号Z(t)が得られる。従って、映像信号の通
信ラインを簡略化することができる。
【0018】図2は、本発明の同期検波回路の構成を示
すブロック図で、図3は、その動作を説明するタイミン
グ図である。この同期検波回路は、映像信号処理回路1
0の同期検波回路19及び撮像装置20の同期検波回路
27として用いられる。同期検波回路19、27は、例
えば3ビットのカウンタ41、2ビットのシフトレジス
タ42、ORゲート43及びNORゲート44で構成さ
れ、水平同期信号HDとトリガパルスTRとの同期によ
って映像信号処理回路10のPLL回路18及び撮像装
置20のPLL回路23がロックしたことを検知する。
【0019】ORゲート43には、垂直同期信号VD及
び水平同期信号HDと共にトリガパルスTRが入力さ
れ、垂直同期信号VDのブランキング期間内でトリガパ
ルスTRの各タイミングが水平同期信号HDのブランキ
ング期間に一致したときにトリガパルスTRを通過させ
る。ORゲート43から出力されるトリガパルスTR’
は、カウンタ41に供給され、カウンタ41をカウント
アップする。カウンタ41は、3段のフリップフロップ
で構成され、垂直同期信号VDのタイミングでリセット
された後にトリガパルスTR'でカウント動作する。こ
のカウンタ41は、垂直同期信号VDのブランキング期
間内にトリガパルスTR'が4パルス以上入力されると
3段目のフリップフロップの出力を反転させる。シフト
レジスタ42は、2段のフリップフロップで構成され、
カウンタ41の3段目のフリップフロップの出力を垂直
イネーブル信号VENに従うタイミングで取り込む。こ
こで垂直イネーブル信号VENは、テレビフォーマット
のコンポジット信号に含まれるもので、垂直同期信号V
Dのブランキング期間の特定期間、例えばNTSC方式
の場合には図3に示す如くブランキング期間内の3Hか
ら6H(1Hは1垂直走査期間)の期間にLレベルとな
る。従って、シフトレジスタ42は、垂直同期信号VD
のブランキング期間の始まりから6H期間の間に4パル
ス以上のトリガパルスTR'がカウンタ41に入力され
ると、シフトレジスタ42の1段目にHレベルが取り込
まれる。そして、次の垂直同期信号VDのブランキング
期間には、1段目のデータが2段目に転送されると共に
1段目に新たにカウンタ41の3段目のフリップフロッ
プの出力が取り込まれる。NORゲート44は、シフト
レジスタ42の1段目と2段目とのデータを受け、その
出力を検波信号LKとして出力するする。従って、連続
して2度の垂直同期信号VDのブランキング期間にカウ
ンタ41にトリガパルスTR’が4パルス以上入力され
たときに検波信号LKがHレベルとなってPLL回路2
3の同期が検出される。
【0020】このような同期検波回路19、27によれ
ば、垂直同期信号VDのブランキング期間内で連続して
水平同期信号HDとトリガパルスTRとが同期したとき
にPLL回路18、23がロックしたこと検知できる。
従って、検波信号LKに基づいて選択パルス発生回路1
7の動作を停止すること及び映像信号Y(t)の通信ライ
ン30への重畳を停止することで合成回路16とPLL
回路23の誤動作を防止することができる。
【0021】図4は、選択パルス発生回路17の構成を
示すブロック図である。この選択パルス発生回路17
は、夫々2組のカウンタ51、52及びデコーダ53、
54からなり、垂直同期信号VD、水平同期信号HD及
び基本クロックCKを受けて動作する。垂直走査周期で
動作するカウンタ51は、垂直同期信号VDでリセット
されて水平同期信号HDをカウントし、水平走査周期の
出力をデコーダ53に与える。このデコーダ53は、カ
ウンタ51の出力をデコードして垂直走査周期のタイミ
ング信号をパルス合成回路55に与え、パルス合成回路
55が垂直走査成分の選択パルスSPVを作成する。一
方水平走査周期で動作するカウンタ52は、水平同期信
号HDでリセットされて基本クロックをカウントし、基
本クロックCK周期の出力をデコーダ54に与える。デ
コーダ54は、同様にしてカウンタ52の出力をデコー
ドして水平走査周期のタイミング信号をパルス合成回路
56に与え、パルス合成回路56が水平走査成分の選択
パルスSPHを作成する。そして、ORゲート57によ
り選択パルスSPVと選択パルスSPHとが合成され、
選択パルスSPとして合成回路16に供給される。
【0022】
【発明の効果】本発明によれば、複数の映像を一つの画
面上に表示する所謂ピクチャーインピクチャーシステム
を極めて簡単な回路構成により実現することができると
共に、通信ライン上の同期信号が保護されることにな
り、PLL回路の動作が確実に行われる。従って、複数
の映像を同時に処理する必要のある監視システム等に有
効である。
【0023】また、テレビジョン放送等の再生画面上に
監視カメラからの映像を重ね合わせることもできるた
め、一般のテレビ画面をドアホンカメラの再生モニタと
して利用すること可能になる。
【図面の簡単な説明】
【図1】本発明の同期検波回路を採用した映像信号処理
装置のブロック図である。
【図2】本発明の同期検波回路の構成を示すブロック図
である。
【図3】本発明の同期検波回路の動作を説明するタイミ
ング図である。
【図4】映像信号処理装置で用いられる選択パルス発生
回路のブロック図である。
【図5】従来の映像信号処理回路の構成を示す回路図で
ある。
【図6】子画面を主画面上に表示させた再生画面の模式
図である。
【図7】従来の映像信号処理回路の動作を示すタイミン
グ図である。
【符号の説明】
1、21 テレビカメラ 2 画面制御回路 3 フィールドメモリ 4、11、22 同期分離回路 5、16 合成回路 10 映像信号処理回路 17 選択パルス作成回路 18、23 PLL回路 19、27 同期検波回路 24 同期信号合成回路 26 ゲート回路 41 カウンタ 42 シフトレジスタ 43 ORゲート 44 NORゲート

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 水平走査周期のトリガパルスと、このト
    リガパルスに基づいて生成される水平同期信号との同期
    を判定する同期検波回路であって、上記水平同期信号
    分周して得られる垂直同期信号のブランキング期間で且
    つ上記水平同期信号のブランキング期間に上記トリガパ
    ルスの変化を通過させる論理ゲートと、上記垂直同期信
    号のブランキング期間毎にリセットされ、上記論理ゲー
    トの出力に応答してカウント動作するカウンタと、上記
    垂直同期信号のブランキング期間の始まりから所定の期
    間を経過したタイミングで上記カウンタの出力を取り込
    む少なくとも2ビットのシフトレジスタと、を備え、上
    記シフトレジスタの各ビットのデータの一致により上記
    トリガパルスと上記水平同期信号との同期を判定するこ
    とを特徴とする同期検波回路。
JP08255064A 1996-09-26 1996-09-26 同期検波回路 Expired - Fee Related JP3108368B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08255064A JP3108368B2 (ja) 1996-09-26 1996-09-26 同期検波回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08255064A JP3108368B2 (ja) 1996-09-26 1996-09-26 同期検波回路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2287483A Division JP2840429B2 (ja) 1990-10-24 1990-10-24 映像信号の通信方法

Publications (2)

Publication Number Publication Date
JPH09107490A JPH09107490A (ja) 1997-04-22
JP3108368B2 true JP3108368B2 (ja) 2000-11-13

Family

ID=17273649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08255064A Expired - Fee Related JP3108368B2 (ja) 1996-09-26 1996-09-26 同期検波回路

Country Status (1)

Country Link
JP (1) JP3108368B2 (ja)

Also Published As

Publication number Publication date
JPH09107490A (ja) 1997-04-22

Similar Documents

Publication Publication Date Title
JPS611190A (ja) カラ−・グラフイツク・オ−バ−レイ・システム
JPH04275784A (ja) 映像信号切り換え装置
US8233092B2 (en) Video signal processing device
JP4352567B2 (ja) データ処理装置及び方法
KR100216162B1 (ko) 영상 신호를 합성하기 위한 촬상장치 및 영상 신호 처리 시스템
JP3108368B2 (ja) 同期検波回路
KR0185695B1 (ko) 촬상시스템의 동기회로
JP4472098B2 (ja) 同期信号処理回路および表示装置
US5126854A (en) Phase lock circuit for generating a phase synched synchronizing video signal
JP2840429B2 (ja) 映像信号の通信方法
US5031031A (en) Video signal processing apparatus
KR100213946B1 (ko) 고체 촬상 장치
JP2919580B2 (ja) 映像信号処理回路及び映像信号の通信方法
JP3353372B2 (ja) 液晶表示装置
JP2517441B2 (ja) テレビカメラの同期回路
JPH01132285A (ja) 画像メモリ制御装置
JPS58154970A (ja) テレビジヨン受像機
JPH0787373A (ja) 画像処理装置
JP2957852B2 (ja) 画像記録装置
JP2989322B2 (ja) 映像信号処理装置
JP2000092373A (ja) カメラシステムおよびその制御方法
JPH04351173A (ja) 映像表示装置
JPS62269482A (ja) 画像処理装置
JPH01106587A (ja) カメラ一体型vtr
JPH01132284A (ja) 画像メモリ制御装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees