KR0185695B1 - 촬상시스템의 동기회로 - Google Patents

Abstract

하나의 텔레비젼 카메라로부터 출력되는 수직동기신호와, 수평동기신호를 포함하는 복합동기신호로부터 수평동기신호 및 수직동기신호를 분리하고 이들에 입각하여 복수의 텔레비젼 카메라를 제어하고, 복수의 텔레비젼 카메라로부터 동기를 취한 화상신호를 얻는다.

이들 화상신호는 동기가 취하여 있기 때문에 합성이 용이하다. 그리고 수직동기신호의 귀선기간에 있어서는 동기신호의 하강주기가 수평동기신호의 주기1/2로 되기때문에 카운터 및 디코더를 포함하는 간단한 구성의 하프킬러회로에 의하여 그기간에 있어서 펄스를 하나간격으로 제거하고 텔레비젼 카메라의 구동에 적합한 수평동기신호를 얻는다. 또 죤슨카운터를 다단접속한 카운터에 의하여 카운터에 흐르는 전류량을 감소하고 텔레비젼 카메라에 대한 악영향을 배제한다.

Description

촬상시스템의 동기회로

제1도는 복합 신호의 파형도.

제2도는 종래의 동기회로를 표시하는 블록도.

제3도는 종래의 촬상장치의 동기회로의 블록도.

제4도는 2 진 카운터의 블록도.

제5도는 다항식 카운터의 블록도.

제6도는 카메라 및 모니터를 갖는 시스템 구성 블록도.

제7도는 복수의 카메라를 갖는 시스템 구성 블록도.

제8도는 본발명의 제1실시예를 표시하는 블록도.

제9도는 제8도의 동작을 표시하는 동작 타이밍도.

제10도는 하프 킬러 회로의 구성을 표시하는 블록도.

제11도는 제10도의 동작을 표시하는 동작 타이밍도.

제12도는 제2실시예의 동기회로를 표시하는 블록도.

제13도는 제12도의 동작을 표시하는 타이밍도.

제14도는 상승검지회로의 구성을 표시하는 도면.

제15도는 하프 킬러 펄스발생회로의 구성을 표시하는 도면.

제16도는 본발명의 제3실시예를 표시하는 블록도.

제17도는 제16도의 동작 타이밍도.

제18도는 자리수 옮김 신호의 파형도.

제19도는 프리세트 회로의 구성을 표시하는 블록도.

제20도는 다른 실시예를 표시하는 블록도.

제21도는 제20도의 동작 타이밍도.

제22도는 본발명 저잡음 카운터를 사용한 동기회로의 블록도.

제23도는 본발명 촬상장치의 블록도.

본 발명은 동기신호를 포함하는 영상신호를 송신측기기로 부터 수신측 기기에 보내고, 수신측에서 영상신호를 재생하는 촬상시스템에 관한것으로 특히 송신측에서 동기신호를 작성하는 동기신호 발생회로와 수신측의 동작을 동기신호에 동기시키는 동기회로에 관한 것이다.

감시 카메라에 의한 감시시스템과 같이 복수의 텔레비젼 카메라를 사용하여 촬상시스템을 구성하는 경우, 복수의 영상을 동시에 처리할 수 있도록 하기 위하여 각 텔레비젼 카메라의 동작을 동기 시키는 것이 요구된다. 통상 텔레비젼 카메라의 동작은 각각의 텔레비젼 카메라에 내장되는 발진원으로부터의 기준 클록에 기본하여 각 동작 타이밍이 설정되어 있고 그 동작 타이밍을 특히 일치시키지 않는한은 각 텔레비젼 카메라는 각각 독자적인 타이밍으로 동작하는 것으로 된다.

그리하여 종래는 각 텔레비젼 카메라에 공통의 동기신호를 부여하는 것으로 각 텔레비젼 카메라의 동작의 동기가 도모되어 있었다.

제1도는 텔레비젼 카메라의 동작 타이밍을 얻는 복합신호(CSY)의 파형도 이고, NTSC 방식의 경우를 표시하고 있다.

복합신호(CSY)는, 텔레비젼 카메라에 외부로부터 입력되는 것으로 수평동기신호(HSY), 수직동기신호(VSY) 및 등가펄스(EQP)를 포함하고 있다.

이들 수평동기신호(HSY), 수직동기신호(VSY) 및 등가펄스(EQP) 가, 소정의 순서로 시계열적으로 배열되어 있다. 그리고, 미분회로나 적분회로에 의하여 수평동기신호(HSY) 및 수직동기신호(VSY)가 복합신호로부터 분리된다.

즉 복합신호(CSY)를 미분하여 하강을 검지하는 것으로 수평동기신호(HSY)를 얻음과 동시에, 복합신호(CSY)를 적분하고, 그 적분치의 변화로부터 수직동기신호(VSY)를 얻고 있다.

제2도는 복합신호(CSY)로부터 수평동기신호(HSY) 및 수직동기신호(VSY)를 얻는 동기회로의 구성을 표시한 블록도 이다.

외부로부터 입력되는 혼성신호(HYB)는, 동기신호분리회로(1) 에 있어서 영상성분(하이브리드)에 대한 비디오신호(VDO)와 동기성분에 대한 복합신호(CSY)로 분리되고/복합신호(CSY)는, 더욱더 수직· 수평분리회로(2) 에 입력된다.

수직· 수평분리회로(2) 에서는 복합신호(CSY)를 미분하여 상승을 검지하고 수평동기신호(HSY)를 얻음과 동시에 복합신호(CSY)를 적분하여 적분치의 변화로부터 수직동기신호(VSY)를 얻고 있다.

한편, 전압제어형 발진기(VCO)(3)는 후술하는 위상비교기(4)의 출력(PDO)에 따라 기준클록(MCK)을 발생한다.

카운터(5)는 기준블록(MCK)을 카운트한다.

이 카운터(5)는 수직동기신호(VSY)에 의하여 세트되고 카운터 출력을 디코더(6)에 공급한다. 디코더(6)는 카운터(5)의 카운터 출력으로부터 수평동기신호(HSY)를 작성한다. 이 HSY는 수직· 수평분리회로(2)로부터의 수평동기신호 (HSY)와 같이 위상비교기(4)에 입력된다.

위상 비교기(4)는 수평동기신호(HSY) 및 수평동기신호(HSY)의 위상을 비교하는 것으로서 그 비교출력(PDO)를 VCO(3)에 공급하고 PLL(Phase Locked Loop)을 구성한다. 따라서 수평동기신호(HSY)는 복합신호(CSY)로부터 분리된 수평동기신호(HSY)에 동기하는것으로되고 이것에 출력된다.

한편 복수의 텔레비젼 카메라를 사용하는 촬상시스템에서는 영상성분과 동기 성분을 포함하는 혼성신호(HYB)가 기준으로 되는 텔레비젼 카메라로부터 출력되고 각각의 텔레비젼 카메라에 입력된다.

여기서 혼성신호(HYB)를 발생하는 기준의 텔레비젼 카메라에 있어서는, 소정포매트의 텔레비젼 동기신호가 카메라 내부에서 작성되고 이 동기신호에 기본하여 촬상소자의 주사타이밍이 설정된다

즉, 텔레비젼 카메라의 촬상소자를 구동하는 구동회로는, 동기신호를 작성하는 동기계의 회로와 촬상소자의 구동클록을 작성하는 구동계의 회로로 구성되고, 이들의 회로가 1 칩화되어 단일의 직접회로에서 실현된다.

그러나 양회로를 1 칩화하면 발진원의 상이에 기인하는 비트음의 발생이거나 동기회로에 내장되는 카운터의 회로동작에 의한 주기성 잡음의 발생등의 문제가 생긴다. 그중 비트잡음의 발생에 대하여는 양회로의 발진원을 공동화하는 것으로서 해소되지만, 주기성잡음에 대하여는 카운터의 회로동작자체가 전원잡음의 원인이 되기 때문에 해소는 곤란하다.

제3도는 종래의 동기회로의 구성을 표시하는 블록도이다.

2 진 카우터(11)는 기본클록(CLK)을 카운터로 하고, 수평주사기간 H 주기로 동작하는 것으로 카운터 출력이 소정치로 되었을때에 디코더(12)의 출력이 2 진 카운터(11)를 리세트하도록 구성되어 있다. 또 제2의 2 진카운터(13)는, 2 진 카운터(11)와 마찬가지로 기본클록(CLK)을 카운트하고, 디코더(12)의 출력으로 리세트된다. 카운터(13)의 출력은 디코더(14)에 입력된다.

디코더(14)는 2 진 카운터(13)의 카운터 출력에 기본하여, 수평주사신호(HD)에 대표되는 H 주기의 각종 동기신호를 발생한다.

여기서 사용되는 2 진 카운터(11 및 13)는 4 비트 구성의 경우에는 제4도에 표시하는 바와 같이 4 개의 플립플롭으로 구성되고 이 경우는 카운터출력 및 변화점이 다음표에 표시하는 것과 같이 변화한다.

비트수에 따라 다단의 플립플롭으로 구성되는 2 진 카운터(11 및 13)는 흐르는 전류량이 변화점의 수에 따라 변화하기 때문에 변화점수의 주기성에 따르는 전원잡음이 발생한다. 따라서, 구동클록에 H 주기의 잡음이 발생하여 촬상소자로부터의 영상출력에 중첩되어 이 잡음이 재생화면상에 세로줄무늬로 되어 표시되는 것으로 된다.

한편, 제5도에 표시하는 바와 같은 다항식 카운터를 이용하는 방법도 고려되고 있다.

다항식 카운터는 4 비트 구성의 경우, 직렬 접속되고 공통의 클록(CLK) 이 부여된 4 개의 플립플롭(15a)∼(15d)의 제1단째의 출력과 제4단째의 출력과의 배타적 논리합(16)을 제1단째의 입력으로 하고 각 플립플롭(15a)∼(15d)의 출력을 조합하여 구성되는 것으로 변화점의 수가 급격히 증감하는일 없고 주기성잡음의 저감이 도모된다.

그런데, 다항식 카운터에 있어서도 변화점의 수 자체는 1∼ 비트수까지의 범위에서 증감한다. 예를들면, NTSC방식에 대응의 경우, 클록의 주파수가 14.32MHz로, 1H 사이에 910 클록을 카운트할 필요가 있는 것으로부터, 카운터가 10비트 구성으로 되고, 변화점은 1∼10사이에서 증감한다.

이 때문에 2 진 카운터(11 및 13)를 사용한 경우에 비하여 재생화면상의 세로줄무늬는 눈에 띄지 않는다 하더라도 넓은 폭의 희미한 세로줄 무늬가 나타난다는 문제가 있다.

또 혼성신호(HYB)를 받는측의 동기회로에 있어서는 상술한바와 같이 복합신호(CSY)로부터 분리하여 수평동기신호(HSY)와 수직동기신호(VSY)를 얻는 경우에 미분회로나 적분회로 라고 하는 아날로그회로가 주로 사용되기 때문에 이들 아날로그회로의 지연을 충분히 고려하는 것이 필요하다.

이와같은 아날로그회로에 있어서 지연량은, 온도의존성이 있고, 지연량을 충분히 고려하여 아날로그 회로의 각 파라미터를 결정하는 것은 극히 곤란하다.

또 수평동기신호(HSY)를 얻는 경우에는, 수평동기신호 (HSY)의 절반의 주기를 갖는 등가펄스(EQP)를 구별하기 위하여, 복합신호(CSY)의 하강에 따라 수평주사주기로 동작하는 카운터를 사용하여 스트로브를 세워, 등가펄스(EQP)를 제거하고 있다. 그러나 수평주사기간중에 동작하는 카운터는 비트잡음의 발생원인으로 되기 때문에 영상신호에 주기성의 잡음이 중첩하여 재생화면상에 세로줄무늬를 발생시키는 문제를 갖고 있다.

더욱 VCO(3)의 발진렌지가 좁은경우에, PLL가 로크하기까지의 시간 즉, 수평동기신호(HSY)가 수평동기신호(HSY)에 동기하기까지 시간이 길어지고 장치의 상승이 늦어지는 것으로 된다.

본 발명은 아날로그회로를 사용하는일 없이 안정하여 수평동기신호(HSY) 및 수직동기신호 (VSY)의 분리를 행함과 동시에, 영상신호로의 잡음의 중첩을 방지하고 텔레비젼 카메라의 동작을 용이하게 동기시키는 것을 목적으로 한다.

또 장치의 상승시간의 단축을 도모하고 텔레비젼 카메라의 동작을 용이하게 복합신호(CSY)에 동기시키는 것을 목적으로 한다.

또 본발명은, 동기회로와 구동회로를 1 칩화하여 단일의 직접회로로서 구성한 경우에, 촬상소자의 영상출력에 잡음이 중첩하는 것을 억제하는 것을 목적으로 한다.

본 발명은, 수평 및 수직방향으로 주사되는 촬상소자가 탑재되는 텔레비젼 카메라에, 수직동기 및 수평동기성분을 포함하는 복합신호를 부여하고, 텔레비젼 카메라의 동작을 소정의 동작을 소정의 타이밍에 동기시키기 위한 텔레비젼 카메라의 동기 회로에 있어서, 상기 복합신호의 변화점 즉 하강 또는 상승을 검지하는 변화점 검지회로, 이 검지회로의 출력에서 상기 촬상소자의 수평주사보다 짧은 주기의 출력을 제거하고, 잔여의 출력보다 수평주사 타이밍을 얻는 하프킬러회로, 상기 복합신호의 하강 혹은 상승의 전후의 상태를 검지하고 상기 촬상소자의 수직주사 타이밍을 얻는 수직동기신호 분리회로, 수직주사 타이밍으로 리세트되고 수평주사 타이밍으로 카운트 동작하는 카운터를 갖추고, 상기 계수회로의 출력에 따라 수직주사의 유효영상기간에 하프킬러회로의 동작을 정지하는 것에 있다.

본 발명에 의하면 복합신호의 하강 또는 상승을 검지하고 이 검지출력에 대하여 수직주사의 귀선기간내에서 하프킬러회로를 작용시키는 것으로 텔레비젼 카메라에 주어지는 복합신호로부터 수평동기신호와 수직동기신호가 온도특성이 작고 동작이 안정한 디지털회로를 사용하여 영상출력의 유효기간내에 카운터를 동작시키는 일없이 분리된다.

따라서 재생화면상에 표시되는 바와같은 잡음이 영상신호에 중첩하는 일없이 복합신호로부터 수평동기신호와 수직동기신호를 아날로그 회로에 비교하여 안정한 동작을 얻어지는 디지털 회로를 사용하여 분리할 수가 있다.

또 필드의 식별이 빨라지고 각회로의 동작이 재빠르게 복합신호로 동기 하기때문에 장치의 상승을 빨리할수 있다.

또 본발명은 수평 및 수직방향으로 주사되는 촬상소자가 탑재되는 텔레비젼 카메라에 수평동기 및 수직동기성분을 포함하는 복합신호를 부여하여 텔레비젼 카메라의 동작을 소정의 타이밍에 동기시키는 텔레비젼 카메라의 동기회로에 있어서 일정주기의 기준클록을 카운트하고 수평주사주기로 동작하는 카운터, 이 카운터의 출력으로부터 서로 위상이 다른 복수의 수평주사주기의 신호를 얻음과 동시에 이 신호를 합성하여 1 수평주사기간에 신호의 상수(相數)에 응한 수의 클록펄스를 갖는 시분할 신호를 발생하는 디코더회로, 상기 복합신호의 하강 또는 상승을 검지하는 검지회로, 이 검지회로의 검지출력에 따라 기동하여 상기 시분할신호의 클록펄스를 적당한 수카운트 하는 사이에 상기 검지출력에 대하여 하프킬러동작하고, 수평주사주기보다 짧은 신호를 제거하여 수평주사 타이밍을 얻는 하프킬러수단, 상기 복합신호의 하강 또는 상승의 전후의 변화를 검지하여 수직주사 타이밍을 얻는 수직동기분리회로를 갖춘 것이다.

본 발명에 의하면 수평주사기간에 복수의 클록펄스를 발생하는 시분할신호에 의하여 수평주사기간이 복수의 기간에 분할되고, 복합신호의 하강 또는 상승의 타이밍으로부터 적당수의 분할기간에 걸쳐서 하프킬러동작의 기간이 설정된다. 따라서 수평주사 주기보다 짧은 주기를 갖는 등가펄스가 제거되어 수평동기신호가 얻어지고, 이 수평동기신호에 디코더 회로의 수평주사 주기의 일신호를 동기시키는 것으로 텔레비젼 카메라의 동작을 복합신호로 동기시킬 수가 있다.

따라서 본발명에 의하면 간단한 회로구성에 의하여 하프킬러 동작을 시켜 복합신호로부터 수평동기신호를 분리시킬수가 있고 안정한 동작을 기대할 수가 있다.

또 하프킬러펄스를 수직동기신호의 각 타이밍으로 래치하면 필드마다 반전하는 필드식별신호를 얻어지기 때문에, 필드의 인식이 빨라지고, 각 회로가 단기간에 복합신호에 동기하고 장치의 상승이 빨라진다.

본 발명은 공통의 클록으로 동작하는 복수의 플립플롭을 직렬 접속함과 동시에 최종단의 플립플롭의 반전출력을 초기의 플립플롭의 입력에 주워서 루프상의 시프트 레지스터를 이루고, 이 시프트 레지스터의 데이터의 변화점이 소정위치에 도달할때에 자리올림 신호를 발생합과 동시에 이 자리올림신호를 받아 상위측의 시프트 레지스터가 카운트 동작하도록 상기 시프트 레지스터를 복수접속하고, 각 시프트레지스터에 일정주기를 갖는 공통의 클록을 부여하여 각 시프트레지스터의 동작을 상기 클록에 동기시킨 것을 특징으로 한다.

본 발명에 의하면 각 시프트 레지스터의 각 비트의 변화점은 항상 1이고, 전체에서도 자리올림 신호를 받아 상위의 시프트 레지스터가 동작할때에 최대로 시프트레지스터의 수까지로 된다.

따라서 카운터의 회로동작에 의한 전원잡음을 대폭 저감할수 있고, 주기성 잡음의 적은 카운터를 실현할 수 있다. 또 다단계로 접속한 죤슨카운터는 공통의 클록으로 동작하기 때문에 카운터의 회로동작이 기준클록에 대하여 비동기로되는 일은 없고 카운터 출력을 기준클록에 동기시킬수가 있다.

그리고 저잡음 카운터를 사용하여 동기계의 회로를 구동회로와 같이 1 칩화한 경우에도, 구동클록에 주기성 잡음이 중첩하는 일없이 촬상소자를 안정하여 구동할 수가 있다. 따라서 촬상소자의 영상출력에 주기성잡음이 혼입하는 일이 없어지고 고화질의 재생화면을 얻을수가 있다.

[시스템구성]

제6도는 카메라(20)에서 얻어진 영상을 혼성신호(HYB)로서 모니터(30)에 보내고 모니터(30)로 영상을 재생하는 촬상 시스템의 구성을 표시하는 블록도이다.

카메라(30)에는 피사체영상을 수광하는 CCD 고체촬상소자(21), 이 CCD 의 주사타이밍을 설정하는 동기신호발생회로(22) 및 CCD 의 출력신호에 소정의 처리를 실시하는 신호처리회로(23)가 갖추어지고 영상성분과 동기성분을 포함하는 혼성신호(HYB)를 모니터(30)에 출력한다.

혼성신호(HYB)를 받는 모니터(30)에는 혼성신호(HYB)로부터 동기성분을 꺼내는 동기분리회로(31), 복합신호(CSY) 의 수평성분과 수직성분을 분리하는 수평 수직분리회로(32) 및 브라운관등의 표시장치(33)를 구동하는 표시구동회로(34)가 갖추어지고 카메라측에서 얻어진 영상이 표시장치(33)로 표시된다.

카메라(20)로 동기신호를 발생하는 동기신호발생회로(22)는, CCD의 수평주사 주기로 동작하는 수평주사타이밍 발생회로(22a) 및 CCD 의 수직주사주기로 동작하는 수직주사타이밍 발생회로(22b)로 구성되고, 수평구동신호(HD)에 대응되는 수평주사주기의 타이밍신호 및 수직구동신호(VD)에 대표되는 수직주사주기의 타이밍신호를 신호처리회로(23) 또는 도시를 생략한 CCD 의 구동회로에 공급한다. 이들의 타이밍 발생회로는, 각각 기본클록을 카운트하는 카운터 및 수평구동신호(HD)를 카운트하는 카운터와 이들 카운터의 출력을 각각 디코더 하는 디코더를 갖고있고 각 카운터가 수평주사주기 및 수직주사주기로 리세트된다. 그리고 주파수가 높은 기본클록을 소정의 주기로 분주하여 각종 타이밍 신호가 작성한다.

신호처리회로(23)는 CCD(21) 의 출력에 대하여 샘플홀드, 레벨보정등의 처리를 실시하고 더욱 수평동기성분 및 수직동기성분을 포함하는 복합신호(CSY)를 중첩하여 혼성신호(HYB)를 작성한다.

모니터(30)의 동기분리회로(31)는 혼성신호(HYB)의 동기신호의 펄스의 레벨보다 높은 레벨의 신호를 제거하는 것으로 동기신호 성분만을 복합신호(CSY)로서 꺼내고, 수평수직분리회로(32)는 수평성분과 수직성분을 포함하는 복합신호(CSY)로부터 수평동기신호(HSY) 및 수직동기신호(VSY)를 분리하고 이들의 동기신호를 디스플레이 구동회로(34)에 공급한다. 그리고 디스플레이 구동회로(34)는 브라운관이나 액정패널등의 표시장치(32)를 각 동기신호에 따라 구동하고 카메라측의 CCD 가 포착한 영상을 표시장치상에 재생한다.

카메라(20)의 동기신호발생회로(22)에서는, 후술하는 바와 같은 주기성 잡음이 발생하기 어려운 카운터가 사용되어있고, 혼성신호(HYB)의 영상성분에 중첩하는 주기성 잡음이 저감된다.

또 모니터(30)측의 수평수직분리회로(33)에서는 후술하는 바와 같은 아날로그회로 부분이 적은 회로가 채용되기 때문에 온도변화등에 의한 특성의 변동이 억압된다.

제7도는 기준으로되는 카메라(20)로부터의 혼성신호(HYB)를 다른 텔레비젼 카메라(20', 20)에 공급하고 이들 세개의 텔레비젼 카메라(20, 20', 20)를 동일의 동기신호에 입각하여 구동한다. 따라서 이들 텔레비젼 카메라(20, 20', 20)로부터 얻어지는 혼성신호(HYB, HYB', HYB)는 동일의 동기신호에 기초한 것이 되고 신호합성회로(40)에 의하여 용이하게 합성할수 있다.

즉 3 개의 혼성신호(HYB, HYB', HYB)를 중첩하여, 하나의 혼성신호로서 TV모니터(31)에 표시할 수가 있다.

여기서 텔레비젼 카메라(20, 20', 20)에 있어서 영상성분을 동기신호의 일부에만 중첩함과 동시에 영상부분을 중첩하는 위치(장소)를 서로 달리하면, 세 개의 혼성신호(HYB, HYB', HYB)를 단지 중첩하는 것만으로 TV모니터(41)에서 각 텔레비젼 카메라(20, 20', 20)로부터의 영상을 세분할 표시할 수 있다.

그리고 기준으로 되는 텔레비젼 카메라(20)의 카메라 본체(24)를 주기잡음이 발생하기 어려운 동기신호발생회로(22)에 의하여 구동한다.

또 텔레비젼 카메라(20', 20)에서 카메라본체(24', 24)를 아날로그 회로가 적은 동기신호분리회로(25', 25)에 의하여 얻어진 동기신호(HSY', VSY', HSY, VSY)에 의하여 구동한다.

[제1실시예]

제8도는 제1실시예 동기회로의 구성을 표시하는 블록도, 제9도는 그 동작을 표시하는 타이밍도이고, NTSC 방식의 경우를 표시한다.

수평동기신호(HSY), 수직동기신호(VSY)및 등가펄스(EQP)를 포함하는 복합신호(CSY)는, 영상신호와의 분리가 이루어진 후에 하강검지회로(110)에 입력된다.

하강검지회로(110)는 기본클록(MCK)에 입각하여 신호(CSY)의 하강을 검출하고, 그 출력(CSY')이 하프킬러회로(111)에 주어진다. 이 하프킬러회로(111)는, 기준클록(MCK)에 따라 수평주사 주기로 카운터 동작하는 것으로 수평주사 주기의 1/2 주기의 신호, 즉 등가펄스(EQP)를 제거하여 수평동기신호(HSY)를 출력한다.

더욱 통상의 경우 14 MHz계의 기준클록 MCK 908 (PAC 방식)또는 910(NTSC 방식) 클록으로 1 수평주사동기이다.

또 수직동기신호분리회로(112) 에서는 하강검지회로(110)의 출력(CSY')로부터 제9도(VSY)로 표시하는 수직동기성분이 분리된다.

그리고 이 VSY 의 하강의 타이밍을 검출하고, RES를 작성한다.

이 RES 가 수직동기신호(VSY)를 얻은 카운터(113)의 리세트 신호에 사용된다.

이 수직동기신호분리회로(112) 는 복합신호(CSY) 의 하강에 대하여 일정의 기간 늦어진 스트로브 신호에 따라 복합 CSY를 샘플링하도록 구성되어 있다. 즉, 복합 신호(CSY) 는, 제9도에 표시하는 바와 같이 수직 동기신호(VSY)의 귀선기간 「L」인 기간에서 상승 타이밍이 미끄러진다. 이 때문에 복합신호(CSY)의 하강에 대하여 일정의 기간(VSY)가 「L」인 기간에 있어서, CSY의 「L」가 계속하는 기간보다 짧은 소정의 기간 늦은 타이밍으로 복합신호(CSY)를 샘플링하면, 복합신호(CSY)로부터 수직동기신호(VSY)를 얻을수가 있다.

카운터(113) 는 리세트신호(RES) 리세트되어 수평동기신호(HSY)를 카운트하고 카운트 출력(CNT)를 디코더(114)에 부여한다. 여기서는 리세트신호(RES)의 타이밍으로 카운터(113) 에 「3」이 세트되고 카운터 출력(CNT) 가 「262」로 되었을 때에 카운터(113)를 리세트하도록 설정된다.

그리고 디코더(114) 는 카운터출력(CNT) 이 「3」,「4」,「5」의 기간에만 「L」을 출력하고 리세트신호(RES) 의 타이밍에서 상승하고, 소정의 기간후에 상승하는 수직동기신호(VSY)를 발생함과 동시에, 카운터출력(CNT) 이 「0」∼「8」기간에만 「H」을 출력(2) 수직주사의 귀선기간에 한하여 하프킬러회로(111)의 동작을 허가하는 이네이블신호(ENB)를 발생한다.

하프킬러회로(111)는 이네이블신호(ENB)에 따라 동작하기 때문에 등가펄스(EQP)가 존재하는 수직주사의 귀선기간내에 동작한다.

NTSC방식의 경우에는 등가펄스(EQP)가 있는 9H 기간에 걸쳐서 하프킬러회로(111) 가 동작하도록 이네이블신호(ENB) 가 설정된다.

따라서 하프킬러회로(111) 의 카운터 동작이 수직주사의 귀선기간에 설정되고, 카운터 동작에 의한 전원잡음이 영상출력의 유효기간에 발생하는 것이 없어진다.

제10도는 하프킬러회로(111)의 구성을 표시하는 블록도이고, 제11도는 그 동작 타이밍도이다.

하프킬러회로(111) 는 카운터(121), 디코더(122) 및 게이트회로(123) 로 이루어지고 이네이블신호(ENB)가 「H」기간에 기준클록(MCK)를 카운트하는 카운터(121)의 출력을 디코더(122)에 공급하고, 디고더(122)의 출력 DEC 에 따라 게이트회로 (123)를 개폐하도록 구성되어 있다.

디코더(122)는, 수평주사주기에서 동작하는 카운터(121)의 출력에서 수평주사기간의 1/2 기간마다 반전하는 디코더출력(DEC)을 작성하고, 그 출력을 게이트회로(23)에 공급한다. 따라서, 수평동기신호(HSY) 의 1/2주기를 갖는 등가펄스(EQP)는 1 주기 걸러 솎아내어 수평동기신호(HSY)에 일치하는 것으로 된다.

그런데 NTSC 방식의 경우, 수평동기신호(HSY) 와 수직동기신호(VSY)가 짝수 필드와 홀수 필드로 수평주사기간의 1/2 기간 미끄러져 움직이므로 수평주사기간의 1/2 기간마다 반전하는 디코더(122) 의 출력(DEC)를 수직동기신호분리 회로(112) 로부터의 리세트신호(RES) 의 타이밍으로 래치하면 필드를 식별할 수가 있다. 여기서 디코더(122)의 출력(DEC)을 D 입력에 받는 플립플롭(124)에 접속하고, 이 플립플롭(124)의 T 입력에 수직동기 신호분리회로(112)로부터의 리세트신호(RES)를 부여하는 것으로 플립플롭(124) 의 Q 출력으로부터 필드식별신호(FLD)를 얻을 수가 있다.

이와같이 얻어지는 필드식별신호(FLD) 는 복합신호(CSY) 로부터 직접 얻어지기 때문에 수평동기신호(HSY) 와 수직동기신호(VSY) 와의 위상비교에 의하여 필드를 식별하는 경우보다 재빨리 필드의 식별이 가능하다.

따라서 필드를 인식하여 동작하는 각 회로가 재빨리 복합신호(CSY) 에 동기 하여 동작가능한 상태로 되기 때문에 장치의 상승이 빨라진다.

[제2실시예]

본 발명의 제2도를 도면에 따라 설명한다.

제12도는 본 발명의 동기회로의 구성을 표시하는 블록도이고, 제13도는 그동작을 표시하는 타인밍도이다.

상승검지회로(210) 는, 기본클록(MCK) 에 입각하여 복합신호(CSY) 의상승을 검지하는 것으로 하강검지후 기본클록(MCK) 의 펄스폭분「L」와 검지회로(CSY)를 출력한다. 이 검지신호(CSY) 은 기본클록(MCK)를 카운트하는 카운터(211) 의 리세트 신호에 사용된다. 이 때문에 카운터(211) 는 수평주사주기로 리세트되고 카운트를 반복함으로써 카운트주기 복합신호(CSY)에 동기된다.

디코더(212)는 카운터(211) 의 출력이 소정치로 되어있는 경우에「H」출력을 얻도록 구성되어 있고, 복합신호(CSY) 의 하강에 대하여 일정한 기간 늦어진 검지신호(CSY) 및 래치펄스를 후술하는 하프키러 펄스발생회로(214) 및 래치회로(213) 에 공급한다 이 검지신호(CSY)는, 검지신호(CSY) 에 대하여 수평주사기간의 1/10정도의 지연이 주어져있고, 하프킬러펄스발생회로(214) 의 기동타이밍을 결정한다. 또 래치회로(213) 는, 복합신호(CSY) 로부터 수직동기신호(VSY)를 분리하는 것으로 복합신호(CSY)의 하강에서 일정한 기간 늦어진 타이밍으로 복합신호(CSY)를 래치함으로서 수직동기신호(VSY)의 하강을 검지한다.

VCO(216)의 출력에 따라 카운트 동작하는 카운터(217)는 수평동기신호(HSY)로 리세트되어 카운트를 개시하고, 그출력을 디코더(218)에 부여한다. 디코더(218) 는 카운터(217)의 카운트 결과의 출력을 디코더 하는 것으로 서로 위상이 다른 수평동기신호 HSY∼HSY를 출력한다.

즉 카운트치가 소정의 4 개의 값으로 된 경우, 4개의 신호선을 각각 「L」라 한다.이들의 위상차는 각각 거의 균등하게 설정되어있고 NAND 게이트(219) 로 합성되어 수평주사기간을 4 분할하는 시분할클록(CLK)이 작성된다.

하프킬러펄스발생회로(214)는, 검지신호(CSY) 에 따라 기동하고, 시분할클록(CLK)의 클록펄스에 따르는 소정의 기간에 하프킬러동작을 하는 하프킬러펄스(KLR)을 발생한다. 즉 하프킬러펄스(KLR)는, 검지신호(CSY) 의 상승의 타이밍 후, 다음의 시분할클록(CLK)의 상승의 타이밍에서 상승하고, 시분할클록(CLK)의 클록펄스를 소정의 수(이 예에서는 하나)만큼 받은후에 다음의 시분할클록(CLK)의 상승의 타이밍에서 하강하도록 설정된다.

그리고 하프킬러펄스(KLR)와 검지신호(CSY)를 OR게이트(220)에서 합성함으로서 검지신호(CSY) 의 「L」펄스가 하나간격으로 삭제되어 하프킬러동작이 행해진다. 따라서 검지신호(CSY)로부터 주평주사 주기보다 짧은주기의 신호, 즉, 등가펄스(EQP) 가 제거되어 수평동기신호(HSY) 가 얻어진다.

복합신호(CSY)로부터 분리된 수평동기신호(HSY)는, 디코더 (218)로부터 출력되는 수평동기신호(HSY) 과 위상비교회로(215)에서 위상비교되고 그 비교출력이 VCO(216) 에 부여되어 PLL 가 구성된다.

따라서 카운터(217)의 동작, 즉 수평동기신호 HSY∼HSY가 복합신호(CSY)에 동기케된다. 그리고 HSY를 동기신호(HSY)로서 출력한다.

제14도는 상승검지회로(210)의 구성을 표시하는 도면이다.

플립플롭(226)는 복합신호(CSY)를 D 입력을 받아 기본클록(MCK) 에 따르는 타이밍으로 Q 출력을 플립플롭(227)의 D 입력에 부여한다.

플립플롭(227)은 기본클록(MCK)의 반전신호에 따르는 타이밍으로 Q 출력을 복합신호(CSY)와 같이 OR게이트(228)에 입력한다.

그리고, OR게이트(228)로부터 검지신호(CSY)가 출력된다.

따라서 복합신호(CSY)가 하강하면 OR게이트(228)가 반전하여 검지신호(CSY)가 하강하고 기본클록(MCK)의 다음의 상승으로 플립플롭(226)의 Q 출력이 상승하여, 계속하는 기본클록(MCK)의 하강으로 플립플롭(227) 의 Q 출력이 상승하면 OR게이트(228)가 반전하여 검지신호(CSY)가 상승한다.

제15도는 하프킬러펄스발생회로(214)의 일례를 표시하는 도면이고, 시분할클록(CLK)이 수평주사기간을 4 분할하는 경우를 표시한다.

플립플롭(221)은, 전원전위가 D 입력에 부여되고, 검지신호(CSY)에 따라 Q 출력을 플립플롭(222)에 부여한다. 플립플롭(222)은 시분할클록(CLK)에 따라 Q 출력을 직렬 접속된 플립플롭(223)의 초단의 D 입력 및 OR게이트(224)에 부여한다. 또 이플립플롭(223)은 시분할클록(CLK)에 따라 플립플롭(222)의 Q 출력을 시프트하고 플립플롭(223)의 Q 출력을 OR게이트(224)에 부여한다.

더욱, 하프킬러펄스발생회로(214)는 그외에 시분할클록(CLK)에서 카운트 동작하는 적당수 비트의 카운터와 이 카운터의 출력을 디코드하는 디코더와의 조합을 사용하여 구성하는것도 할수 있다.

다음에 하프킬러동작에 대하여 설명한다.

제13도는 하프킬러동작을 설명하는 타이밍도로 제15도에 따르는 4 상구성의 경우를 표시한다.

4 상의 수령동기신호 HSY∼HSY는, 타운터(217)의 출력을 디코드하는 디코더(218)에 의하여 작성되는 것으로 서로 대략 같은 위상차를 갖고 있다.

예를들면 NTSC 방식의 경우에는 수평주사기간에 카운터(217)가 910 클록을 카운트하는 것으로부터 디코더(218)는 카운터(217)의 출력이 0, 228, 455 및 683 일때에 출력을 얻도록 구성된다. 그리고 NAND게이트(219)로 합성되는 시분할클록(CLK)은, 수평주사기간에 4 클록펄스를 발생하여 수평주사기간을 4 분할한다.

검지신호(CSY)에 대하여 일정의 기간 늦은 검지신호(CSY)의 상승으로 플립플롭(221)의 4 출력이 상승하면 플립플롭(222)의 D 입력이 전원전위로 되고 다음의 시분할클록(CLK)의 상승으로 플립플롭(222)의 Q 출력이 상승한다.

이 때문에, 검지신호(CSY)가 상승한후의 다음 시분할클록(CLK)의 상승으로 하프킬러펄스(KLR)이 상승한다.

그리고 두 번째의 시부날클록(CLK)의 상승으로 플립플롭(223)의 Q 출력이 하강하면 플립플롭(221)가 직접 리세트되어 Q 출력이 하강한다.

이때 OR게이트(224)의 출력은 상승한 상태로 되어 있다.

그리고, 계속하는 세 번째의 시분할클록(CLK)의 상승으로 플립플롭(222)의 Q 출력이 하강하면 OR게이트(224)가 반전하여 하프킬러펄스(KLR)가 하강한다.

따라서 하프킬러펄스(KLR)는, 검지신호(CSY)가 상승하면 시분할클록(CLK)의 2 클록기간에 하프킬러동작의 기간을 설정한다.

여기서 이 하프킬러펄스(KLR)와 검지신호(CSY)와의 논리합을 취하는 것으로 수평동기신호(HSY)보다 주기가 짧은 등가펄스(EQP)가 제거되고, 수평동기신호(HSY)가 얻어진다. 그리고 이 수평동기신호(HSY)와 수평동기 신호(HSY∼HSY)의 하나와 위상 비교하고, PLL를 구성하는 VCO(216)를 제어하여 복합신호(CSY)에 동기된다.

여기서 하프킬러펄스발생회로(214)의 기동 타이밍을 결정하는데 복합신호(CSY)에 대하여 늦어진 검지신호(CSY)를 사용하는 것은 하프킬러동작을 잘못 동작시키지 않도록 하기 위함이고, 수평동기신호(HSY∼HSY)가 복합신호(CSY)에 동기할때까지의 주기의 오차를 보상하고 있다.

예를들면, 수평동기신호(HSY∼HSY)의 주기가 본래의 수평주사주기보다 짧은 경우에는, 검지신호(CSY)의 상승이 시분할클록(CLK)의 하강의 직전에 입력 되었다고하면 검지신호(CSY)가 하강하기전에 하프킬러펄스(KLR)가 하강하고, 등가펄스(EQP)를 소거할수 없는 염려가 있기 때문에 미리 복합신호(CSY)에 대하여 늦어진 검지신호(CSY)에 따라 하프킬러 동작의 기동타이밍을 설정하고 있다.

즉, 복합신호(CSY)에 대하여 늦어진 타이밍으로 하프킬러동작의 기동타이밍을 설정하면 검지신호(CSY)의 하강이 시분할클록(CLK)의 하강직전에 입력 되었을때에는, 하프킬러동작의 기동타이밍이 시분할클록(CLK)의 1 클록만큼 늦어지기 때문에 하프킬러펄스(KLR)가 검지신호(CSY)보다 먼저 하강하는 일이 없어진다.

이와같이 복합신호(CSY)에 대하여 늦어진 검지신호(CSY)를 하프킬러동작의 기동타이밍의 결정에 사용되는 것은 수평동기신호(HSYn)가 4∼5 상의 경우이고, 6상 이상의 구성에 있어서는 검지신호(CSY)을 지연하는일없이 하프킬러 동작의 기동타이밍의 설정에 사용하더라도 지장이 없다.

[제3실시예]

본 발명의 제3실시예를 도면에 따라 설명한다.

제16도는 본 발명의 낮은 잡음 카운터의 구성을 표시하는 블록도로 4비트의 죤슨 카운터를 3단 접속한 경우를 표시하고 제17도는 그동작 타이밍도이다.

4 비트의 죤슨카운터(307,308,309) 는 직렬접속된 4 개의 플립플롭(310a∼310d, 311a∼311d, 312a∼312d)으로 이루어지고, 최종단의 플립플롭(310d, 311d, 312d)의 반전출력(Q) 이 초단의 플립플롭(310a, 311a, 312a)의 입력(T) 에 각각 주어진다. 또 죤슨카운터(307,308)의 제3단의 플립플롭(310c, 311c)의 출력(Q)과 최종단의 플립플롭(310d, 311d)의 반전출력(Q) 과의 OR(313,314)이 자리올림신호(RCO,RCO)로서 출력된다. 이들의 자리올림신호(RCO, RCO)는 상위측의 죤슨카운터(308,309)의 카운터 동작을 제어하는 것으로 자리올림신호(RCO)와 기준클록(CLK)와의 논리합(315)이 죤슨카운터(308)의 플립플롭(311a∼311d)의 타이밍입력(T)에 부여되고 자리올림신호(RCO및 RCO)의 OR(316)와 기준클록(CLK)과의 OR(317)가 죤슨카운터(309)의 플립플롭(312a∼312d)의 타이밍입력(T)에 주어진다.

죤슨카운터(307)의 플립플롭(310a∼310d)의 타이밍입력(T)에는, 다른 죤슨카운터(308,309)와의 동작의 정합을 도모하기 때문에, 논리게이트와 동등의 지연을 얻을수 있는 것과같은 버퍼(318)를 사이에 두고 기본클록(CLK)가 주어진다.

4 비트 구성의 죤슨카운터의 카운터출력, 즉 각 플립플록의 출력은 다음표에 표시하도록 변화한다.

이와같이 4 비트 구성의 죤슨카운터(307,308,309)는, 8클록주기로 동작하고, 변화점의 수는 항상 1로 된다. 따라서 죤슨카운터(307,308,309)는 기준클록(CLK)의 8 클록 주기로 동작하고 자리올림신호(RCO)는 제2도에 표시하는 바와같이 8클록 기간마다 1 클록기간「L」로되고 이 자리올림신호(RCO)와 기준클록(CLK)과의 OR(15)를 취하는 것으로 기준클록(CLK)를 8 분주(分周) 한 클록(CLK)이 얻어진다.

다음에 클록(CLK)에 따라 동작하는 죤슨카운터(308)는, 클록(CLK)의 8 클록주기, 즉 기본클록(CLK)의 64클록 주기로 동작하고, 자리올림신호(RCO)는 제2도에 표시하는바와 같이 64클록기간마다 8 클록기간 「L」로 된다.

거기서 자리올림신호(RCO)와 자리올림신호(RCO)와의 합(316)을 취하고 더욱 기준클록(CLK)과의 논리합(17)을 취하는 것으로 기준클록(CLK)을 64분주(分周)한 클록(CLK)가 얻어진다. 이클록(CLK)에 따라 동작하는 죤슨카운터(309)는 클록(CLK)의 8 클록주기 즉, 기본클록(CLK)의 512클록 주기로 동작하는 것으로 된다.

그리고, 각 죤슨카운터(307,308,309)의 플립플롭(310a∼310d, 311a∼311d, 312a∼312d)의 출력을 조합시켜, 512클록을 카운트하는 12비트의 카운터 출력이 얻어진다. 이와같은 경우, 각 죤슨카운터(307,308,309)에 있어서 변화점의 수는 항상 1 이고, 자리올림 동작에 의하여 각 죤슨카운터(3O7,3O8,3O9)가 동시에 동작하였다하더라도 변화점의 수는 3 으로 된다.

그런데 논리게이트를 조합시키는 경우, 두 입력이 거의 동시에 변화하면 출력에 스파이크 잡음이 발생하는데 제16도에 표시하는 논리게이트에 있어서는, 스파이크잡음이 발생할 우려가 있는 논리게이트의 출력을 직접 죤슨카운터(307,308,309) 에 부여하는 일이 없기 때문에 스파크잡음에 의한 죤슨카운터(307,308,309)의 잘못된 동작은 방지되어 있다.

즉 두 입력이 동시에 변화하는 것은, 자리올림신호(RCO및 RCO)의 논리합(316)을 얻을수 있는 때이지만, 제18도에 표시하는 바와 같이 자리올림신호(RCO과 RCO)가 동시에 변화할때에는 기준클록(CLKo)이 「H」이므로 자리올림신호(RCO와 RCO)와의 논리합(16)에서 얻어지는 자리올림신호(RCO)에 스파이크 잡음이 발생하더라도, 기본클록(COKo)와의 논리합(17)을 취함으로 제거된다. 제18도에서는 자리올림신호(RCO)에 발생하는 스파이크잡음이 기준클록(CLKo)의 상승타이밍에 표시되어있는데 실제에는 자리올림신호(RCO)가 논리게이트의 지연분만큼 기준클록(CLKo)에 대하여 늦어지기 때문에 스파이크잡음의 발생하는 타이밍에는 기준클록(CLKo)는 「H」로 되어있다.

또 전원투입시 등에 있어서 각 죤슨카운터(307,308,309)의 플립플롭(310a∼310b, 311a∼311d, 312a∼312d)의 출력이 일치하지 않으면, 변화점의 수를 항상 1로 할수없다. 그리하여 제19도에 표시하는바와 같은 프리세트회로를 설치하는 것으로서 각 플립플롭(319a∼319b)의 출력을 「L」로할 수가 있다. 즉, 제1단 및 제2단의 플립플롭(319a,319b)의 출력(Q)을 자리올림신호(RCO)의 논리적(320a, 320b)으로서 다음단의 플립플롭(319b,319c)의 입력 D에 부여하도록 하면 죤슨카운터가 자리올림신호(RCO)를 출력(자리올림신호가 「L」로 된다)하면 각 논리적(320a,320b)이 「L」로되고, 플립플롭(319b,319c)에는「L」가 설정된다.

당연하지만 자리올림신호(RCL)는 「L」일때에는 최종단의 플립플롭(319d)의 반전출력은 「L」이고, 초단의 플립플롭(319a)에도 「L」가 설정된다.

따라서 각 플립플롭(319a∼319d)의 출력(Q)은「L」로 된다.

제20도는 다른실시예를 표시하는 블록도이고 제19도와 마찬가지로 4 비트의 죤슨카운터를 3 단 접속한 경우를 표시하고, 제21도는 그동작 타이밍도이다.

하위측의 죤슨카운터(307)는, 제16도와 동일구성이고, 동일부분에는 동일부호가 붙여져있다. 상위측의 죤슨카운터(321,322)는, 자리올림신호에 따라 동작하는 전환스위치(323a∼323d, 324a∼324d)를 사이에 직렬접속된 플립플롭(325a∼325d)로 이루어지고, 최종단의 플립플롭(325d, 326d)의 반전출력이 초단의 플립플롭(325a, 326a)의 입력 D 에 접속된다.

각 전환스위치(323a∼323d, 324a∼324d)는, 각 플립플롭(325a∼325d, 326a∼326d) 자신의 출력(Q) 도는 1단전은 플립플롭출력(Q)(초단의 플립플롭(323a, 326a)에 있어서는 최종단의 플립플롭(325d, 326d)의 반전출력(Q)를 전환하여 입력 D 에 부여하도록 하기위한 것으로 후술하는 자리올림신호(RCO,RCO)가 「H」일때에 각 플립플롭(325a ∼325d, 326a∼326d)자신의 출력(Q)을 선택하고 「L」일때에 1 단전의 플립플롭의 출력(Q)을 선택한다.

따라서 자리올림신호(RCORCO)가 「L」일때에 플립플롭(325a∼325d, 326a∼326d) 이 직렬로 접속된다.

각 죤슨카운터(307,321,322)의 플립플롭(310a∼310d, 325a∼325d, 326a∼326d)에는 공통의 기본클록(CLKo)가 각각 부여되고, 각 플립플롭(310a∼310d, 325a∼325d, 326∼326d)의 동작이 동기하고 있다.

기준클록(CLKo)의 8 클록주기로 동작하는 죤슨카운터(307)로부터의 자리올림신호(RCO)는 8 클록기간마다의 1 클록기간에 「L」로 되고, 이 자리올림신호(RCO)가 죤슨카운터(321)의 전환스위치(323a∼323d)에 부여된다.

따라서, 죤슨카운터(321) 에서는, 기준클록(CLKo)의 8 클록기간마다의 1 클록기간에 플립플롭(325a∼2325d)이 직렬접속되고 각 플립플롭(325a∼325d)의 데이터가 8 클록마다 1 비트 시프트 된다.

마찬가지로 기준클록(CLKo)의 64클록 기간마다의 8 클록기간에「L」로 되는 죤슨카운터(322)로부터의 자리올림신호(RCO)는 자리올림신호(RCO)와의 논리합(327)으로부터 자리올림신호(RCO)를 얻어 죤슨카운터(322)의 전환스위치(324a∼324d)에 부여된다.

자리올림신호(RCO)는 기준클록(CLKo)의 64클록기간의 1 클록기간에 「L」로 되고, 죤슨카운터(322)에서는, 각 플립플롭(326a∼326d)의 데이터가 64클록마다 1 비트 시프트 된다. 따라서 죤슨카운터(322)는, 기본클록(CLKo)의 512클록 주기로 동작하는 것으로 된다.

그리고 각 플립플롭(310a∼310d, 325a∼325d, 326a∼326d)의 출력(Q)을 조합하는 것으로서 제16도와 마찬가지 12비트로 512클록을 카운트하는 카운트출력이 얻어진다.

이상의 구성에 있어서는 4 비트의 죤슨카운터를 3단 접속한 경우를 예시하였지만 이들의 비트수, 및 접속단수는 필요에 따라 변경할 수 있다.

즉 각 죤슨카운터의 비트수를 증설하면 회로규모는 커지면서 변화점의 수를 증가하는 일없이 보다 많은 클록을 카운트할 수 있고, 역으로 접속단수를 증가하면 변화점의 수는 증대하면서 회로규모의 축소가 도모된다.

제22도는 제16도 또는 제20도에 표시하는 것과 같은 낮은 잡음 카운터를 사용하여 구성한 동기계회로의 블록도이다.

여기서는, 4개의 죤슨카운터(328∼331)를 조합하여 카운터(332)를 구성하고, 각 죤슨카운터(328∼331)의 출력, 상세하게는 각 죤슨카운터(328∼331)를 구성하는 플립플롭의 출력이 디코더(333)에 입력된다.

NTSC 방식에 대응의 경우, 14.32MHz의 클록을 910클록 카운트할 필요가 있기 때문에, 4비트의 죤슨카운터(328∼332)를 4 단 접속할 필요가 생긴다.

단 4 단째의 죤슨카운터(332)는 1 비트 있으면 1024클록을 카운트할 수 있기 때문에 반드시 4 비트로 구성할 필요는 없다.

디코더(333)는 카운터(332)의 출력을 받아 수평주사신호(HD)에 대표되는 H 주기의 각종 동기신호를 발생함과 동시에, H주기로 카운터(332)를 리세트하는 리세트펄스(RES)를 출력한다.

따라서, 각 H 마다 각 죤슨카운터가 리세트되고 NTSC 방식이면 910 클록, PAL 방식이면 908클록의 주기로 카운터(332)가 동작하고 소정의 H주기의 카운터출력이 디코더(333)에 부여된다.

제23도는 본발명 촬상장치의 구성을 표시하는 블록도이다.

CCD 고체촬상소자(334)는 수광한 영상패턴에 따라 정보전하를 축적하고 화면단위로 연속하는 영상신호를 출력한다.

이 영상신호는 신호처리회로(335)로 샘플홀드, 감마보정등 여러 가지 처리가 시행된후, 외부기기등에 출력된다.

한편, CCD(334)에는 구동회로(336)로 작성되는 구동클록이 CCD 드라이버(337)를 사이에 두고 공급되고 CCD(334)가 펄스구동 되도록 구성된다.

CCD 드라이버(337)는, CCD(334)를 구동가능한 전위를 얻기 위한 것이고 주로 승압을 목적으로 하고 구동회로(336)의 출력에 따라 동작한다.

구동회로(336)는, 수직동기 및 수평동기를 얻는 동기신호발생회로(338)와 CCD(334)의 구동타이밍을 얻는 타이밍 발생회로(339)로 이루어지고 양회로(338,339)가 단일의 집적회로로 구성되어 있다.

또, 동기신호발생회로(338)로 얻어지는 각종의 동기신호는, 신호처리회로(335)에도 공급되고, CCD(334)와 신호처리회로(335)와의 동기가 도모되고 있다.

여기서, 동기신호발생회로(338) 는 제22도와 같이 카운터(332) 및 디코더(333)등을 내장하고있고 타이밍 발생회로(339)와 같이 단일의 집적회로로 구성하더라도 카운터의 회로동작에 의한 전원잡음이 구동클록에 중첩하는 것이 대폭으로 감소된다.

따라서 CCD(334)로부터 영상출력에 중첩하는 주기성 잡음이 대폭으로 감소하고 재생화면상에 불필요한 세로줄무늬가 발생하는 것이 없어지고 화질의 열화방지가 도모된다.

이상과 같은 낮은 잡음 카운터는, 영상신호를 공급하는측 즉 텔레비젼 카메라 측 뿐만아니라 수신측에 있어서도 채용하는 것으로 카운터동작에 의한 전원 잡음의 저감이 도모된다.

Claims (9)

1. 수직주사기를 표시하는 수직동기성분 및 수평주사주기를 표시하는 수평주사 성분의 양쪽을 포함하는 복합신호를 받아, 수평동기신호 및 수직 동기신호를 얻는 동기회로에 있어서 복합신호의 변화점을 검지하고, 변화점마다 펄스신호를 출력하는 변화점 검지회로, 상기 변화점 검지회로의 출력펄스로부터 소정의 주기보다 짧은 주기의 출력펄스를 제거하고 수평동기신호를 출력하는 하프킬러회로, 복합신호의 상기 변화점 근방의 상태를 검출하고, 수직동기신호를 출력하는 수직동기신호 분리회로, 수직동기신호 분리회로에서 얻어진 수직동기신호에 의하여 리세트되고 수평동기신호에 동기하여 카운트 동작하는 카운터, 상기 카운터의 카운트치를 디코드하고, 수직주사의 귀선기간을 검출하는 귀선기간 검출회로, 및 상기 귀선기간 검출회로의 출력에 기초하여 상기 하프킬러회로가 귀선기간에만 동작하도록 제어하는 제어수단으로 구성되는 것을 특징으로 하는 동기회로.
2. 제1항에 있어서, 상기 하프킬러회로는 소정의 기준클록을 카운트하는 카운터, 상기 카운터의 카운터치에 입각하여 상기 변화점 검지회로의 출력펄스의 통과를 소정 기간마다 정지하는 게이트수단을 포함하는 것을 특징으로 하는 동기회로.
3. 제2항에 있어서, 상기 게이트 수단은, 하프킬러회로의 카운터의 카운트치를 디코드하고, 수평동기신호와의 위상이 다르고, 수평동기신호와 동일주기로 H, L 를 반복하는 디코드 신호를 출력하는 디코더, 및 상기 디코드신호에 의하여 상기 변화점 검지회로의 출력펄스의 통과를 제어하는 게이트를 포함하는 것을 특징으로 하는 동기회로.
4. 제3항에 있어서, 디코드신호를 상기 수직동기신호를 트리거로서 래치하는 래치회로를 더 포함하고, 상기 래치회로의 데이터에 의하여 복합신호의 필드를 인식하는 것을 특징으로 하는 동기회로.
5. 수직주사주기를 표시하는 수직동기성분 및 수평주사주기를 표시하는 수평주사 성분을 포함하는 복합신호를 받아, 수평동기신호 및 수직동기신호를 얻는 동기회로에 있어서, 기준클록을 카운트하는 카운터, 상기 카운터의 출력으로부터 1 수평주사기간에 복수의 펄스를 포함하는 시분할 신호를 발생하는 디코더회로, 복합신호의 변화점을 검지하여, 변화점마다 펄스신호를 출력하는 변화점검지회로, 변화점 검지회로의 출력과 동일주기의 신호 및 상기 시분할신호가 입력되고, 변화점 검지회로의 출력펄스 입력후에 입력되는 시분할 펄스에 의하여 결정되는 소정의 시간만큼 상기 변화점 검지회로의 출력펄스의 통과를 정지하고, 변화점 검지회로의 출력 펄스의 일부를 제거하고, 상기에 의해서, 변화점 검지수단의 출력으로부터 수평주사주기보다 짧은 주기의 펄스를 제거하고 수평동기신호를 출력하는 히프킬러수단, 및 복합신호의 상기 변화점 근방의 상태를 검출하고, 수직동기신호를 출력하는 수직동기 신호 분리회로를 포함하는 것을 특징으로 하는 동기회로.
6. 제5항에 있어서, 상기 디코더회로는, 상기카운터의 카운트 치를 디코드하여 1 수평주사 주기마다의 펄스를 갖는 신호이고, 위상이 서로 다른 복수의 신호를 출력하는 디코더, 및 상기 디코더의 복수의 출력신호를 합성하여 1수평주사 기간에 복수의 펄스를 갖는 시분할신호를 형성하는 게이트를 포함하는 것을 특징으로 하는 동기회로.
7. 제6항에 있어서, 상기 복합신호로부터 분리된 수평동기신호와, 상기 디코더회로의 디코더의 출력인 복수의 신호내의 하나의 신호와의 위상을 비교하고 이 위상차에 따라 상기 기준클록의 주기를 조정하는 수단을 더 설치하고, 상기에 의해서 상기 디코더 회로의 동작을 상기 복합신호에 동기시키는 것을 특징으로 하는 동기회로.
8. 제5항에 있어서, 상기 하프킬러수단은, 상기 변화점 검지회로로부터의 출력과 동일주기인 신호의 펄스검출후, 상기 시분할신호의 펄스에 따라 상태가 변화하는 시프트 레지스터, 및 상기 시프트레지스터가 소정의 상태에 있는 것을 표시하는 하프킬러펄스를 출력하는 디코더를 포함하는 것을 특징으로 하는 동기회로.
9. 제5항에 있어서, 상기 변화점 검지회로의 출력과 동일주기의 신호는, 변화점 검지 회로의 출력신호에 수평주사주기보다 작은 지연을 부여한 것을 특징으로 하는 동기회로.