JPH0813096B2 - 同期分離回路 - Google Patents
同期分離回路Info
- Publication number
- JPH0813096B2 JPH0813096B2 JP1135146A JP13514689A JPH0813096B2 JP H0813096 B2 JPH0813096 B2 JP H0813096B2 JP 1135146 A JP1135146 A JP 1135146A JP 13514689 A JP13514689 A JP 13514689A JP H0813096 B2 JPH0813096 B2 JP H0813096B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sync
- separation
- window pulse
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ビデオテープレコーダ，テレビジョン，プ
ロジェクタなどの映像機器における同期信号分離回路に
かかるものであり、特に同期信号の検出タイミングの改
良に関するものである。
ロジェクタなどの映像機器における同期信号分離回路に
かかるものであり、特に同期信号の検出タイミングの改
良に関するものである。
［従来の技術］ 従来の同期分離回路としては、例えば第６図に示すも
のがある。同図において、ビデオ信号が入力される端子
10は、同期チップクランプ回路12の入力側に接続されて
おり、その出力側は、コンパレータ14のマイナス入力側
に接続されている。このコンパレータ14のプラス入力側
には、比較用の基準電圧VR1が入力されており、その出
力側は、出力端子16に接続されている。
のがある。同図において、ビデオ信号が入力される端子
10は、同期チップクランプ回路12の入力側に接続されて
おり、その出力側は、コンパレータ14のマイナス入力側
に接続されている。このコンパレータ14のプラス入力側
には、比較用の基準電圧VR1が入力されており、その出
力側は、出力端子16に接続されている。
このような従来装置の動作について第７図を参照しな
がら説明すると、端子10に入力されたビデオ信号は、同
期チップクランプ回路12によって直流再生され、その
後、コンパレータ14で基準電圧VR1と比較される（同図
（Ａ）参照）。その結果、同図（Ｂ）に示すコンポジッ
ト同期信号が端子16から出力されることとなる。
がら説明すると、端子10に入力されたビデオ信号は、同
期チップクランプ回路12によって直流再生され、その
後、コンパレータ14で基準電圧VR1と比較される（同図
（Ａ）参照）。その結果、同図（Ｂ）に示すコンポジッ
ト同期信号が端子16から出力されることとなる。
このように、従来装置では、コンパレータによる基準
電圧比較によって同期信号分離が行なわれているため、
入力ビデオ信号に含まれる同期信号の立ち下がり前縁を
基準としたコンポジット同期信号が得られる。そして、
ビデオテープレコーダなどの映像機器の同期系では、か
かるコンポジット同期信号の立ち上がり，すなわちビデ
オ信号の立ち下がりを基準としてその処理が行なわれて
いる。
電圧比較によって同期信号分離が行なわれているため、
入力ビデオ信号に含まれる同期信号の立ち下がり前縁を
基準としたコンポジット同期信号が得られる。そして、
ビデオテープレコーダなどの映像機器の同期系では、か
かるコンポジット同期信号の立ち上がり，すなわちビデ
オ信号の立ち下がりを基準としてその処理が行なわれて
いる。
［発明が解決しようとする課題］ しかしながら、例えばビデオテープレコーダ再生信号
の同期信号立ち下がり前縁タイミングは、絵柄の影響を
受けやすく、上述した従来装置では誤検出が生じる場合
があるという不都合がある。
の同期信号立ち下がり前縁タイミングは、絵柄の影響を
受けやすく、上述した従来装置では誤検出が生じる場合
があるという不都合がある。
例えば、第８図に示すように、同図左の元のビデオ信
号S1をビデオテプレコーダ18で記録し更に再生すると、
ビデオ信号はS2で示すようになる。従って、これに上述
した従来装置で同期分離を行なうと、コンポジット同期
信号はS3のようになり、その立ち上がりと元のビデオ信
号S1の同期信号の立ち下がりとにずれΔｔが生じる。従
って、映像機器の同期系にノイズを与えることとなり、
結果的に同期系の動作が不安定となる。
号S1をビデオテプレコーダ18で記録し更に再生すると、
ビデオ信号はS2で示すようになる。従って、これに上述
した従来装置で同期分離を行なうと、コンポジット同期
信号はS3のようになり、その立ち上がりと元のビデオ信
号S1の同期信号の立ち下がりとにずれΔｔが生じる。従
って、映像機器の同期系にノイズを与えることとなり、
結果的に同期系の動作が不安定となる。
本発明は、かかる点に鑑みてなされたもので、同期信
号を良好に分離して映像機器の同期系が安定した動作を
行なうことができる同期分離回路を提供することを、そ
の目的とするものである。
号を良好に分離して映像機器の同期系が安定した動作を
行なうことができる同期分離回路を提供することを、そ
の目的とするものである。
［課題を解決するための手段］ 本発明の一つは、ビデオ信号から同期信号を分離する
同期分離回路において、前記同期信号の後縁を基準とす
る分離信号を得る信号分離手段と、前記同期信号の前縁
を基準としたウインドウパルスを時間変動を抑制するAF
C回路を用いて得るウインドウパルス発生手段と、前記
分離信号に対して前記ウインドウパルスによるマスキン
グをかけるゲート手段とを備えたことを特徴とするもの
である。
同期分離回路において、前記同期信号の後縁を基準とす
る分離信号を得る信号分離手段と、前記同期信号の前縁
を基準としたウインドウパルスを時間変動を抑制するAF
C回路を用いて得るウインドウパルス発生手段と、前記
分離信号に対して前記ウインドウパルスによるマスキン
グをかけるゲート手段とを備えたことを特徴とするもの
である。
他の発明は、ビデオ信号から同期信号を分離する同期
分離回路において、前記同期信号の後縁を基準とする分
離信号を得る信号分離手段と、前記同期信号の前縁を基
準としたウインドウパルスを時間変動を抑制するAFC回
路を用いて得るウインドウパルス発生手段と、前記分離
信号に対して前記ウインドウパルスによるマスキングを
かけ，ウインドウ内に前記分離信号が存在しないときに
はウインドウパルスを分離信号として出力するゲート手
段とを備えたことを特徴とするものである。
分離回路において、前記同期信号の後縁を基準とする分
離信号を得る信号分離手段と、前記同期信号の前縁を基
準としたウインドウパルスを時間変動を抑制するAFC回
路を用いて得るウインドウパルス発生手段と、前記分離
信号に対して前記ウインドウパルスによるマスキングを
かけ，ウインドウ内に前記分離信号が存在しないときに
はウインドウパルスを分離信号として出力するゲート手
段とを備えたことを特徴とするものである。
［作用］ 本発明によれば、ビデオ信号に含まれる同期信号の前
縁を基準としてウインドウパルスが生成される。他方、
その同期信号の後縁を基準として分離信号が生成され
る。そして、ウインドウパルスで分離信号に対してマス
キングが行なわれ、最終的に同期信号の分離が行なわれ
る。分離同期信号は、当初の同期信号の後縁を基準とし
たものとなる。
縁を基準としてウインドウパルスが生成される。他方、
その同期信号の後縁を基準として分離信号が生成され
る。そして、ウインドウパルスで分離信号に対してマス
キングが行なわれ、最終的に同期信号の分離が行なわれ
る。分離同期信号は、当初の同期信号の後縁を基準とし
たものとなる。
［実施例］ 以下、本発明の実施例について、添付図面を参照しな
がら説明する。なお、上述した従来例と同様の構成部分
については、同一の符号を用いることとする。
がら説明する。なお、上述した従来例と同様の構成部分
については、同一の符号を用いることとする。
〈第１実施例〉 第１図には、本発明にかかる同期分離回路の第１実施
例の構成が示されている。同図において、上述した同期
チップクランプ回路12の出力側は、一方において第１の
同期分離部20の入力側に接続されており、他方において
ウインドウパルス発生部30の入力側に接続されている。
そして、このウインドウパルス発生部30の出力側は、前
記同期分離部20に接続されており、これによって同期分
離部20の出力がウインドウパルスによって制御されるよ
うになっている。
例の構成が示されている。同図において、上述した同期
チップクランプ回路12の出力側は、一方において第１の
同期分離部20の入力側に接続されており、他方において
ウインドウパルス発生部30の入力側に接続されている。
そして、このウインドウパルス発生部30の出力側は、前
記同期分離部20に接続されており、これによって同期分
離部20の出力がウインドウパルスによって制御されるよ
うになっている。
まず、同期分離部20から詳述すると、同期チップクラ
ンプ回路12の出力側はコンパレータ22のプラス入力側に
接続されており、そのマイナス入力側には比較基準電圧
VR2が入力されている。コンパレータ22の出力側は、単
安定マルチバイブレータ24を介してアンドゲート26の一
方の入力側に接続されている。そして、このアンドゲー
ト26の出力側が出力端子16に接続されている。
ンプ回路12の出力側はコンパレータ22のプラス入力側に
接続されており、そのマイナス入力側には比較基準電圧
VR2が入力されている。コンパレータ22の出力側は、単
安定マルチバイブレータ24を介してアンドゲート26の一
方の入力側に接続されている。そして、このアンドゲー
ト26の出力側が出力端子16に接続されている。
次に、ウインドウパルス発生部30は、第２の同期分離
部40,AFC（Automatic Frequency Control）部50,単安定
マルチバイブレータ60,62によって構成されている。ま
ず、第２の同期分離部40について説明すると、上述した
同期チップクランプ回路12の出力側はコンパレータ42の
マイナス入力側に接続されており、そのプラス入力側に
は比較基準電圧VR3が印加されている。そして、このコ
ンパレータ42の出力側は、1/2Hキラー回路44の入力側に
接続されており、その出力が同期分離部40の出力となっ
ている。
部40,AFC（Automatic Frequency Control）部50,単安定
マルチバイブレータ60,62によって構成されている。ま
ず、第２の同期分離部40について説明すると、上述した
同期チップクランプ回路12の出力側はコンパレータ42の
マイナス入力側に接続されており、そのプラス入力側に
は比較基準電圧VR3が印加されている。そして、このコ
ンパレータ42の出力側は、1/2Hキラー回路44の入力側に
接続されており、その出力が同期分離部40の出力となっ
ている。
次に、AFC部50について説明すると、第２の同期分離
部40の出力側は、AFC回路52の入力側に接続されてい
る。このAFC回路52の出力側は、同期信号のｎ倍の周波
数の信号発振を行なう電圧制御型発振器（以下、「VC
O」という）54を介して1/n分周器56の入力側に接続され
ており、これの出力側は、AFC回路52の入力側に接続さ
れている。これによって、AFCの閉ループが構成されて
いる。そして、1/n分周器56の出力側が、AFC部50の出力
として単安定マルチバイブレータ60の入力側に接続され
ている。
部40の出力側は、AFC回路52の入力側に接続されてい
る。このAFC回路52の出力側は、同期信号のｎ倍の周波
数の信号発振を行なう電圧制御型発振器（以下、「VC
O」という）54を介して1/n分周器56の入力側に接続され
ており、これの出力側は、AFC回路52の入力側に接続さ
れている。これによって、AFCの閉ループが構成されて
いる。そして、1/n分周器56の出力側が、AFC部50の出力
として単安定マルチバイブレータ60の入力側に接続され
ている。
この単安定マルチバイブレータ60の出力側は、単安定
マルチバイブレータ62の入力側に接続されており、その
出力側がアンドゲート26の他方の入力側に接続されてい
る。これらの単安定マルチバイブレータ60,62によっ
て、後述するウインドウパルスが生成されるようになっ
ている。
マルチバイブレータ62の入力側に接続されており、その
出力側がアンドゲート26の他方の入力側に接続されてい
る。これらの単安定マルチバイブレータ60,62によっ
て、後述するウインドウパルスが生成されるようになっ
ている。
次に、上記実施例の動作について、第２図及び第３図
を参照しながら説明する。最初に、第２図を参照しなが
ら、入力ビデオ信号に含まれる同期信号が安定している
場合について説明する。この場合の端子10の入力ビデオ
信号S10に含まれる同期信号部分は、同図（Ａ）に示す
ようになる。これがウインドウパルス発生部30の同期分
離部40に入力されると、コンパレータ42による基準電圧
VR3との比較処理、1/2Hキラー回路44による等化パルス
処理が各々行なわれる。これによって、同図（Ｂ）に示
すように、同期信号TS（同図（Ａ）参照）の立ち下がり
前縁のタイミングで論理値が「Ｈ」となる信号S11がAFC
部50に入力されることとなる。
を参照しながら説明する。最初に、第２図を参照しなが
ら、入力ビデオ信号に含まれる同期信号が安定している
場合について説明する。この場合の端子10の入力ビデオ
信号S10に含まれる同期信号部分は、同図（Ａ）に示す
ようになる。これがウインドウパルス発生部30の同期分
離部40に入力されると、コンパレータ42による基準電圧
VR3との比較処理、1/2Hキラー回路44による等化パルス
処理が各々行なわれる。これによって、同図（Ｂ）に示
すように、同期信号TS（同図（Ａ）参照）の立ち下がり
前縁のタイミングで論理値が「Ｈ」となる信号S11がAFC
部50に入力されることとなる。
次に、AFC部50は、かかる信号S11に対してAFCをかけ
る。これによって、最終的に生成されるウインドウパル
スの時間変動が抑制されることとなる。AFCがかけられ
た信号S12（同図（Ｃ）参照）は、単安定マルチバイブ
レータ60に供給される。
る。これによって、最終的に生成されるウインドウパル
スの時間変動が抑制されることとなる。AFCがかけられ
た信号S12（同図（Ｃ）参照）は、単安定マルチバイブ
レータ60に供給される。
次に、単安定マルチバイブレータ60,62では、信号S12
の立ち下がりのタイミングで論理値の「Ｈ」となるウイ
ンドウパルスS13が生成される。このウインドウパルスS
13の幅は、当初の同期信号TS（同図（Ａ）参照）の立ち
上がり後縁のタイミングを含むように設定され、アンド
ゲート26に入力される。
の立ち下がりのタイミングで論理値の「Ｈ」となるウイ
ンドウパルスS13が生成される。このウインドウパルスS
13の幅は、当初の同期信号TS（同図（Ａ）参照）の立ち
上がり後縁のタイミングを含むように設定され、アンド
ゲート26に入力される。
他方、第１の同期分離部20では、当初の同期信号TSに
対してコンパレータ22による基準電圧VR2との比較が行
なわれ、信号S14（同図（Ｅ）参照）が単安定マルチバ
イブレータ24に供給される。この単安定マルチバイブレ
ータ24は、信号S14の立ち上がり，別言すれば当初の同
期信号TSの立ち上がり後縁のタイミングでトリガーさ
れ、前記ウインドウパルスS13の時間幅に収まるパルスS
15が生成されることとなる（同図（Ｆ）参照）。このパ
ルスS15は、アンドゲート26に入力される。
対してコンパレータ22による基準電圧VR2との比較が行
なわれ、信号S14（同図（Ｅ）参照）が単安定マルチバ
イブレータ24に供給される。この単安定マルチバイブレ
ータ24は、信号S14の立ち上がり，別言すれば当初の同
期信号TSの立ち上がり後縁のタイミングでトリガーさ
れ、前記ウインドウパルスS13の時間幅に収まるパルスS
15が生成されることとなる（同図（Ｆ）参照）。このパ
ルスS15は、アンドゲート26に入力される。
次に、アンドゲート26は、ウインドウパルスS13の入
力時のみ「開」となる。従って、パルスS15はアンドゲ
ート26を通過し、パルスS16が端子16にコンポジット同
期信号として出力されることとなる（同図（Ｇ）参
照）。上述したように、パルスS15は、当初の同期信号T
Sの立ち上がりのタイミングで「Ｈ」となるパルスであ
るから、パルスS16も同様に立ち上がりを基準としたも
のになる。
力時のみ「開」となる。従って、パルスS15はアンドゲ
ート26を通過し、パルスS16が端子16にコンポジット同
期信号として出力されることとなる（同図（Ｇ）参
照）。上述したように、パルスS15は、当初の同期信号T
Sの立ち上がりのタイミングで「Ｈ」となるパルスであ
るから、パルスS16も同様に立ち上がりを基準としたも
のになる。
次に、第３図を参照しながら、AFC部50の追従性を越
える大幅なスキューが存在する場合について説明する。
以下の説明では、スキューのため、ビデオ信号が矢印Ｆ
で示すように変移したものとする（同図（Ａ）参照）。
ウインドウパルス発生部30の同期分離部40の出力信号S1
1は、かかるスキューによって影響を受け、破線の代わ
りに実線で示すようになる。すなわち、スキュー後のタ
イミングで出力されることとなる。
える大幅なスキューが存在する場合について説明する。
以下の説明では、スキューのため、ビデオ信号が矢印Ｆ
で示すように変移したものとする（同図（Ａ）参照）。
ウインドウパルス発生部30の同期分離部40の出力信号S1
1は、かかるスキューによって影響を受け、破線の代わ
りに実線で示すようになる。すなわち、スキュー後のタ
イミングで出力されることとなる。
ところが、このスキューにはAFCが追従しないため,AF
C部50の出力S12は同図（Ｃ）に示すようにスキュー前の
タイミングとなり、単安定マルチバイブレータ60,62に
よるウインドウパルスS13も同様のタイミングとなる
（同図（Ｄ）参照）。これに対し、第１の同期分離部20
のコンパレータ22出力S14は、スキュー後のタイミング
で行なわれるので、（同図（Ｅ）参照）、単安定マルチ
バイブレータ24の出力も同様のタイミングとなる（同図
（Ｆ）参照）。
C部50の出力S12は同図（Ｃ）に示すようにスキュー前の
タイミングとなり、単安定マルチバイブレータ60,62に
よるウインドウパルスS13も同様のタイミングとなる
（同図（Ｄ）参照）。これに対し、第１の同期分離部20
のコンパレータ22出力S14は、スキュー後のタイミング
で行なわれるので、（同図（Ｅ）参照）、単安定マルチ
バイブレータ24の出力も同様のタイミングとなる（同図
（Ｆ）参照）。
従って、ウインドウパルスS13とパルスS15とは、アン
ドゲート26に対する入力タイミングが全くずれることと
なり、結果的に分離同期信号S16は出力されないことと
なる（同図（Ｇ）参照）。
ドゲート26に対する入力タイミングが全くずれることと
なり、結果的に分離同期信号S16は出力されないことと
なる（同図（Ｇ）参照）。
このように、第１実施例によれば、第１の同期分離部
20で本来の同期信号の立ち上がり後縁を基準とした同期
信号が生成される。そして、これに対して、ウインドウ
パルスによるマスキングがアンドゲート26で行なわれ
る。このマスキングによって、 （１）ビデオ信号S10に含まれる等化パルスの1/2H同期
信号の誤検出， （２）ドロップアウト，アンダーシュートなどの本来の
同期信号でないノイズ信号による誤検出， （３）AFC部50の追従性を越えるスキューが存在する場
合の誤検出（第３図の場合）， が低減される。また、AFCでウインドウパルスの時間変
動が抑制されているので、ドロップアウトやアンダーシ
ュートによって同期分離部40で誤検出があっても、ウイ
ンドウパルスが若干動くのみである。従って、最終的な
分離同期信号の立ち上がりタイミングには影響しない。
20で本来の同期信号の立ち上がり後縁を基準とした同期
信号が生成される。そして、これに対して、ウインドウ
パルスによるマスキングがアンドゲート26で行なわれ
る。このマスキングによって、 （１）ビデオ信号S10に含まれる等化パルスの1/2H同期
信号の誤検出， （２）ドロップアウト，アンダーシュートなどの本来の
同期信号でないノイズ信号による誤検出， （３）AFC部50の追従性を越えるスキューが存在する場
合の誤検出（第３図の場合）， が低減される。また、AFCでウインドウパルスの時間変
動が抑制されているので、ドロップアウトやアンダーシ
ュートによって同期分離部40で誤検出があっても、ウイ
ンドウパルスが若干動くのみである。従って、最終的な
分離同期信号の立ち上がりタイミングには影響しない。
〈第２実施例〉 次に、本発明の第２実施例について説明する。この実
施例は、上述した第１実施例の第１の同期分離部20にお
いて単安定マルチバイブレータ24を省略した構成となっ
ている。
施例は、上述した第１実施例の第１の同期分離部20にお
いて単安定マルチバイブレータ24を省略した構成となっ
ている。
まず、第４図を参照しながら、入力ビデオ信号に含ま
れる同期信号が安定している場合について説明する。こ
の場合には、コンパレータ22の出力信号S14（同図
（Ｅ）参照）が、ウインドウパルスS13（同図（Ｄ）参
照）とともにアンドゲート26に入力される。従って、ア
ンドゲート26の出力S16は同図（Ｆ）に示すようにな
り、当初の同期信号TSの立ち上がり後縁を基準としたコ
ンポジット同期信号ないし分離同期信号が得られること
となる。
れる同期信号が安定している場合について説明する。こ
の場合には、コンパレータ22の出力信号S14（同図
（Ｅ）参照）が、ウインドウパルスS13（同図（Ｄ）参
照）とともにアンドゲート26に入力される。従って、ア
ンドゲート26の出力S16は同図（Ｆ）に示すようにな
り、当初の同期信号TSの立ち上がり後縁を基準としたコ
ンポジット同期信号ないし分離同期信号が得られること
となる。
次に、AFC部50の追従性を越える大幅なスキューが存
在する場合には、第５図に示すように、スキューのため
にアンドゲート26に対する信号S14とウインドウパルスS
13との入力時期が一致せず（同図（Ｄ），（Ｅ）参
照）、結果的にウインドウパルスS13がそのまま出力さ
れることとなる（同図（Ｆ）参照）。
在する場合には、第５図に示すように、スキューのため
にアンドゲート26に対する信号S14とウインドウパルスS
13との入力時期が一致せず（同図（Ｄ），（Ｅ）参
照）、結果的にウインドウパルスS13がそのまま出力さ
れることとなる（同図（Ｆ）参照）。
以上のように、この第２実施例によっても、ビデオ信
号に含まれる同期信号の立ち上がり後縁を基準とした分
離同期信号がえられる。なお、大幅なスキューが存在す
る場合には、上述したようにウインドウパルスがそのま
ま出力されるが、このウインドウパルスはAFCのためス
キューがあっても時間位置の大幅な変動が無い。従っ
て、全体としてみても略々安定した分離同期信号を連続
して得ることができる。
号に含まれる同期信号の立ち上がり後縁を基準とした分
離同期信号がえられる。なお、大幅なスキューが存在す
る場合には、上述したようにウインドウパルスがそのま
ま出力されるが、このウインドウパルスはAFCのためス
キューがあっても時間位置の大幅な変動が無い。従っ
て、全体としてみても略々安定した分離同期信号を連続
して得ることができる。
なお、本発明は、何ら上記実施例に限定されるもので
はない。例えば、上記実施例では、ウインドウパルスの
開始と終了のタイミングを得るのに単安定マルチバイブ
レータ60,62を用いている。しかし、これの代わりに、A
FC部50のVCO54の出力と、AFC部50の出力S12とを用いて
適宜のカウントを行なうことでウインドウパルスを生成
するようにしてもよい。
はない。例えば、上記実施例では、ウインドウパルスの
開始と終了のタイミングを得るのに単安定マルチバイブ
レータ60,62を用いている。しかし、これの代わりに、A
FC部50のVCO54の出力と、AFC部50の出力S12とを用いて
適宜のカウントを行なうことでウインドウパルスを生成
するようにしてもよい。
［発明の効果］ 以上説明したように、本発明によれば、同期信号の後
縁を基準として同期分離を行なうこととし、これにウイ
ンドウパルスによるマスキングをかけることとしたの
で、同期信号を良好に分離して映像機器の同期系が安定
した動作を行なうことができるという効果がある。
縁を基準として同期分離を行なうこととし、これにウイ
ンドウパルスによるマスキングをかけることとしたの
で、同期信号を良好に分離して映像機器の同期系が安定
した動作を行なうことができるという効果がある。
また、ウインドパルスは時間変動を抑制するAFC回路
を用いて得ているので、スキュー歪み等の大幅な時間変
動を有するビデオ信号が供給されたとしても分離信号を
誤検出しないという効果があり、更に、ビデオ信号にア
ンダーシュートがあったとしても安定した同期分離を行
うことができるという効果がある。
を用いて得ているので、スキュー歪み等の大幅な時間変
動を有するビデオ信号が供給されたとしても分離信号を
誤検出しないという効果があり、更に、ビデオ信号にア
ンダーシュートがあったとしても安定した同期分離を行
うことができるという効果がある。
第１図は本発明の第１実施例を示す構成図、第２図及び
第３図は前記第１実施例の作用を示すタイムチャート、
第４図及び第５図は本発明の第２実施例の作用を示すタ
イムチャート、第６図は従来装置を示す構成図、第７図
及び第８図は前記従来装置の作用を示す説明図である。 12……同期チップクランプ回路、20……第１の同期分離
部、30……ウインドウパルス発生部、40……第２の同期
分離部、50……AFC部、60,62……単安定マルチバイブレ
ータ。
第３図は前記第１実施例の作用を示すタイムチャート、
第４図及び第５図は本発明の第２実施例の作用を示すタ
イムチャート、第６図は従来装置を示す構成図、第７図
及び第８図は前記従来装置の作用を示す説明図である。 12……同期チップクランプ回路、20……第１の同期分離
部、30……ウインドウパルス発生部、40……第２の同期
分離部、50……AFC部、60,62……単安定マルチバイブレ
ータ。
Claims (2)
- 【請求項１】ビデオ信号から同期信号を分離する同期分
離回路において、 前記同期信号の後縁を基準とする分離信号を得る信号分
離手段と、 前記同期信号の前縁を基準としたウインドウパルスを時
間変動を抑制するAFC回路を用いて得るウインドウパル
ス発生手段と、 前記分離信号に対して前記ウインドウパルスによるマス
キングをかけるゲート手段とを備えたことを特徴とする
同期分離回路。 - 【請求項２】ビデオ信号から同期信号を分離する同期分
離回路において、 前記同期信号の後縁を基準とする分離信号を得る信号分
離手段と、 前記同期信号の前縁を基準としたウインドウパルスを時
間変動を抑制するAFC回路を用いて得るウインドウパル
ス発生手段と、 前記分離信号に対して前記ウインドウパルスによるマス
キングをかけ、ウインドウ内に前記分離信号が存在しな
いときはウインドウパルスを分離信号として出力するゲ
ート手段とを備えたことを特徴とする同期分離回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1135146A JPH0813096B2 (ja) | 1989-05-29 | 1989-05-29 | 同期分離回路 |
| US07/528,320 US5034815A (en) | 1989-05-29 | 1990-05-25 | Separation circuit for imposing detection timings of a synchronous signal used in a video apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1135146A JPH0813096B2 (ja) | 1989-05-29 | 1989-05-29 | 同期分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02312446A JPH02312446A (ja) | 1990-12-27 |
| JPH0813096B2 true JPH0813096B2 (ja) | 1996-02-07 |
Family
ID=15144887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1135146A Expired - Fee Related JPH0813096B2 (ja) | 1989-05-29 | 1989-05-29 | 同期分離回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5034815A (ja) |
| JP (1) | JPH0813096B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0454153B1 (en) * | 1990-04-27 | 1998-07-01 | Sanyo Electric Co., Ltd. | Synchronizing circuit |
| US5274452A (en) * | 1990-06-21 | 1993-12-28 | Matsushita Electric Industrial Co., Ltd. | Horizontal synchronizing signal separator |
| JPH07135664A (ja) * | 1993-11-09 | 1995-05-23 | Funai Electric Co Ltd | 映像信号判定回路 |
| ES2146312T3 (es) * | 1994-06-10 | 2000-08-01 | Koninkl Philips Electronics Nv | Metodo y dispositivo de sincronizacion. |
| CA2157986A1 (en) * | 1995-09-11 | 1997-03-12 | Gennum Corporation | Sync separator and video signal detector circuits |
| FR2748882B1 (fr) * | 1996-05-14 | 1998-06-26 | Thomson Multimedia Sa | Procede et dispositif de correction d'erreur de synchronisation |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3527887A (en) * | 1968-04-11 | 1970-09-08 | Us Navy | Video synchronizing pulse detection means |
| US3845240A (en) * | 1972-10-16 | 1974-10-29 | Gte Automatic Electric Lab Inc | Sync pulse detector for video telephone system |
| US3819859A (en) * | 1972-12-26 | 1974-06-25 | Bell Telephone Labor Inc | Horizontal sync detector and video clamp circuit |
| JPS5869183A (ja) * | 1981-10-21 | 1983-04-25 | Sony Corp | 基準時刻検出回路 |
| JPS60113585A (ja) * | 1983-11-24 | 1985-06-20 | Citizen Watch Co Ltd | 同期信号発生回路 |
| US4769704A (en) * | 1985-06-04 | 1988-09-06 | Matsushita Electric Industrial Co., Ltd. | Synchronization signal generator |
| JPH06101804B2 (ja) * | 1985-09-25 | 1994-12-12 | ヤマハ株式会社 | 垂直同期タイミング信号発生回路 |
-
1989
- 1989-05-29 JP JP1135146A patent/JPH0813096B2/ja not_active Expired - Fee Related
-
1990
- 1990-05-25 US US07/528,320 patent/US5034815A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5034815A (en) | 1991-07-23 |
| JPH02312446A (ja) | 1990-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5157359A (en) | Carrier reset fm modulator and method of frequency modulating video signals | |
| JPH0813096B2 (ja) | 同期分離回路 | |
| JPH05130448A (ja) | 水平ａｆｃ回路 | |
| KR0149809B1 (ko) | 클럭발생회로 | |
| JP2766547B2 (ja) | 水平同期信号分離回路 | |
| JPH043676A (ja) | データ信号復調装置 | |
| KR0144962B1 (ko) | 고화질 텔레비젼의 동기신호 분리장치 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| KR0135812B1 (ko) | 복합영상장치의 클럭발생기 | |
| JPH0767144B2 (ja) | 画像信号用同期回路 | |
| JP2641290B2 (ja) | クロック発生装置 | |
| JPH03245679A (ja) | 水平同期信号のゲート方法 | |
| JPS61198461A (ja) | 磁気記録再生装置 | |
| JPH02149185A (ja) | 同期分離装置 | |
| JP2502742B2 (ja) | 水平同期信号検出装置 | |
| JP3024726B2 (ja) | ハーフキラー回路 | |
| JPH0528849Y2 (ja) | ||
| JPH05300470A (ja) | クロック信号生成回路 | |
| JPH0335675A (ja) | ビデオ信号のｐｌｌ回路 | |
| JPH074000B2 (ja) | 垂直同期信号分離回路 | |
| KR19990041813A (ko) | 채배주파수 발생회로 | |
| JPS60130971A (ja) | 同期信号分離回路 | |
| JPH03119887A (ja) | 映像磁気記録再生装置 | |
| JPH0716460U (ja) | 同期分離回路 | |
| JPH05300399A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |