JPS5869183A - 基準時刻検出回路 - Google Patents

基準時刻検出回路

Info

Publication number
JPS5869183A
JPS5869183A JP56168062A JP16806281A JPS5869183A JP S5869183 A JPS5869183 A JP S5869183A JP 56168062 A JP56168062 A JP 56168062A JP 16806281 A JP16806281 A JP 16806281A JP S5869183 A JPS5869183 A JP S5869183A
Authority
JP
Japan
Prior art keywords
signal
circuit
supplied
reference time
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56168062A
Other languages
English (en)
Inventor
Hisafumi Yamada
山田 久文
Choei Kuriki
栗城 長英
Junya Saito
斎藤 潤也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP56168062A priority Critical patent/JPS5869183A/ja
Priority to EP82903182A priority patent/EP0091492B1/en
Priority to DE8282903182T priority patent/DE3277434D1/de
Priority to US06/515,043 priority patent/US4621288A/en
Priority to PCT/JP1982/000416 priority patent/WO1983001552A1/ja
Publication of JPS5869183A publication Critical patent/JPS5869183A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/21Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H04N5/211Ghost signal cancellation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals
    • H04N5/10Separation of line synchronising signal from frame synchronising signal or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明け、例えばビデオ信号段においてゴーストを除去
するゴースト除去装置に使用して好適な基準時刻検出回
路に関する。
例えば第1図において、アンテナ(1)からの信号がチ
ューナ(2)、映像中間周波増幅器(3)を通じて映像
検波回路(4)に供給され、ビデオ信号が検波される。
このビデオ信号が先行ゴーストの除去期間に対応する遅
延回路(5)を介して合成器(6)に供給されると共に
、彼達するトランスパーサルフィルタからのゴーストを
模擬した打消用信号がこの合成器(6)に供給されて、
この合成器(6)からゴーストの除去されたビデオ信号
が出力端子(7)に取シ出される。
さらに映倫検波回路(4)から得られるビデオ信号がト
ランスパーサルフィルタを構成する遅延回路(8)に供
給される。この遅延回路(8)は、サンプリング周期(
例えば10(:na))を単位とする遅延要素が複数段
(n個)接続されて先行ブースト除去期間と等しい遅延
時間とされると共に、各段間からn個のタップが導出さ
れたものである。この各タップからの信号がそれぞれ乗
算器で構成された重み付は回路(91) 、 (92)
・・・・・・・・・(9n)に供給される。
さらに遅延回路(8)の終端からの信号がモードスイッ
チ(IIの端子(10f)に供給され、また合成器(6
)の出力信号がスイッチ0Iの端子(10b)に供給さ
れる。このスイッチa1からの信号が遅延回路(Ill
に供給される。この遅延回路(11+はサンプリング周
期を単位とする遅延要素が複数段(m個)接続されて後
行ゴーストの除去期間と等しい遅延時間とされると共に
、各段間からm個のタップが導出されたものである。こ
の各タップからの信号がそれぞれ乗算器で構成された重
み付は回路(121) 、 (122)・・・・・・・
・・(12m)に供給される。
また合成器(6)からのビデオ信号が減算回路OJに供
給される。さらに遅延回路(5)からのビデオ信号が同
期分離回路(14)に供給され、分離された垂直同期信
号が標準波形形成回路09、ロー/4’スフイルタae
に供給されて垂直同期信号の前縁VEのステップ波形に
近似した標準波形が形成される。この標準波形が減算回
路031に供給される。
この減算口路側からの信号が微分回路aηに供給されて
デーストが検出される。
ここでゴーストの検出測定用の信号とし、では、標準テ
レビジョン信号に含まれておυ、しかもできるだけ長い
間他の信号の影響を受けないもの例えば垂直同期信号が
用いられる。すなわち第2図に示すように1垂直間期信
号の前縁VEとその前後の±112H(Hけ水平期間)
は他の信号の影響を?2!1を源賀し、この減算信号を
微分して重み付ゆ係数を検出する・ 例え杜遅延時間τでビデオ信号との位相差ψ(=ω。τ
、但し、ω。は高周波段での映像搬送角周波数)が45
0のゴーストが含まれる場合には、第3 (ill A
 K 7Fすような波形のビデオ信号が現れる。
これに対してこの信号が微分され、極性反転されること
で第3図Bに示す微分波形のコ8−ろト検出イば号が徊
られ、この微分波νけ、近似的にコ9−ストのインパル
ス応答とみなすことができる。
子して、微分回路aηから和れる微分波形のコ9−スト
村・出伯号がアンプ餞を介して直列接続されたデマルチ
プレクサtts 、 Ca11)に供給される。このデ
マルチプレクサ(19、■は、遅延回路(8) 、 (
illと同様にサンプリング周期を単位とする遅延要素
が複数段接続1されると共に、各段間からm個及びn個
のタップが導出されたものである。こ、の各タップの出
力かそれぞれスイッチ回路(211) 、 (212)
・・・・・・・・・(211) 、 (221) 、 
(222)・・・・・・・・・(22m)に供給される
。。
ま光同期分離回路04)からの垂直同期信号がダートノ
ルス発生器(ハ)に供給され、上述の垂直同期信号の前
縁■EからmA l(区間の終端に対応するグートノヤ
ルスが形成され、とのi4ルスによってスイッチ回路(
2h)〜(22m)がオンされる。
このスイッチ回路(211)〜C22m)からの信号≠
(それぞれアナログ累算器(241) 、 (242)
・・−・・(24n)、(251) 、 (252)・
・・・・・(25m)に供給される。このアナログ累算
器(241)〜(25m)からの信号カーそれぞれtみ
付は回路(91) 〜(9H)、(121) 〜(12
m)に供給される。
これらの重み付は回路(91)〜(9n)、(121)
〜(12m)の出力が加算回路翰で14ojLされて打
消用信号が形成される。そしてこの打消用信号や;合成
器(6)に供給される。
上述のように遅延回路(81、(111,iFみ何社回
路(91)〜(9n)、(121)〜(12m)及び加
温4回路(ハ)にてトランスパーサルフィルタが構成サ
レ・コーストが除去される。この場合、ある垂直同期信
号の前縁とその前後の±μH区間の波形のひずみを検出
して豫み付は係数を定めたあと、それでゴーストの消し
残シが出たら更に上述の検出を行ない、消し残りを減少
させるためにアナログ累算器(241)〜(25m)が
設けられている。
なおモードスイッチ01の切換えによシ、後行ゴースト
の除去をフィードフォワードモード及びフィードバック
モードに切換λることができる。
さらに第4図は入力加[F−のトランスパーサルフィル
タを用いてゴーストの除去を行う場合であって、図中第
1図と同嬌の部分には同一符号を付して詳細な駅明を省
略する。
図において、映像検波回路(4)からのビデオ信号が重
み付は回路(91)〜(9n)に供給され、この重み付
は回路(91)〜(9n)からの信号がそれぞれ遅延回
路(&)の入力端子に供給される。この遅延回路(8′
)は、サンプリング周期を単位とする遅延要素がn個接
続されると共に、各段間にn個の入力端子が設けられた
ものである。
また合成器(6)の入力−1及び出力側の信号がモード
スイッチcioりの端子(10f’) 、 (10b’
)に供給されZl。このスイッチ(10’)からの信号
が重み付は回路(121)〜(12m)に供給され、こ
の重み付は回路(121)〜(12m)からの信号がそ
れぞれ遅延回路(11つの入力端子に供給される。この
遅延回路(1t’)#d、サンプリング周期を単位とす
る遅延要素がm(I接続されると共に、各段間にm個の
入力端子が設けられたものである。
これらの遅延回路(8’) 、 (11’)のそれぞれ
終端から取り出された信号が加算回路(26’)で加算
されて打消用信号が形成される。そしてこの打消用信号
が合成器(6)K供給される。
この回路においても、上述の出力加算形のトランスパー
サルフィルタを用いた回路と同様にゴーストが除去され
る。
さらに、上述の回路において微分回路aηを設けずに、
デマルチプレクサα9.(2)の隣接ピットの出力の差
を使って差分出力を得、この差分出力にて重み付けを行
うこともできる。
またデマルチプレクサ0.01と遅延回路(8) 、 
Qυを共通にし、重み付は設定時にl!延回路に重み信
!le憶信号にて重み付けを行うようにすることもでき
る。
このようにして、例えばビデオ信号段においてゴースト
を除去することができる。
ところでこのようなブースト除去装置において、a準波
形の形成やスイッチ回路(2i1)〜(22m)のスイ
ッチングのタイミングは、例えば垂直同期信号の前縁を
基準時刻にしている。その場合に、この基準時刻の検出
には極めて高い精度が要求され、実験的には351se
c以内の精度が必要であるとされている。
ところが従来の同期分離回路の場合・回路内にローノや
スフィルタを含むために、高域情報が欠落し、信号の立
ち上がシ尋がなまってしまい、このようにして分離され
た垂直同期信号゛から基準時刻を検出すると時間遅れを
生じるおそれがある。
そこで、例えば垂直同期信号の前縁を含むj4HXH1
141&−Hのマスキングパルスルスを米成し、このマ
スキングパルスとビデオ信号を用いて前縁のトランノッ
トを直接給出することが提案された。
しかし、なからこの方法の場合、ノイズ本の影響を受け
て鴎検出を生じやすい、すなわちトランジットを検出す
る場合には、スレッショルドレベルを設けて信号がこの
レベルを横切ったときを検出スル力、一般にこのスレッ
ショルドレベルはシンクチップとペデスタルレベルとの
間の杯のレベルに合される。その場合に第5図Aのよう
にノイズレベルが小さいときけ極めて正確な検出が行わ
れるが、第5図Bのようにノイズレベルが大キく、この
ノイズが捧のレベルを越えるようになると、その度にエ
ラーノ4ルスが発生し1正しい時刻の検出ができなくな
る。
これは検出回路の入力@に設けられる(口)期分離用の
クランプ回路の影響によシ、特に弱電界時にシンクチッ
プ〜(デスタル部分が大幅に拡大され、これに伴ってノ
イズレベルも大幅に拡大されてしまうので悪影響を生じ
易くなる。
本発明はこのような点にかんがみ、簡単な構成で、常に
1確な基準時刻を得ることができるようにしたものであ
る。
すなわち、本発明は、ビデオ信号の基準時刻となる同期
信号の所定のトランジットを検出する基準時刻検出回路
におい−て、所定のトランジットをttrマスキングツ
リスとビデオ信iを用いて基準時刻を検出するに当り、
トランジットの検出レールを、同期信号のレベルの澗よ
シ佐端側に設けると共に、この検出信号とマスキングパ
ルスを7リツプフロツプ回路に供給して出力信号を得る
ようtic L−fCものである。
以下に図面を参照しながら、本発明の一実施例Vcつい
て紗明[7よう。
第6図において、0υはビデオ信号の供給される入力端
子であって、この端子Cllからの信号が比較器0り及
びロー・リフィルタ(至)からなる同期分離回路に供給
され、このロー/4’スフイルタ(2)からの信号がロ
ーパルスフィルタからなる垂直同期分離回路(至)に供
給される。この分離回路(2)で分離された垂直同期信
号かマスキングル4ルス形成回路(ハ)K供給され、垂
直同期信号の前縁を含む’A HxAl”a4に相当す
るマスキングパルスが形成される。
また入力端子6υからの信号がクランプ用のコンデンサ
Iを通じてバイアス回路を構成するトランジスタ(6)
、抵抗器(43、定電流源(財)の直列回路の抵抗器Q
3及び定電流源(財)の接続中点に供給される・さらに
この接続中点の信号が差動アンプを構成する一方のトラ
ンジスタ■のベースに供給される。
また他方のトランジスターのペースに、バイアス回路を
構成するトランジスタQ?>、抵抗器(ハ)、定電流源
(41の直列回路の抵抗器−及び定ti濤四の接続中点
からの電圧が供給される。そしてトランジスタに)のコ
レクタを流れる信号電流がカレントミラー回路ωを通じ
て取り出される。
さらにこの信号がスイッチ61)を通じてローパスフィ
ルタ6z及びバッファアンプ槌に供給され、またスイッ
チ(財)を通じてローパスフィルタ(へ)及びバッファ
アンプ輸に供給される。仁のバッファアンプeli3)
 、 fAからの信号が抵抗器6カ、□□□で加算され
て比ト器曽に供給される。またカレントミラー回路(5
01からの信号が比較器61に供給される。
−のセット端子に供給されると共に、形成回路(至)か
らのマスキングパルスがリセット端子に供給され、この
7リツプフロツプ回路−の出力が出力端子6υに取シ出
される。
宅曇り この回路において、カレントミラー回路ωからは“、例
えば第7図Aのような信号が取シ出される。この信号に
対して、スイッチ6υ、(財)を例えばそれぞれ第7図
B、Cに示す期間にオンさせる。これによシパッファア
ンゾ@、(ト)からに、それぞれ同期信号のペデスタル
及びシンクチツゾのレベルに相幽する電位(El。
R2)が得られる。これらの電位が抵抗器5η、(至)
で加算される。ここで抵抗器67)、(至)の抵抗値を
R1,R2とすると、加算によって得られる電位E3は
となり、R2< R1とすれば E1十12 R3〈□ となる、この電位E3が例えば第5図B(D鎖線のレイ
ルになるように抵抗値R1eR2が調整される。
この電位E3が比較器(至)に供給されることにより、
比較器69からは第7図、Dのような信号が増シ出され
る。一方マスキング/ぐルス形成回路(至)カラは第7
図Eのような信号が出方される。そしてこれらの信号が
7リツプ70ツブ回路1iIK供給されることによル、
第71<IPのような信号が出方端子61)に取シ出さ
れる。
こうして基準時刻の検出が行われるわけであるが、本発
9によれば、検出レベルを同期信号のレベルの杯よシ先
端側に設けたことにょシ、基準時刻ヲマスキングノ4ル
スの範囲の最初のノIPルスで検出することができ、さ
らにこの信号とマスキングツ母ルスとを7リツプ70ツ
ブ回路に供給したことによシ、極めて容易に基準時刻信
号を形成することができる。
なお比較器61に供給される検出レベル(電位E3)は
上・5.述のように同市ではなく、ノイズを検出してそ
、のレベルに応じて可変となるようにしてもよい。
さらに本発明け、デマルチプレクサと遅延回路を共通に
したゴースト除去装置において特に有効に利用できる。
すなわち第8図はそのようなゴースト除去装置の一例を
示す。なお図は簡単の為、移行ゴーストを入力加算形の
トランスパーサルフィルタで、フィートノ々ツクモード
にて除去する場合を示しである。
図において、アンプa&からのゴースト検出信号がスイ
ッチσυを通じてj!虻回路(Illに供給され、各段
間のタップからの信号が抵抗器(721)、 (722
)・・曲(72rn)、スイッチ(731)、(732
)・・・・・・(73tn)を通じてコンデンサ(74
1)、(742)・・・・・・(74m)に供給される
このコンデンサ(741)〜(74m)からの信号が1
み付は回路(121)〜(12m)に供給され、ビデオ
信号が事み付けされてi!!延回路allの各タップに
供給される。
この装置において、スイッチσυは例えば垂直同期信号
の前縁以稜の所定期間オンされ、スイッチ(731)〜
(73m)は前縁の後の遅延回路αVの遅延時間が経過
した時点で所定の・短期間オンされる。
なおスイッチqυのオン期間はスイッチ(731)〜(
73m)のオンの時点よりetで続くものとする。
その場合に、例えば第9図Aのような前縁が供給される
と、上述の比較器(至)〜形成回路(ト)を含む回路(
至)からは第9図Bのようなマスキング/4’ルスが堆
シ出され、コンデンサhIJ−片較器■を含む回路顛か
らは第9図Cのようなパルスが*C出される。そ【、て
これらがフリップフロップ回路−に供給されて第9図り
のような信号が形成さ鵜ので、この信号を用いて直接ス
イッチσ東を制御することができる。
さらにこの信号が単安定マルチバイブレータ参〇に供給
されて第9図Eのような遅延回路Qllの遅延時間に相
当するパルスが形成されると共に、単安定マルチバイブ
レータ@りに供給されて第9図Fのようなそれよシわず
かに長い/ダルスが形成され、これらがインバータ@3
1を通じてナンド回路(ロ)に供給されて第9図Gのよ
うなノ4ルスが形成される。
この信号が駆動回路−に供給されてスイッチ(731)
〜(73m)が制御される。
共通にしたゴースト除去装置が形成されるわけであるが
、この場合に本発明によれば、フリツゾ70ツブ回路−
からの信号にて直接スイッチσυを制御できると共に、
スイッチ(731)〜(’ys1n)の制御信号の彫放
においても、信号が単一パルス化されでいるので、信号
のヤ威が極めて容易になる。
こうして本発明によれば、簡単な構成で、良好な基準時
刻信号を得ることができる0 ガお本発明は垂直−期信号の前縁に限らす1他の基準時
刻の挿出にも適用できる。
【図面の簡単な説明】
第1図〜第4図はゴースト除去装置の説明のための図、
第5図は従来の回路の説明のための図、第6図は本発明
の一例の構成図、第7図はその説明のための図、第8図
は他のゴースト除去装置の構成図、第9図はその説明の
ための図である。 c311は入力端子、(ハ)はマスキングI臂ルス形成
回路、111はクランプ用コンデンサ、(Is、 、に
)は差動アンプを構成するトランジスタ、aa、a!9
はローノ母スフイルタ、(5!11け比較器、呻はフリ
ップフロップ[1路、釦υは出力端子である。 手続補正書 昭和57年1月 7日 1、事件の表示 昭和56年特許願第 168062  号2、発明の名
称 基準時刻検出回路 3、補正をする者 事件との関係  特許出願人 代表取締役 岩間和夫 6、補正により増加する発明の数 (1)明細書中、第12頁1〜3行「SkLフリクプフ
ロツプ・・・リセット端子」とあるを次の通り訂正する
。 「Dフリップフロップ回路−〇〇端子に供給されると同
時に極性反転されて7リツプフロツブ回路−のクリア端
子に供給される。また形成回路(至)からのマスキング
Iくルスが7リツプフロツプ回路−のクロック端子」 (2)同第15頁17行「ナンド回路−」とあるを「ア
ンド回路(財)」と訂正する。 (3)図面中、第6図、第8図を別紙の通り訂正する。 以   上

Claims (1)

    【特許請求の範囲】
  1. ビデオ信号の基準時刻となる同期信号の所定のトランジ
    ットを検出する基準時刻検出回路において、上le所定
    のトランジットを含むマスキングパルスと上記ビデオ信
    号を用いて上記基準時刻を検出するに当シ、上記トラン
    シットの検出レベルを、上記同期信号のレベルの捧よシ
    先端側に設けると共ニ、この検出信号と上記マスキング
    ツeルスヲフリツプフロツプ回路に供給して出力信号を
    得るようにしたことを特徴とする基準時刻検出回路。
JP56168062A 1981-10-21 1981-10-21 基準時刻検出回路 Pending JPS5869183A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP56168062A JPS5869183A (ja) 1981-10-21 1981-10-21 基準時刻検出回路
EP82903182A EP0091492B1 (en) 1981-10-21 1982-10-21 Reference time-detecting circuit
DE8282903182T DE3277434D1 (en) 1981-10-21 1982-10-21 Reference time-detecting circuit
US06/515,043 US4621288A (en) 1981-10-21 1982-10-21 Reference time detecting circuit
PCT/JP1982/000416 WO1983001552A1 (en) 1981-10-21 1982-10-21 Reference time-detecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56168062A JPS5869183A (ja) 1981-10-21 1981-10-21 基準時刻検出回路

Publications (1)

Publication Number Publication Date
JPS5869183A true JPS5869183A (ja) 1983-04-25

Family

ID=15861117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56168062A Pending JPS5869183A (ja) 1981-10-21 1981-10-21 基準時刻検出回路

Country Status (5)

Country Link
US (1) US4621288A (ja)
EP (1) EP0091492B1 (ja)
JP (1) JPS5869183A (ja)
DE (1) DE3277434D1 (ja)
WO (1) WO1983001552A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4677388A (en) * 1985-10-17 1987-06-30 Ampex Corporation Synchronization slicer
JPH0813096B2 (ja) * 1989-05-29 1996-02-07 日本ビクター株式会社 同期分離回路
US5274452A (en) * 1990-06-21 1993-12-28 Matsushita Electric Industrial Co., Ltd. Horizontal synchronizing signal separator
US5249228A (en) * 1992-06-22 1993-09-28 Rca Thomson Licensing Corporation Cable television signal scrambling system
IL120145A (en) * 1997-02-04 1999-10-28 Oren Semiconductor Ltd Sync signal separator apparatus
JP2000238449A (ja) 1999-02-18 2000-09-05 Fuji Photo Film Co Ltd 水なし平版印刷原版

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3567860A (en) * 1968-03-07 1971-03-02 Hewlett Packard Co Television synchronizing system
US3678199A (en) * 1971-03-18 1972-07-18 Control Concepts Corp Vertical locking circuit
FR2204093B1 (ja) * 1972-10-23 1977-04-01 Radiotechnique Compelec
JPS583433B2 (ja) * 1973-01-23 1983-01-21 日立電子株式会社 テレビジヨンシンゴウサイセイホウシキ
JPS5637781A (en) * 1979-09-04 1981-04-11 Toshiba Corp Reference pulse generator
JPS56165469A (en) * 1980-05-23 1981-12-19 Sony Corp Detecting method of vertical synchronous signal
JPS5864881A (ja) * 1981-10-14 1983-04-18 Sony Corp 基準時刻検出回路
JPS58154979A (ja) * 1982-03-09 1983-09-14 Sony Corp ゴ−スト除去装置

Also Published As

Publication number Publication date
EP0091492A4 (en) 1985-07-01
US4621288A (en) 1986-11-04
EP0091492A1 (en) 1983-10-19
DE3277434D1 (en) 1987-11-05
WO1983001552A1 (en) 1983-04-28
EP0091492B1 (en) 1987-09-30

Similar Documents

Publication Publication Date Title
JPS5869183A (ja) 基準時刻検出回路
JPS63233677A (ja) ノイズ低減回路
EP0143854B1 (en) Apparatus for removing ghost images
JPS6316071B2 (ja)
JPS61271666A (ja) ドロツプアウト検出装置
JPS58154979A (ja) ゴ−スト除去装置
US4618891A (en) Reference time detecting circuit
JPS59219076A (ja) C−mos負荷型増幅器を備えたゴ−スト除去装置
JPS5864881A (ja) 基準時刻検出回路
JPS59214386A (ja) ゴ−スト除去装置
JP2956983B2 (ja) 垂直同期信号分離回路
JPS6083473A (ja) ゴ−スト除去装置
JPS5860884A (ja) 基準時刻検出回路
JPH0135545B2 (ja)
JPH0670195A (ja) 同期分離回路
JPH0519866B2 (ja)
JPS6057775A (ja) 信号発生装置
JPS6062780A (ja) 波形等化回路
JPH03101380A (ja) ゴースト除去装置
JPH0249075B2 (ja)
JPS60174581A (ja) 輪郭補正回路
JPS5869182A (ja) 基準時刻検出回路
JPS6055771A (ja) 波形等化回路
JPH0425757B2 (ja)
JPS5875979A (ja) ゴ−スト除去装置