JPH0670195A - 同期分離回路 - Google Patents
同期分離回路Info
- Publication number
- JPH0670195A JPH0670195A JP4245508A JP24550892A JPH0670195A JP H0670195 A JPH0670195 A JP H0670195A JP 4245508 A JP4245508 A JP 4245508A JP 24550892 A JP24550892 A JP 24550892A JP H0670195 A JPH0670195 A JP H0670195A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- clamp
- synchronization
- sync
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】 ノイズやドロップアウト等の外乱の影響を受
けることなく、より安定した同期信号を得ることが可能
な同期分離回路を提供する。 【構成】 入力映像信号に対し非同期式クランプ回路１
でクランプをかけ、第１の同期分離回路２でスライスす
ることによってパルスを得、同期検出回路３においてそ
のパルスのパルス幅がある一定の範囲内にあるとき同期
信号と判断し、この同期信号のエッジを基準としてクラ
ンプパルス発生回路４でクランプパルスを発生させる。
そして、このクランプパルスによって同期式クランプ回
路５を動作させて安定したブランキングレベルの映像信
号を得、この映像信号から第２の同期分離回路６で同期
分離する。
けることなく、より安定した同期信号を得ることが可能
な同期分離回路を提供する。 【構成】 入力映像信号に対し非同期式クランプ回路１
でクランプをかけ、第１の同期分離回路２でスライスす
ることによってパルスを得、同期検出回路３においてそ
のパルスのパルス幅がある一定の範囲内にあるとき同期
信号と判断し、この同期信号のエッジを基準としてクラ
ンプパルス発生回路４でクランプパルスを発生させる。
そして、このクランプパルスによって同期式クランプ回
路５を動作させて安定したブランキングレベルの映像信
号を得、この映像信号から第２の同期分離回路６で同期
分離する。
Description
【０００１】
【産業上の利用分野】本発明は、同期分離回路に関し、
特に高精細度（ＨＤ：High Definition)アナログ・コン
ポーネント映像信号を取り扱いかつ記録や再生を行うビ
デオ機器における信号処理に用いて好適な同期分離回路
に関する。
特に高精細度（ＨＤ：High Definition)アナログ・コン
ポーネント映像信号を取り扱いかつ記録や再生を行うビ
デオ機器における信号処理に用いて好適な同期分離回路
に関する。
【０００２】
【従来の技術】映像信号処理において、水平同期信号の
正確な時間情報を得るために、映像信号に非同期式のク
ランプをかけて同期分離し、この同期分離によって得た
クランプパルスで上記映像信号に同期式のクランプをか
けることにより、安定したブランキングレベルの映像信
号にし、これを一定電圧でスライスすることによって同
期信号の分離を実現している。この構成での問題点は、
ノイズやドロップアウトを多く含む映像信号の場合、ク
ランプ回路の誤動作が頻繁に発生し、正規のタイミング
の同期信号が得にくくなることである。
正確な時間情報を得るために、映像信号に非同期式のク
ランプをかけて同期分離し、この同期分離によって得た
クランプパルスで上記映像信号に同期式のクランプをか
けることにより、安定したブランキングレベルの映像信
号にし、これを一定電圧でスライスすることによって同
期信号の分離を実現している。この構成での問題点は、
ノイズやドロップアウトを多く含む映像信号の場合、ク
ランプ回路の誤動作が頻繁に発生し、正規のタイミング
の同期信号が得にくくなることである。
【０００３】
【発明が解決しようとする課題】通常、この誤動作を防
止するために、クランプパルスを生成する回路で、１Ｈ
（Ｈは水平走査期間）に近いマスクパルスを生成し、こ
のマスクパルスによってノイズやドロップアウトをマス
クする方法が採られている。しかし、この方法の場合、
マスクパルスのパルス幅が完全に１Ｈであれば問題ない
が、パルス幅を決める素子定数の精度や映像信号のジッ
ター等の影響を考慮すると、０．７〜０．８Ｈ程度しか
マスクできない。したがって、マスクできない部分のノ
イズやドロップアウトは、クランプの誤動作を誘発し、
同期信号は乱れることになる。このため、この誤動作を
できる限り低減できる同期分離回路が望まれている。
止するために、クランプパルスを生成する回路で、１Ｈ
（Ｈは水平走査期間）に近いマスクパルスを生成し、こ
のマスクパルスによってノイズやドロップアウトをマス
クする方法が採られている。しかし、この方法の場合、
マスクパルスのパルス幅が完全に１Ｈであれば問題ない
が、パルス幅を決める素子定数の精度や映像信号のジッ
ター等の影響を考慮すると、０．７〜０．８Ｈ程度しか
マスクできない。したがって、マスクできない部分のノ
イズやドロップアウトは、クランプの誤動作を誘発し、
同期信号は乱れることになる。このため、この誤動作を
できる限り低減できる同期分離回路が望まれている。
【０００４】本発明は、上述した点に鑑みてなされたも
のであり、ノイズやドロップアウト等の外乱の影響を受
けることなく、より安定した同期信号を得ることが可能
な同期分離回路を提供することを目的とする。
のであり、ノイズやドロップアウト等の外乱の影響を受
けることなく、より安定した同期信号を得ることが可能
な同期分離回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明による同期分離回
路は、入力映像信号を所定の電位にクランプする非同期
式クランプ手段と、この非同期式クランプ手段の出力信
号から同期信号を分離する第１の同期分離手段と、この
第１の同期分離手段の出力信号からドロップアウトおよ
びノイズ成分を除去して同期信号のみを検出する同期検
出手段と、この同期検出手段の出力信号に基づいてクラ
ンプパルスを発生する手段と、このクランプパルスに同
期して入力映像信号をクランプする同期式クランプ手段
とを備えている。
路は、入力映像信号を所定の電位にクランプする非同期
式クランプ手段と、この非同期式クランプ手段の出力信
号から同期信号を分離する第１の同期分離手段と、この
第１の同期分離手段の出力信号からドロップアウトおよ
びノイズ成分を除去して同期信号のみを検出する同期検
出手段と、この同期検出手段の出力信号に基づいてクラ
ンプパルスを発生する手段と、このクランプパルスに同
期して入力映像信号をクランプする同期式クランプ手段
とを備えている。
【０００６】
【作用】入力映像信号に非同期式のクランプをかけ、ス
ライスすることによってパルスを得、そのパルスのパル
ス幅がある一定の範囲内にあるとき同期信号と判断し、
この同期信号のエッジを基準としてクランプパルスを得
る。このクランプパルスによって同期式のクランプ回路
を動作させることにより、安定したブランキングレベル
の映像信号を得る。そして、この映像信号から同期分離
することで、ドロップアウト等の外乱の影響を受けるこ
となく、より安定した同期信号を得る。
ライスすることによってパルスを得、そのパルスのパル
ス幅がある一定の範囲内にあるとき同期信号と判断し、
この同期信号のエッジを基準としてクランプパルスを得
る。このクランプパルスによって同期式のクランプ回路
を動作させることにより、安定したブランキングレベル
の映像信号を得る。そして、この映像信号から同期分離
することで、ドロップアウト等の外乱の影響を受けるこ
となく、より安定した同期信号を得る。
【０００７】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明の一実施例を示すブロック
図であり、高精細度（高品位）アナログ・コンポーネン
ト映像信号を取り扱いかつ記録や再生を行うビデオ機器
における同期分離回路に適用した場合を示す。図におい
て、回路入力である高精細度アナログ・コンポーネント
映像信号のＹ信号もしくはＲ／Ｇ／Ｂ信号は、非同期式
クランプ回路１に供給される。非同期式クランプ回路１
は、周知のダイオードクランプ等の手段により、同期信
号の底（シンクチップ）の電位をラフに揃える働きをす
る。非同期式クランプ回路１の出力は、第１の同期分離
回路２に供給される。
に説明する。図１は、本発明の一実施例を示すブロック
図であり、高精細度（高品位）アナログ・コンポーネン
ト映像信号を取り扱いかつ記録や再生を行うビデオ機器
における同期分離回路に適用した場合を示す。図におい
て、回路入力である高精細度アナログ・コンポーネント
映像信号のＹ信号もしくはＲ／Ｇ／Ｂ信号は、非同期式
クランプ回路１に供給される。非同期式クランプ回路１
は、周知のダイオードクランプ等の手段により、同期信
号の底（シンクチップ）の電位をラフに揃える働きをす
る。非同期式クランプ回路１の出力は、第１の同期分離
回路２に供給される。
【０００８】第１の同期分離回路２は、ブランキングレ
ベルからシンクレベルまでの間の所定の電位でスライス
することによって同期信号を分離する。この第１の同期
分離回路２の出力には、図２に示すように、同期信号以
外にも、入力信号に乗っている傷等に起因するドロップ
アウトやノイズ等の外乱のレベルがスライス電位よりも
低い場合にもパルスとして現れる。この不要なパルスは
次段の同期検出回路３で抑制される。この同期検出回路
３の詳細については、後述する。同期検出回路３の出力
は、クランプパルス発生回路４に供給される。クランプ
パルス発生回路４は、ノンリトリガブル・モノマルチ等
の遅延手段によって構成され、同期検出回路３を経た同
期信号の立下がりエッジに応答して、映像信号の正極性
パルス終了点からクランプ終了点のタイミングにクラン
プパルスを発生する。このクランプパルスは同期式クラ
ンプ回路５に供給される。
ベルからシンクレベルまでの間の所定の電位でスライス
することによって同期信号を分離する。この第１の同期
分離回路２の出力には、図２に示すように、同期信号以
外にも、入力信号に乗っている傷等に起因するドロップ
アウトやノイズ等の外乱のレベルがスライス電位よりも
低い場合にもパルスとして現れる。この不要なパルスは
次段の同期検出回路３で抑制される。この同期検出回路
３の詳細については、後述する。同期検出回路３の出力
は、クランプパルス発生回路４に供給される。クランプ
パルス発生回路４は、ノンリトリガブル・モノマルチ等
の遅延手段によって構成され、同期検出回路３を経た同
期信号の立下がりエッジに応答して、映像信号の正極性
パルス終了点からクランプ終了点のタイミングにクラン
プパルスを発生する。このクランプパルスは同期式クラ
ンプ回路５に供給される。
【０００９】同期式クランプ回路５は、クランプパルス
発生回路４で発生されるクランプパルスによって入力映
像信号に対し同期式のクランプをかけるためのものであ
り、ブランキングレベルを一定の電位に保つ働きをす
る。この同期式クランプ回路５においては、クランプパ
ルス発生回路４から不要なクランプパルスが入力されな
いので、映像信号が異常に浮き上がったり、沈んだりす
るのが抑えられる。同期式クランプ回路５の出力は、第
２の同期分離回路６に供給される。第２の同期分離回路
６は、第１の同期分離回路２と同様に、ブランキングレ
ベルとシンクレベルの間の所定の電位でスライスするこ
とにより、入力された映像信号の水平同期信号および垂
直同期信号のタイミングを忠実に再現する。
発生回路４で発生されるクランプパルスによって入力映
像信号に対し同期式のクランプをかけるためのものであ
り、ブランキングレベルを一定の電位に保つ働きをす
る。この同期式クランプ回路５においては、クランプパ
ルス発生回路４から不要なクランプパルスが入力されな
いので、映像信号が異常に浮き上がったり、沈んだりす
るのが抑えられる。同期式クランプ回路５の出力は、第
２の同期分離回路６に供給される。第２の同期分離回路
６は、第１の同期分離回路２と同様に、ブランキングレ
ベルとシンクレベルの間の所定の電位でスライスするこ
とにより、入力された映像信号の水平同期信号および垂
直同期信号のタイミングを忠実に再現する。
【００１０】図３は、図１における同期検出回路３の一
例のブロック図である。この同期検出回路３は、同期信
号の前エッジを検出する前エッジ検出回路３１と、同期
信号の後エッジを検出する後エッジ検出回路３２と、前
エッジ検出回路３１の検出出力によってトリガされるモ
ノマルチ・バイブレータ３３と、このモノマルチ（Ｍ
Ｍ）３３の出力と後エッジ検出回路３２の検出出力との
論理積をとるＡＮＤゲート３４とによって構成されてい
る。
例のブロック図である。この同期検出回路３は、同期信
号の前エッジを検出する前エッジ検出回路３１と、同期
信号の後エッジを検出する後エッジ検出回路３２と、前
エッジ検出回路３１の検出出力によってトリガされるモ
ノマルチ・バイブレータ３３と、このモノマルチ（Ｍ
Ｍ）３３の出力と後エッジ検出回路３２の検出出力との
論理積をとるＡＮＤゲート３４とによって構成されてい
る。
【００１１】図４は、図３における前エッジ検出回路３
１および後エッジ検出回路３２の具体的な回路構成の一
例を示す回路図である。図４において、エミッタが共通
接続されて差動動作をなす差動トランジスタ対Ｑ1 ，Ｑ
2 が設けられており、この差動トランジスタ対Ｑ1 ，Ｑ
2 の各ベース間に第１の同期分離回路２で分離された同
期信号が印加される。この差動トランジスタ対Ｑ1 ，Ｑ
2 のエミッタ共通接続点にはＩなる電流を吸い込む定電
流源４１が接続されており、また差動トランジスタ対Ｑ
1 ，Ｑ2 の各コレクタには、定電流源４２，４３によっ
て定電流源４１の１／２の電流（Ｉ／２）がそれぞれ流
し込まれる。
１および後エッジ検出回路３２の具体的な回路構成の一
例を示す回路図である。図４において、エミッタが共通
接続されて差動動作をなす差動トランジスタ対Ｑ1 ，Ｑ
2 が設けられており、この差動トランジスタ対Ｑ1 ，Ｑ
2 の各ベース間に第１の同期分離回路２で分離された同
期信号が印加される。この差動トランジスタ対Ｑ1 ，Ｑ
2 のエミッタ共通接続点にはＩなる電流を吸い込む定電
流源４１が接続されており、また差動トランジスタ対Ｑ
1 ，Ｑ2 の各コレクタには、定電流源４２，４３によっ
て定電流源４１の１／２の電流（Ｉ／２）がそれぞれ流
し込まれる。
【００１２】差動トランジスタ対Ｑ1 ，Ｑ2 の各コレク
タと接地間には、コンデンサＣ1 ，Ｃ2 がそれぞれ接続
され、さらにこれらコンデンサＣ1 ，Ｃ2 には、上限リ
ミット用トランジスタＱ3 ，Ｑ4 がそれぞれ並列に接続
されている。上限リミット用トランジスタＱ3 ，Ｑ4 の
各ベースには、上限レベルを決定する所定の基準電圧Ｅ
H が印加されている。また、差動トランジスタ対Ｑ1 ，
Ｑ2 の各コレクタと電源ＶCCには、下限リミット用トラ
ンジスタＱ5 ，Ｑ6 がそれぞれ接続され、これら下限リ
ミット用トランジスタＱ5 ，Ｑ6 の各ベースには、下限
レベルを決定する所定の基準電圧ＥLが印加されてい
る。
タと接地間には、コンデンサＣ1 ，Ｃ2 がそれぞれ接続
され、さらにこれらコンデンサＣ1 ，Ｃ2 には、上限リ
ミット用トランジスタＱ3 ，Ｑ4 がそれぞれ並列に接続
されている。上限リミット用トランジスタＱ3 ，Ｑ4 の
各ベースには、上限レベルを決定する所定の基準電圧Ｅ
H が印加されている。また、差動トランジスタ対Ｑ1 ，
Ｑ2 の各コレクタと電源ＶCCには、下限リミット用トラ
ンジスタＱ5 ，Ｑ6 がそれぞれ接続され、これら下限リ
ミット用トランジスタＱ5 ，Ｑ6 の各ベースには、下限
レベルを決定する所定の基準電圧ＥLが印加されてい
る。
【００１３】差動トランジスタ対Ｑ1 ，Ｑ2 の各コレク
タ出力は、コンパレータ４４の非反転入力および反転入
力になるとともに、コンパレータ４５の反転入力および
非反転入力になる。コンパレータ４４，４５の各出力
は、ＮＡＮＤゲート４６，４７の各一入力となる。ＮＡ
ＮＤゲート４６には、インバータ４８で反転された第１
の同期分離回路２の出力が他入力として供給され、その
出力が前エッジ検出出力となる。一方、ＮＡＮＤゲート
４７には、第１の同期分離回路２の出力がそのまま他入
力として供給され、その出力が後エッジ検出出力とな
る。
タ出力は、コンパレータ４４の非反転入力および反転入
力になるとともに、コンパレータ４５の反転入力および
非反転入力になる。コンパレータ４４，４５の各出力
は、ＮＡＮＤゲート４６，４７の各一入力となる。ＮＡ
ＮＤゲート４６には、インバータ４８で反転された第１
の同期分離回路２の出力が他入力として供給され、その
出力が前エッジ検出出力となる。一方、ＮＡＮＤゲート
４７には、第１の同期分離回路２の出力がそのまま他入
力として供給され、その出力が後エッジ検出出力とな
る。
【００１４】次に、かかる構成の同期検出回路３の動作
について、図５の波形図を参照しつつ説明する。なお、
図５において、（Ａ）は同期検出回路３の入力、即ち第
１の同期分離回路２の出力を、（Ｂ），（Ｃ）は差動ト
ランジスタ対Ｑ1 ，Ｑ2 の各コレクタ出力を、（Ｄ）は
前エッジ検出回路３１の検出出力を、（Ｅ）は後エッジ
検出回路３２の検出出力を、（Ｆ）はモノマルチ３３の
出力を、（Ｇ）は同期検出回路３の出力をそれぞれ示し
ている。
について、図５の波形図を参照しつつ説明する。なお、
図５において、（Ａ）は同期検出回路３の入力、即ち第
１の同期分離回路２の出力を、（Ｂ），（Ｃ）は差動ト
ランジスタ対Ｑ1 ，Ｑ2 の各コレクタ出力を、（Ｄ）は
前エッジ検出回路３１の検出出力を、（Ｅ）は後エッジ
検出回路３２の検出出力を、（Ｆ）はモノマルチ３３の
出力を、（Ｇ）は同期検出回路３の出力をそれぞれ示し
ている。
【００１５】先ず、前エッジ検出回路３１および後エッ
ジ検出回路３２において、第１の同期分離回路２の出力
である同期信号（Ａ）の立下がりエッジおよび立上がり
エッジを基準に両極性の台形波（Ｂ），（Ｃ）の生成が
行われる。そして、第１の同期分離回路２の出力（Ａ）
および台形波（Ｂ），（Ｃ）に基づいて前エッジおよび
後エッジの検出が行われる。すなわち、第１の同期分離
回路２の出力（Ａ）が低レベルでかつ台形波（Ｂ）が台
形波（Ｃ）よりも大きいときに、ＮＡＮＤゲート４６の
出力として低レベル（“Ｌ”レベル）の前エッジ検出パ
ルス（Ｄ）が得られる。一方、第１の同期分離回路２の
出力（Ａ）が高レベル（“Ｈ”レベル）でかつ台形波
（Ｃ）が台形波（Ｂ）よりも大きいときには、ＮＡＮＤ
ゲート４７の出力として低レベルの後エッジ検出パルス
（Ｅ）が得られる。
ジ検出回路３２において、第１の同期分離回路２の出力
である同期信号（Ａ）の立下がりエッジおよび立上がり
エッジを基準に両極性の台形波（Ｂ），（Ｃ）の生成が
行われる。そして、第１の同期分離回路２の出力（Ａ）
および台形波（Ｂ），（Ｃ）に基づいて前エッジおよび
後エッジの検出が行われる。すなわち、第１の同期分離
回路２の出力（Ａ）が低レベルでかつ台形波（Ｂ）が台
形波（Ｃ）よりも大きいときに、ＮＡＮＤゲート４６の
出力として低レベル（“Ｌ”レベル）の前エッジ検出パ
ルス（Ｄ）が得られる。一方、第１の同期分離回路２の
出力（Ａ）が高レベル（“Ｈ”レベル）でかつ台形波
（Ｃ）が台形波（Ｂ）よりも大きいときには、ＮＡＮＤ
ゲート４７の出力として低レベルの後エッジ検出パルス
（Ｅ）が得られる。
【００１６】また、モノマルチ３３において、第１の同
期分離回路２の出力（Ａ）の立下がりのタイミングを基
準として、負極性の同期信号（Ａ）のパルス幅よりも広
いパルス幅τのゲートパルス（Ｆ）を生成する。このゲ
ートパルス（Ｆ）のパルス幅τは、正常な同期信号のパ
ルス幅に対応して決定される。そして、ゲートパルス
（Ｆ）および後エッジ検出パルス（Ｅ）が共に“Ｌ”レ
ベルのとき、負論理のＡＮＤゲート３４の出力として同
期パルス（Ｇ）が得られる。この同期パルス（Ｇ）の立
下がりエッジがシンクの位相となり、この同期パルス
（Ｇ）をクランプパルス発生回路４に供給することによ
り、クランプパルスが得られる。なお、本例で述べた論
理レベルは一例を示したに過ぎず、各パルスの極性は、
正負どちらであっても構わない。
期分離回路２の出力（Ａ）の立下がりのタイミングを基
準として、負極性の同期信号（Ａ）のパルス幅よりも広
いパルス幅τのゲートパルス（Ｆ）を生成する。このゲ
ートパルス（Ｆ）のパルス幅τは、正常な同期信号のパ
ルス幅に対応して決定される。そして、ゲートパルス
（Ｆ）および後エッジ検出パルス（Ｅ）が共に“Ｌ”レ
ベルのとき、負論理のＡＮＤゲート３４の出力として同
期パルス（Ｇ）が得られる。この同期パルス（Ｇ）の立
下がりエッジがシンクの位相となり、この同期パルス
（Ｇ）をクランプパルス発生回路４に供給することによ
り、クランプパルスが得られる。なお、本例で述べた論
理レベルは一例を示したに過ぎず、各パルスの極性は、
正負どちらであっても構わない。
【００１７】ここで、第１の同期分離回路２から供給さ
れる同期信号（Ａ）のパルス幅が、正常なパルス幅より
も極端に広い場合について考えてみる。この場合は、図
５からも明らかなように、後エッジ検出パルス（Ｅ）が
ゲートパルス（Ｆ）の発生期間に存在しないことから同
期パルス（Ｇ）が発生しないため、クランプパルス発生
回路４でクランプパルスを生成することはできない。
れる同期信号（Ａ）のパルス幅が、正常なパルス幅より
も極端に広い場合について考えてみる。この場合は、図
５からも明らかなように、後エッジ検出パルス（Ｅ）が
ゲートパルス（Ｆ）の発生期間に存在しないことから同
期パルス（Ｇ）が発生しないため、クランプパルス発生
回路４でクランプパルスを生成することはできない。
【００１８】一方、第１の同期分離回路２から供給され
る同期信号（Ａ）のパルス幅が、正常なパルス幅よりも
極端に狭い場合について考えてみる。このときの様子を
図６に示す。すなわち、同期信号（Ａ）のパルス幅が、
図５に示す通常の同期信号（Ａ）が入力されたときの台
形波（Ｂ），（Ｃ）の斜辺の長さの半分以下の場合は、
台形波（Ｂ），（Ｃ）はそれぞれの波形がクロスするポ
イントまで到達できないために、エッジ検出パルス
（Ｄ），（Ｅ）は出力されず、結果として、クランプパ
ルス発生回路４に同期パルス（Ｇ）を供給できないの
で、クランプパルスは発生しない。
る同期信号（Ａ）のパルス幅が、正常なパルス幅よりも
極端に狭い場合について考えてみる。このときの様子を
図６に示す。すなわち、同期信号（Ａ）のパルス幅が、
図５に示す通常の同期信号（Ａ）が入力されたときの台
形波（Ｂ），（Ｃ）の斜辺の長さの半分以下の場合は、
台形波（Ｂ），（Ｃ）はそれぞれの波形がクロスするポ
イントまで到達できないために、エッジ検出パルス
（Ｄ），（Ｅ）は出力されず、結果として、クランプパ
ルス発生回路４に同期パルス（Ｇ）を供給できないの
で、クランプパルスは発生しない。
【００１９】したがって、台形波（Ｂ），（Ｃ）の斜辺
の長さの半分よりも短いパルスとなるようなノイズ、ま
たは、ゲートパルス（Ｆ）で設定される期間よりも広い
パルス幅のパルスとなるような傷等に起因するドロップ
アウトに対しては、クランプパルス発生回路４ではクラ
ンプパルスが発生されないので、クランプ回路５での誤
動作を低減できる。また、垂直ブランキング期間には垂
直同期信号があり、その形状は水平同期信号に対して充
分にパルス幅の広いパルスなので、上記のような動作に
従い、クランプパルスは発生しない。
の長さの半分よりも短いパルスとなるようなノイズ、ま
たは、ゲートパルス（Ｆ）で設定される期間よりも広い
パルス幅のパルスとなるような傷等に起因するドロップ
アウトに対しては、クランプパルス発生回路４ではクラ
ンプパルスが発生されないので、クランプ回路５での誤
動作を低減できる。また、垂直ブランキング期間には垂
直同期信号があり、その形状は水平同期信号に対して充
分にパルス幅の広いパルスなので、上記のような動作に
従い、クランプパルスは発生しない。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
入力映像信号に非同期式のクランプをかけ、スライスす
ることによってパルスを得、そのパルスのパルス幅があ
る一定の範囲内にあるとき同期信号と判断し、この同期
信号のエッジを基準としてクランプパルスを得るように
し、同期信号をパルスの幅で検出するようにしたことに
より、所定のパルス幅よりも狭いドロップアウトやノイ
ズ、あるいは広いドロップアウトなどで生じたパルスの
エッジから不要なクランプパルスを生成することがない
ので、同期式クランプ回路の誤動作を抑えることができ
る。
入力映像信号に非同期式のクランプをかけ、スライスす
ることによってパルスを得、そのパルスのパルス幅があ
る一定の範囲内にあるとき同期信号と判断し、この同期
信号のエッジを基準としてクランプパルスを得るように
し、同期信号をパルスの幅で検出するようにしたことに
より、所定のパルス幅よりも狭いドロップアウトやノイ
ズ、あるいは広いドロップアウトなどで生じたパルスの
エッジから不要なクランプパルスを生成することがない
ので、同期式クランプ回路の誤動作を抑えることができ
る。
【００２１】また、正しいクランプパルスによって同期
式のクランプをかけるので、安定したブランキングレベ
ルの映像信号を得ることができるとともに、この映像信
号から同期分離することによって時間的に正確な同期信
号を得ることができる。さらに、垂直ブランキング区間
の特有のパルス、即ち垂直同期パルスによるクランプの
誤動作を防止することもできる。
式のクランプをかけるので、安定したブランキングレベ
ルの映像信号を得ることができるとともに、この映像信
号から同期分離することによって時間的に正確な同期信
号を得ることができる。さらに、垂直ブランキング区間
の特有のパルス、即ち垂直同期パルスによるクランプの
誤動作を防止することもできる。
【図１】本発明の一実施例を示すブロック図である。
【図２】ノイズの影響を受ける場合の映像信号および同
期分離出力の関係を示す波形図である。
期分離出力の関係を示す波形図である。
【図３】同期検出回路の一例を示すブロック図である。
【図４】前エッジ検出回路および後エッジ検出回路の具
体的な回路構成の一例を示す回路図である。
体的な回路構成の一例を示す回路図である。
【図５】通常の同期信号が入力された場合の動作を説明
するための波形図である。
するための波形図である。
【図６】正常のパルス幅よりも極端に狭いパルス幅の同
期信号が入力された場合の動作を説明するための波形図
である。
期信号が入力された場合の動作を説明するための波形図
である。
１ 非同期式クランプ回路 ２ 第１の同期分離回路 ３ 同期検出回路 ４ クランプパルス発生回路 ５ 同期式クランプ回路 ６ 第２の同期分離回路 ３１ 前エッジ検出回路 ３２ 後エッジ検出回路
Claims (5)
- 【請求項１】 入力映像信号を所定の電位にクランプす
る非同期式クランプ手段と、 前記非同期式クランプ手段の出力信号から同期信号を分
離する第１の同期分離手段と、 前記第１の同期分離手段の出力信号からドロップアウト
およびノイズ成分を除去して同期信号のみを検出する同
期検出手段と、 前記同期検出手段の出力信号に基づいてクランプパルス
を発生するクランプパルス発生手段と、 前記クランプパルスに同期して前記入力映像信号をクラ
ンプする同期式クランプ手段とを備えたことを特徴とす
る同期分離回路。 - 【請求項２】 前記同期検出手段は、前記第１の同期分
離手段の出力信号の極性反転の前エッジを検出する前エ
ッジ検出手段と、前記第１の同期分離手段の出力信号の
極性反転の後エッジを検出する後エッジ検出手段と、前
記前エッジの検出タイミングから所定期間に亘ってゲー
トパルスを発生する手段と、前記ゲートパルスと前記エ
ッジ検出手段の出力信号との論理積をとるＡＮＤゲート
とからなることを特徴とする請求項１記載の同期分離回
路。 - 【請求項３】 前記前エッジ検出手段および前記後エッ
ジ検出手段は、前記第１の同期分離手段の出力信号の極
性反転の前エッジおよび後エッジを基準に両極性の台形
波信号を発生する台形波発生手段と、前記第１の同期分
離手段の出力信号および前記両極性の台形波信号に基づ
いて前エッジ検出パルスおよび後エッジ検出パルスを発
生する手段とからなることを特徴とする請求項２記載の
同期分離回路。 - 【請求項４】 前記台形波発生手段は、エミッタが共通
接続されて差動動作をなすとともに、各ベース間に前記
第１の同期分離手段の出力信号が印加される差動トラン
ジスタ対と、前記エミッタ共通接続点に接続されて所定
の電流を吸い込む第１の定電流源と、前記差動トランジ
スタ対の各コレクタに前記第１の定電流源の１／２の電
流をそれぞれ流し込む第２，第３の定電流源と、前記差
動トランジスタ対の各コレクタと基準電位点間に接続さ
れた第１，第２のコンデンサとを備えたことを特徴とす
る請求項３記載の同期分離回路。 - 【請求項５】 前記台形波発生手段は、前記第１，第２
のコンデンサへの充電時に前記第１，第２のコンデンサ
の各出力電位が第１の所定電位に達したとき充電を禁止
する上限リミット手段と、前記第１，第２のコンデンサ
の放電時に前記第１，第２のコンデンサの各出力電位が
前記第１の所定電位よりも低い第２の所定電位に達した
とき放電を禁止する下限リミット手段とを備えたことを
特徴とする同期分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24550892A JP3321842B2 (ja) | 1992-08-21 | 1992-08-21 | 同期分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24550892A JP3321842B2 (ja) | 1992-08-21 | 1992-08-21 | 同期分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0670195A true JPH0670195A (ja) | 1994-03-11 |
| JP3321842B2 JP3321842B2 (ja) | 2002-09-09 |
Family
ID=17134725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24550892A Expired - Fee Related JP3321842B2 (ja) | 1992-08-21 | 1992-08-21 | 同期分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3321842B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100360415B1 (ko) * | 2001-02-28 | 2002-11-13 | 삼성전자 주식회사 | 입력 영상 신호의 동적 범위를 넓히고 라인 노이즈를최소화할 수 있는 클램프 회로 및 방법 |
| JP2006304228A (ja) * | 2005-04-25 | 2006-11-02 | Kowa Co | 受信器、及び該受信器を備えた映像信号伝送装置 |
| JP2006304227A (ja) * | 2005-04-25 | 2006-11-02 | Kowa Co | 受信器、及び該受信器を備えた映像信号伝送装置 |
| US7625094B2 (en) | 2004-02-26 | 2009-12-01 | Toshiba Materials Co., Ltd. | Switch lighting EL sheet and lighting switch and electronic apparatus using it |
-
1992
- 1992-08-21 JP JP24550892A patent/JP3321842B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100360415B1 (ko) * | 2001-02-28 | 2002-11-13 | 삼성전자 주식회사 | 입력 영상 신호의 동적 범위를 넓히고 라인 노이즈를최소화할 수 있는 클램프 회로 및 방법 |
| US7625094B2 (en) | 2004-02-26 | 2009-12-01 | Toshiba Materials Co., Ltd. | Switch lighting EL sheet and lighting switch and electronic apparatus using it |
| JP2006304228A (ja) * | 2005-04-25 | 2006-11-02 | Kowa Co | 受信器、及び該受信器を備えた映像信号伝送装置 |
| JP2006304227A (ja) * | 2005-04-25 | 2006-11-02 | Kowa Co | 受信器、及び該受信器を備えた映像信号伝送装置 |
| JP4744185B2 (ja) * | 2005-04-25 | 2011-08-10 | 興和株式会社 | 受信器、及び該受信器を備えた映像信号伝送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3321842B2 (ja) | 2002-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850001946B1 (ko) | 디지탈 파형 정형회로 | |
| JP3321842B2 (ja) | 同期分離回路 | |
| KR930003565B1 (ko) | 동기신호 분리장치 | |
| JP3099312B2 (ja) | 位相検出回路 | |
| JP2596183B2 (ja) | 垂直ブランキングパルス出力装置 | |
| JP2597650B2 (ja) | クランプ回路 | |
| JP2956983B2 (ja) | 垂直同期信号分離回路 | |
| JPS5947909B2 (ja) | 同期分離装置 | |
| JP2963915B2 (ja) | 同期分離回路 | |
| JP3252968B2 (ja) | 垂直同期分離回路 | |
| JPH04180365A (ja) | ノイズパルス除去回路 | |
| SU1520586A1 (ru) | Устройство дл воспроизведени информации с магнитного носител | |
| JP2854173B2 (ja) | 同期信号分離形成装置 | |
| JPH0583645A (ja) | 電荷結合素子の出力信号処理回路 | |
| JPH05335908A (ja) | ゼロクロス検出装置 | |
| JPH11184422A (ja) | 同期信号処理回路および方法、表示装置、記憶媒体 | |
| JPS63153960A (ja) | Ｃｃｄ黒基準レベルクランプ回路 | |
| JP2605895B2 (ja) | トリガ信号発生器 | |
| JP2502742B2 (ja) | 水平同期信号検出装置 | |
| JPH0681241B2 (ja) | 直流再生回路 | |
| JP3030971B2 (ja) | 同期分離装置 | |
| JPH026705Y2 (ja) | ||
| JPH0574057A (ja) | 光記憶再生装置 | |
| JPH06327023A (ja) | バーストゲートパルス生成回路 | |
| JPS6358667A (ja) | デジタルデ−タスライス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |