JPH05335908A - ゼロクロス検出装置 - Google Patents
ゼロクロス検出装置Info
- Publication number
- JPH05335908A JPH05335908A JP4165546A JP16554692A JPH05335908A JP H05335908 A JPH05335908 A JP H05335908A JP 4165546 A JP4165546 A JP 4165546A JP 16554692 A JP16554692 A JP 16554692A JP H05335908 A JPH05335908 A JP H05335908A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- zero
- detection circuit
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 遅延時間の少ないゼロクロス検出装置を得る
ことを目的とする。 【構成】 被測定波形および後段回路によるその被測定
波形の遅延時間に応じた基準電圧を入力する第１，第２
の演算増幅器１１，１２と、その出力信号の立ち下り，
立ち上りを検出する立ち下り検出回路，立ち上り検出回
路１３，１４と、その出力波形のノイズを除去しゼロク
ロス信号として出力するノイズ除去回路４とを備えたも
のである。
ことを目的とする。 【構成】 被測定波形および後段回路によるその被測定
波形の遅延時間に応じた基準電圧を入力する第１，第２
の演算増幅器１１，１２と、その出力信号の立ち下り，
立ち上りを検出する立ち下り検出回路，立ち上り検出回
路１３，１４と、その出力波形のノイズを除去しゼロク
ロス信号として出力するノイズ除去回路４とを備えたも
のである。
Description
【０００１】
【産業上の利用分野】この発明は、波形の０電位点を検
出するゼロクロス検出装置に関するものである。
出するゼロクロス検出装置に関するものである。
【０００２】
【従来の技術】図５は従来のゼロクロス検出装置を示す
ブロック図であり、図において、１は交流波形などの被
測定波形を入力する入力端子、２は２台のダイオードで
構成され所定の電圧以上の被測定波形を入力した場合除
去するクランプ回路である。３は基準電圧を０電位とし
た演算増幅器、４は演算増幅器３の出力信号のノイズを
除去すると共に、被測定波形の０電位点を検出しゼロク
ロス信号を発生するノイズ除去回路である。
ブロック図であり、図において、１は交流波形などの被
測定波形を入力する入力端子、２は２台のダイオードで
構成され所定の電圧以上の被測定波形を入力した場合除
去するクランプ回路である。３は基準電圧を０電位とし
た演算増幅器、４は演算増幅器３の出力信号のノイズを
除去すると共に、被測定波形の０電位点を検出しゼロク
ロス信号を発生するノイズ除去回路である。
【０００３】次に動作について説明する。図６（ａ）に
示すような被測定波形を入力端子１入力するとクランプ
回路２によりクランプされた波形が演算増幅器３に送出
され、演算増幅器３ではその被測定波形と基準電圧０電
位とを比較する。この比較された信号はノイズ除去回路
４によりノイズ除去されると共に、図６（ｂ）に示すよ
うにそのノイズが除去された信号の０電位点を検出し、
ゼロクロス信号を発生する。
示すような被測定波形を入力端子１入力するとクランプ
回路２によりクランプされた波形が演算増幅器３に送出
され、演算増幅器３ではその被測定波形と基準電圧０電
位とを比較する。この比較された信号はノイズ除去回路
４によりノイズ除去されると共に、図６（ｂ）に示すよ
うにそのノイズが除去された信号の０電位点を検出し、
ゼロクロス信号を発生する。
【０００４】
【発明が解決しようとする課題】従来のゼロクロス検出
装置は以上のように構成されているので、演算増幅器３
以降の後段回路にサンプリング等を行うノイズ除去回路
４を用いてゼロクロス点を検出していたので、図６
（ｂ）に示したようにサンプリング周期による遅延時間
Ｔ0 が発生し、検出精度が悪くなり、この遅延時間Ｔ0
が大きくなるほどゼロクロス信号を用いる他回路に悪影
響を及ぼすなどの問題点があった。
装置は以上のように構成されているので、演算増幅器３
以降の後段回路にサンプリング等を行うノイズ除去回路
４を用いてゼロクロス点を検出していたので、図６
（ｂ）に示したようにサンプリング周期による遅延時間
Ｔ0 が発生し、検出精度が悪くなり、この遅延時間Ｔ0
が大きくなるほどゼロクロス信号を用いる他回路に悪影
響を及ぼすなどの問題点があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、遅延時間の少ないゼロクロス検
出装置を得ることを目的とする。
ためになされたもので、遅延時間の少ないゼロクロス検
出装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】請求項１の発明に係るゼ
ロクロス検出装置は、被測定波形および後段回路による
その被測定波形の遅延時間に応じた正側の基準電圧を入
力する第１の演算増幅器と、被測定波形および後段回路
によるその被測定波形の遅延時間に応じた負側の基準電
圧を入力する第２の演算増幅器と、第１の演算増幅器の
出力信号の立ち下りを検出する立ち下り検出回路と、第
２の演算増幅器の出力信号の立ち上りを検出する立ち上
り検出回路と、立ち下り検出回路および立ち上り検出回
路の出力信号のノイズを除去しゼロクロス信号として出
力するノイズ除去回路とを備えたものである。
ロクロス検出装置は、被測定波形および後段回路による
その被測定波形の遅延時間に応じた正側の基準電圧を入
力する第１の演算増幅器と、被測定波形および後段回路
によるその被測定波形の遅延時間に応じた負側の基準電
圧を入力する第２の演算増幅器と、第１の演算増幅器の
出力信号の立ち下りを検出する立ち下り検出回路と、第
２の演算増幅器の出力信号の立ち上りを検出する立ち上
り検出回路と、立ち下り検出回路および立ち上り検出回
路の出力信号のノイズを除去しゼロクロス信号として出
力するノイズ除去回路とを備えたものである。
【０００７】請求項２の発明に係るゼロクロス検出装置
は、被測定波形および後段回路によるその被測定波形の
遅延時間に応じた正側の基準電圧を入力する第１の演算
増幅器と、被測定波形および後段回路によるその被測定
波形の遅延時間に応じた負側の基準電圧を入力する第２
の演算増幅器と、第１の演算増幅器の出力信号の立ち下
りを検出する立ち下り検出回路と、第２の演算増幅器の
出力信号の立ち上りを検出する立ち上り検出回路と、立
ち下り検出回路および立ち上り検出回路の出力信号のノ
イズを除去しゼロクロス信号として出力するノイズ除去
回路と、ゼロクロス信号を遅延させるゼロクロス信号遅
延回路とを備えたものである。
は、被測定波形および後段回路によるその被測定波形の
遅延時間に応じた正側の基準電圧を入力する第１の演算
増幅器と、被測定波形および後段回路によるその被測定
波形の遅延時間に応じた負側の基準電圧を入力する第２
の演算増幅器と、第１の演算増幅器の出力信号の立ち下
りを検出する立ち下り検出回路と、第２の演算増幅器の
出力信号の立ち上りを検出する立ち上り検出回路と、立
ち下り検出回路および立ち上り検出回路の出力信号のノ
イズを除去しゼロクロス信号として出力するノイズ除去
回路と、ゼロクロス信号を遅延させるゼロクロス信号遅
延回路とを備えたものである。
【０００８】
【作用】請求項１の発明におけるゼロクロス検出装置
は、第１の演算増幅器により被測定波形とあらかじめ算
出された被測定波形の遅延時間に応じた正側の基準電圧
とを比較し、立ち下りが被測定波形の０電位点よりもそ
の遅延時間分進んだ信号を出力する。立ち下り検出回路
は遅延時間分進んだ信号の立ち下りを検出し検出信号を
送出する。同様に、第２の演算増幅器により被測定波形
とあらかじめ算出された被測定波形の遅延時間に応じた
負側の基準電圧とを比較し、立ち上りが被測定波形の０
電位点よりもその遅延時間分進んだ信号を出力する。立
ち上り検出回路は遅延時間分進んだ信号の立ち上りを検
出し検出信号を送出する。ノイズ除去回路は立ち下り検
出回路および立ち上り検出回路から送出された検出信号
を入力しゼロクロス信号として出力する。このノイズ除
去回路に入力された信号は内部に有するサンプリング回
路の原因により、あらかじめ算出しておいた遅延時間分
遅れる。したがって、ゼロクロス信号の検出誤差は小さ
くなる。
は、第１の演算増幅器により被測定波形とあらかじめ算
出された被測定波形の遅延時間に応じた正側の基準電圧
とを比較し、立ち下りが被測定波形の０電位点よりもそ
の遅延時間分進んだ信号を出力する。立ち下り検出回路
は遅延時間分進んだ信号の立ち下りを検出し検出信号を
送出する。同様に、第２の演算増幅器により被測定波形
とあらかじめ算出された被測定波形の遅延時間に応じた
負側の基準電圧とを比較し、立ち上りが被測定波形の０
電位点よりもその遅延時間分進んだ信号を出力する。立
ち上り検出回路は遅延時間分進んだ信号の立ち上りを検
出し検出信号を送出する。ノイズ除去回路は立ち下り検
出回路および立ち上り検出回路から送出された検出信号
を入力しゼロクロス信号として出力する。このノイズ除
去回路に入力された信号は内部に有するサンプリング回
路の原因により、あらかじめ算出しておいた遅延時間分
遅れる。したがって、ゼロクロス信号の検出誤差は小さ
くなる。
【０００９】請求項２の発明におけるゼロクロス信号遅
延回路は、ゼロクロス信号が実際のゼロクロス点より前
で発生した時、ゼロクロス信号を遅れ方向に調整する。
延回路は、ゼロクロス信号が実際のゼロクロス点より前
で発生した時、ゼロクロス信号を遅れ方向に調整する。
【００１０】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１において、１ａは交流波形などの
被測定波形を入力する入力端子、１ｂ、１ｃは基準電圧
を入力する入力端子、２は２台のダイオードで構成され
所定の電圧以上の被測定波形を入力した場合除去するク
ランプ回路である。１１は被測定波形および後段回路に
よる被測定波形の遅延時間に応じた正側の基準電圧を入
力する第１の演算増幅器、１２は被測定波形および後段
回路によるその被測定波形の遅延時間に応じた負側の基
準電圧を入力する第２の演算増幅器、１３は第１の演算
増幅器１１の出力信号の立ち下りを検出する立ち下りエ
ッジ検出回路（立ち下り検出回路）、１４は第２の演算
増幅器１２の出力信号の立ち上りを検出する立ち上りエ
ッジ検出回路（立ち上り検出回路）である。
ついて説明する。図１において、１ａは交流波形などの
被測定波形を入力する入力端子、１ｂ、１ｃは基準電圧
を入力する入力端子、２は２台のダイオードで構成され
所定の電圧以上の被測定波形を入力した場合除去するク
ランプ回路である。１１は被測定波形および後段回路に
よる被測定波形の遅延時間に応じた正側の基準電圧を入
力する第１の演算増幅器、１２は被測定波形および後段
回路によるその被測定波形の遅延時間に応じた負側の基
準電圧を入力する第２の演算増幅器、１３は第１の演算
増幅器１１の出力信号の立ち下りを検出する立ち下りエ
ッジ検出回路（立ち下り検出回路）、１４は第２の演算
増幅器１２の出力信号の立ち上りを検出する立ち上りエ
ッジ検出回路（立ち上り検出回路）である。
【００１１】１５は立ち下りエッジ検出回路１３および
立ち上りエッジ検出回路１４の検出出力を加える論理和
回路、４は論理和回路１５の出力信号のノイズを除去し
ゼロクロス信号として出力するノイズ除去回路である。
立ち上りエッジ検出回路１４の検出出力を加える論理和
回路、４は論理和回路１５の出力信号のノイズを除去し
ゼロクロス信号として出力するノイズ除去回路である。
【００１２】次に動作について説明する。入力端子１ａ
には図２（ａ）に示すような被測定波形を入力する。ま
た、入力端子１ｂには第１および第２の演算増幅器１
１，１２以降の後段回路による被測定波形の遅延時間Ｔ
1 に応じた正側の基準電圧をあらかじめ算出しておき入
力する。さらに、入力端子１ｃに同様に負側の基準電圧
を入力する。第１の演算増幅器１１では入力端子１ｂよ
り入力された正側の基準電圧と入力端子１ａより入力さ
れた被測定波形と比較し、図２（ｂ）に示すように、立
ち下りが被測定波形の０電位点よりも遅延時間Ｔ1 分進
んだ信号を出力する。同様に、第２の演算増幅器１２で
は入力端子１ｃより入力された負側の基準電圧と入力端
子１ａより入力された被測定波形と比較し、図２（ｃ）
に示すように、立ち上りが被測定波形の０電位点よりも
遅延時間Ｔ1 分進んだ信号を出力する。
には図２（ａ）に示すような被測定波形を入力する。ま
た、入力端子１ｂには第１および第２の演算増幅器１
１，１２以降の後段回路による被測定波形の遅延時間Ｔ
1 に応じた正側の基準電圧をあらかじめ算出しておき入
力する。さらに、入力端子１ｃに同様に負側の基準電圧
を入力する。第１の演算増幅器１１では入力端子１ｂよ
り入力された正側の基準電圧と入力端子１ａより入力さ
れた被測定波形と比較し、図２（ｂ）に示すように、立
ち下りが被測定波形の０電位点よりも遅延時間Ｔ1 分進
んだ信号を出力する。同様に、第２の演算増幅器１２で
は入力端子１ｃより入力された負側の基準電圧と入力端
子１ａより入力された被測定波形と比較し、図２（ｃ）
に示すように、立ち上りが被測定波形の０電位点よりも
遅延時間Ｔ1 分進んだ信号を出力する。
【００１３】第１の演算増幅器１１の出力信号は立ち下
りエッジ検出回路１３に入力され、図２（ｄ）に示すよ
うに、入力信号が立ち下りの時のみ出力信号が送出され
る。同様に、第２の演算増幅器１２の出力信号は立ち上
りエッジ検出回路１４に入力され、図２（ｅ）に示すよ
うに、入力信号が立ち上りの時のみ出力信号が送出され
る。論理和回路１５は立ち下りエッジ検出回路１３およ
び立ち上りエッジ検出回路１４の出力を加える。この論
理和回路１５の出力信号は、図２（ｆ）相当の信号とな
る。この信号はノイズ除去回路４によりノイズ除去され
ると共に、ノイズ除去後の信号は図２（ｇ）に示すよう
に、内部に有するサンプリング回路の原因により、あら
かじめ算出しておいた遅延時間Ｔ1 分遅れる。このノイ
ズ除去回路４の出力信号をゼロクロス信号とする。この
ように、ゼロクロス信号の検出誤差を少なくすることが
できる。
りエッジ検出回路１３に入力され、図２（ｄ）に示すよ
うに、入力信号が立ち下りの時のみ出力信号が送出され
る。同様に、第２の演算増幅器１２の出力信号は立ち上
りエッジ検出回路１４に入力され、図２（ｅ）に示すよ
うに、入力信号が立ち上りの時のみ出力信号が送出され
る。論理和回路１５は立ち下りエッジ検出回路１３およ
び立ち上りエッジ検出回路１４の出力を加える。この論
理和回路１５の出力信号は、図２（ｆ）相当の信号とな
る。この信号はノイズ除去回路４によりノイズ除去され
ると共に、ノイズ除去後の信号は図２（ｇ）に示すよう
に、内部に有するサンプリング回路の原因により、あら
かじめ算出しておいた遅延時間Ｔ1 分遅れる。このノイ
ズ除去回路４の出力信号をゼロクロス信号とする。この
ように、ゼロクロス信号の検出誤差を少なくすることが
できる。
【００１４】なお、上記実施例の入力端子１ｂ、１ｃに
入力する基準電圧は、この装置が搭載される半導体内部
からのものであっても、半導体内部からのものであって
もよい。
入力する基準電圧は、この装置が搭載される半導体内部
からのものであっても、半導体内部からのものであって
もよい。
【００１５】実施例２．図３は請求項２の発明の一実施
例によるゼロクロス信号遅延回路を示すブロック図であ
り、図において、４は実施例１と同様なノイズ除去回
路、１６はゼロクロス信号遅延回路としてのタイマ回路
である。
例によるゼロクロス信号遅延回路を示すブロック図であ
り、図において、４は実施例１と同様なノイズ除去回
路、１６はゼロクロス信号遅延回路としてのタイマ回路
である。
【００１６】次に動作について説明する。図４（ａ）に
示すようにひずみのある被測定波形が入力端子１ａに入
力された場合、図４（ｂ）に示すようにゼロクロス信号
は実際のゼロクロス点より前で発生してしまう。これを
タイマ回路１６でタイマのオーバーフロー信号によりゼ
ロクロス信号をＴ2 時間遅らせることにより、図４
（ｃ）に示すようにゼロクロス信号を微調整することが
できる。
示すようにひずみのある被測定波形が入力端子１ａに入
力された場合、図４（ｂ）に示すようにゼロクロス信号
は実際のゼロクロス点より前で発生してしまう。これを
タイマ回路１６でタイマのオーバーフロー信号によりゼ
ロクロス信号をＴ2 時間遅らせることにより、図４
（ｃ）に示すようにゼロクロス信号を微調整することが
できる。
【００１７】
【発明の効果】以上のように、請求項１の発明によれば
被測定波形および後段回路によるその被測定波形の遅延
時間に応じた基準電圧を入力する第１，第２の演算増幅
器と、その出力信号の立ち下り，立ち上りを検出する立
ち下り検出回路，立ち上り検出回路と、その出力波形の
ノイズを除去しゼロクロス信号として出力するノイズ除
去回路とを備えた構成にしたので、検出誤差が小さくな
り、精度の高いゼロクロス検出装置が得られる効果があ
る。
被測定波形および後段回路によるその被測定波形の遅延
時間に応じた基準電圧を入力する第１，第２の演算増幅
器と、その出力信号の立ち下り，立ち上りを検出する立
ち下り検出回路，立ち上り検出回路と、その出力波形の
ノイズを除去しゼロクロス信号として出力するノイズ除
去回路とを備えた構成にしたので、検出誤差が小さくな
り、精度の高いゼロクロス検出装置が得られる効果があ
る。
【００１８】請求項２の発明によればゼロクロス信号の
発生を遅延させるゼロクロス信号遅延回路を備えた構成
にしたので、ゼロクロス信号と実際の被測定波形のゼロ
クロス点とがずれても、ゼロクロス信号を微調整するこ
とができるゼロクロス検出装置が得られる効果がある。
発生を遅延させるゼロクロス信号遅延回路を備えた構成
にしたので、ゼロクロス信号と実際の被測定波形のゼロ
クロス点とがずれても、ゼロクロス信号を微調整するこ
とができるゼロクロス検出装置が得られる効果がある。
【図１】請求項１の発明の一実施例によるゼロクロス検
出装置を示すブロック図である。
出装置を示すブロック図である。
【図２】上記実施例の要部の出力を示すタイミング図で
ある。
ある。
【図３】請求項２の発明の一実施例によるゼロクロス信
号遅延回路を示すブロック図である。
号遅延回路を示すブロック図である。
【図４】上記実施例の要部の出力を示すタイミング図で
ある。
ある。
【図５】従来のゼロクロス検出装置を示すブロック図で
ある。
ある。
【図６】従来のゼロクロス検出装置の要部の出力を示す
タイミング図である。
タイミング図である。
４ ノイズ除去回路 １１ 第１の演算増幅器 １２ 第２の演算増幅器 １３ 立ち下りエッジ検出回路（立ち下り検出回路） １４ 立ち上りエッジ検出回路（立ち上り検出回路） １６ タイマ回路（ゼロクロス信号遅延回路）
Claims (2)
- 【請求項１】 被測定波形および後段回路によるその被
測定波形の遅延時間に応じた正側の基準電圧を入力する
第１の演算増幅器と、上記被測定波形および後段回路に
よるその被測定波形の遅延時間に応じた負側の基準電圧
を入力する第２の演算増幅器と、上記第１の演算増幅器
の出力信号の立ち下りを検出する立ち下り検出回路と、
上記第２の演算増幅器の出力信号の立ち上りを検出する
立ち上り検出回路と、立ち下り検出回路および立ち上り
検出回路の出力信号のノイズを除去しゼロクロス信号と
して出力するノイズ除去回路とを備えたゼロクロス検出
装置。 - 【請求項２】 被測定波形および後段回路によるその被
測定波形の遅延時間に応じた正側の基準電圧を入力する
第１の演算増幅器と、上記被測定波形および後段回路に
よるその被測定波形の遅延時間に応じた負側の基準電圧
を入力する第２の演算増幅器と、上記第１の演算増幅器
の出力信号の立ち下りを検出する立ち下り検出回路と、
上記第２の演算増幅器の出力信号の立ち上りを検出する
立ち上り検出回路と、立ち下り検出回路および立ち上り
検出回路の出力信号のノイズを除去しゼロクロス信号と
して出力するノイズ除去回路と、上記ゼロクロス信号を
遅延させるゼロクロス信号遅延回路とを備えたゼロクロ
ス検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4165546A JPH05335908A (ja) | 1992-06-02 | 1992-06-02 | ゼロクロス検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4165546A JPH05335908A (ja) | 1992-06-02 | 1992-06-02 | ゼロクロス検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335908A true JPH05335908A (ja) | 1993-12-17 |
Family
ID=15814436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4165546A Pending JPH05335908A (ja) | 1992-06-02 | 1992-06-02 | ゼロクロス検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05335908A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100419138B1 (ko) * | 2002-01-31 | 2004-02-18 | 주식회사 플레넷 | 전력선 통신을 위한 제로 크로스 동기 검출 장치 및 그 방법 |
| KR101016442B1 (ko) * | 2008-04-23 | 2011-02-21 | 웅진코웨이주식회사 | 하나의 펄스신호로 영점 및 전압크기를 검출하는 장치 및 방법 |
| GB2565760A (en) * | 2017-07-25 | 2019-02-27 | Quepal Ltd | A threshold detector circuit for lossless switching |
-
1992
- 1992-06-02 JP JP4165546A patent/JPH05335908A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100419138B1 (ko) * | 2002-01-31 | 2004-02-18 | 주식회사 플레넷 | 전력선 통신을 위한 제로 크로스 동기 검출 장치 및 그 방법 |
| KR101016442B1 (ko) * | 2008-04-23 | 2011-02-21 | 웅진코웨이주식회사 | 하나의 펄스신호로 영점 및 전압크기를 검출하는 장치 및 방법 |
| GB2565760A (en) * | 2017-07-25 | 2019-02-27 | Quepal Ltd | A threshold detector circuit for lossless switching |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05335908A (ja) | ゼロクロス検出装置 | |
| JP2001337119A (ja) | パルスエッジ検出回路 | |
| JP3099312B2 (ja) | 位相検出回路 | |
| JPS5934165A (ja) | 入力デ−タの立上り検出方式 | |
| JPH06101666B2 (ja) | 適応型雑音除去装置 | |
| JPS6039365A (ja) | 周期的パルス状ノイズ除去装置 | |
| US20030052698A1 (en) | Signal reproduction block | |
| JPS62233921A (ja) | 直流補償回路 | |
| JP2001034949A (ja) | ジッタ検出回路 | |
| JPH05110395A (ja) | ２値化しきい値設定回路 | |
| SU1520586A1 (ru) | Устройство дл воспроизведени информации с магнитного носител | |
| JPH0394300A (ja) | 音声検出器 | |
| JPS63263705A (ja) | 電磁コイルの電流値処理装置 | |
| JPS6194098A (ja) | オ−デイオ信号判別装置 | |
| JPH0783747A (ja) | 信号検出回路 | |
| JPS61109469A (ja) | インバ−タ回路の電流検出装置 | |
| JPH05235713A (ja) | ノイズ除去回路 | |
| JPH06197018A (ja) | 絶対値回路 | |
| KR0145008B1 (ko) | 디지탈 데이타 검출회로 | |
| JPH05109008A (ja) | 磁気デイスク装置における読み取りデータの検出方式 | |
| JPS6313519A (ja) | パルスタイミング調整回路 | |
| JPS61264911A (ja) | ゼロクロス入力回路 | |
| JPH05227452A (ja) | 同期分離回路 | |
| JPS60117299A (ja) | 零交差数計数制御方式 | |
| JPH0644242U (ja) | 時間計測装置の入力回路 |