JPH05110395A - ２値化しきい値設定回路 - Google Patents

Abstract

(57)【要約】 【目的】 ディスク等の欠陥でアナログ再生信号が変動
しても、そのしきい値の変化を最小限に抑えることので
きる２値化しきい値設定回路。 【構成】 遅延回路部２３，２４を介したしきい値設定
部１０，１１，１２のしきい値信号と負極性包絡線検波
部６の出力信号レベルとの差を求めて出力する演算回路
部２１と、正極性包絡線検波部５と演算回路部２１の出
力側との間に設けられ、演算回路部２１の出力信号レベ
ルが正極性包絡線検波部５の出力信号レベルより低いと
き正極性包絡線検波部５の電荷を放電する放電回路部２
７とを備えた。これにより、正極性包絡線検波部５の出
力信号レベルが演算回路部２１の出力信号レベルより高
くなったときは、放電回路部２７がその正極性包絡線検
波部５の電荷を瞬時に放電して、再生信号の変動に伴う
しきい値の変化を最小限に抑える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば入力されるアナ
ログ信号を２値化するためのしきい値を設定する２値化
しきい値設定回路に係わり、さらに詳しくは、その信号
の変動によるしきい値の制御に関するものである。

【０００２】

【従来の技術】図４は従来の２値化しきい値設定回路を
示す回路図、図５はアナログ再生信号の変動によるしき
い値の状態を示す図である。この２値化しきい値設定回
路は、例えば光磁気ディスク等から読み取った再生信号
の処理に用いられる。

【０００３】図において、回路の入力側には交流波成分
のみを通過させるカップリングコンデンサ１が設けら
れ、そのカップリングコンデンサ１を介したアナログ再
生信号をバッファ２がダイオード３，４にそれぞれゲイ
ン出力し、バッファ２の出力端子とアノードとが接続さ
れているダイオード３はアナログ再生信号の正極性側を
検波し、バッファ２の出力端子とカソードとが接続され
ているダイオード４はアナログ再生信号の負極性側を検
波し、更にダイオード３のカソードと接地との間に接続
されたコンデンサ５が正極性側の信号を包絡線検波して
バッファ８に出力し、またダイオード４のアノードと上
記接地との間に接続されたコンデンサ６が負極性側の信
号を包絡線検波してバッファ９に出力する。

【０００４】ダイオード３のカソード側とダイオード４
のアノード側との間の抵抗７はコンデンサ５，６に蓄え
られた電荷を放電するために設けられ、バッファ８の出
力端子とバッファ１２の入力側との間の抵抗１０，及び
バッファ９の出力端子とその接続点との間の抵抗１１は
バッファ８，９のそれぞれのゲイン出力を加算してその
中間電位の出力を得るために設けられている。バッファ
１２は抵抗１０，１１により得られた電位をコンパレー
タ１５にゲイン出力（しきい値信号の出力）し、そのコ
ンパレータ１５は、カップリングコンデンサ１を介して
入力されるアナログ再生信号に対しそのしきい値を設定
して２値化信号を出力する。

【０００５】上記のように構成された２値化しきい設定
回路により、入力されるアナログ再生信号を基にしきい
値を設定すると共にその再生信号に対ししきい値を設定
して２値化していた。

【０００６】

【発明が解決しようとする課題】しかしながら、上記の
ような従来の２値化しきい値設定回路では、例えば光磁
気ディスクのトラックに小さな欠陥があった場合には、
図５に示すように再生信号の振幅が瞬時に大きく変化す
ることがあり、その時は、しきい値レベルも大きく変動
して時間ｔの間しきい値が正しく設定されないという問
題があった。時間ｔはコンデンサ５と抵抗７との時定数
であり、その時定数を小さくして時間ｔを短くした場合
には包絡線検波能力が低下し、通常の再生信号のしきい
値設定の精度が悪くなるという欠点があった。

【０００７】本発明は、かかる課題を解決するためにな
されたもので、デイスク等の欠陥による再生信号が変動
しても、それによるしきい値の変動を最小限に抑えるこ
とのできる２値化しきい値設定回路を得ることを目的と
する。

【０００８】

【課題を解決するための手段】第１の発明に係る２値化
しきい値設定回路は、しきい値信号を遅延する遅延回路
部を有し、該遅延回路部の出力信号レベルと負極性包絡
線検波部の出力信号レベルとの差を求めて出力する演算
回路部と、正極性包絡線検波部と前記演算回路部の出力
側との間に設けられ、前記演算回路部の出力信号レベル
が前記正極性包絡線検波部の出力信号レベルより低いと
き前記正極性包絡線検波部の電荷を放電する放電回路部
とを備えたものである。

【０００９】第２の発明に係る２値化しきい値設定回路
は、しきい値信号を遅延する遅延回路部を有し、該遅延
回路部の出力信号レベルと正極性包絡線検波部の出力信
号レベルとの差を求めて出力する演算回路部と、負極性
包絡線検波部と前記演算回路部の出力側との間に設けら
れ、前記演算回路部の出力信号レベルが前記負極性包絡
線検波部の出力信号レベルより高いとき前記負極性包絡
線検波部の電荷を放電する放電回路部とを備えたもので
ある。

【００１０】

【作用】第１の発明においては、入力されるアナログ信
号のうち正極性側が大きく変動したときのしきい値の変
動を最小限に抑えるためのもので、負極性包絡線検波部
で包絡線検波された信号レベル及び遅延回路部を介した
しきい値設定部のしきい値信号がそれぞれ入力される演
算回路部を設けると共に、その演算回路部の出力側と正
極性包絡線検波部との間に放電回路部を設けたものであ
る。通常のアナログ信号が入力されているときは、正極
性包絡線検波部により包絡線検波されたアナログ信号レ
ベルと、演算回路部の出力側の信号レベルとが同一にな
っており、そのときは放電回路部がＯＦＦ状態になって
いる。何等かの要因で正極性包絡線検波部側の信号レベ
ルが短時間で高くなるとしきい値設定部のしきい値も変
動するが、演算回路部の出力側は、入力側の遅延回路部
により前段の信号レベルを出力した状態になっているの
で、放電回路部は、正極性包絡線検波部の電荷を放電
し、その信号レベルを演算回路部の出力側に近い値にす
る。このため、しきい値設定部のしきい値は大きく変動
することなく、短時間で元のしきい値が設定される。

【００１１】第２の発明においては、上記と反対の負極
性側が大きく変動したときのしきい値の変動を最小限に
抑えるためのもので、正極性包絡線検波部で包絡線検波
された信号レベル及び遅延回路部を介したしきい値設定
部のしきい値信号がそれぞれ入力される演算回路部を設
けると共に、その演算回路部の出力側と負極性包絡線検
波部との間に放電回路部を設けたものである。通常のア
ナログ信号が入力されているときは、負極性包絡線検波
部により包絡線検波されたアナログ信号レベルと、演算
回路部の出力側の信号レベルとが同一になっており、そ
のときは放電回路部がＯＦＦ状態になっている。負極性
包絡線検波部側の信号レベルが短時間に低くなるとしき
い値設定部のしきい値も変動するが、演算回路部の出力
側は、入力側の遅延回路部により前段の信号レベルを出
力した状態になっているので、放電回路部は、負極性包
絡線検波部の電荷を放電し、その信号レベルを演算回路
部の出力側に近い値にする。この場合も、しきい値設定
部のしきい値は大きく変動することなく、短時間で元の
しきい値が設定される。

【００１２】

【実施例】図１は第１の発明の実施例を示す回路図、図
２はその動作を説明するための説明図、図３は第２の発
明の実施例を示す回路図である。なお、図４で説明した
従来例と同一又は相当部分には同じ符号を付し、説明を
省略する。

【００１３】図１において、２１は第１の発明の演算回
路部に相当するオペアンプで、バッファ１２の出力端子
と非反転入力端子との間に接続された抵抗２３と、その
非反転入力端子と接地との間に接続されたコンデンサ２
４とでなる遅延回路部を備え、また負極性包絡線検波部
のコンデンサ６で包絡線検波された信号をゲイン出力す
るバッファ９の出力端子と反転入力端子とが抵抗２２を
介して接続され、更にオペアンプ２１の出力端子は、抵
抗２６を介して放電回路部のダイオード２７のカソード
と接続されている。更にまたオペアンプ２１の出力端子
と反転入力端子との間には抵抗２５が設けられている。
上記ダイオード２７のアノードはバッファ８の非反転入
力端子と接続されている。

【００１４】上記のように構成された２値化しきい値設
定回路の動作について説明する。通常のアナログ再生信
号が入力されているときは、従来と同様に処理されて再
生信号に対するしきい値がバッファ１２からコンパレー
タ１５に出力される。この時、オペアンプ２１の反転入
力端子には、コンデンサ６により包絡線検波された負極
性側の信号（図２の破線ｂ）がバッファ９を介して入力
され、また非反転入力端子には、加算されて得られたし
きい値信号（図２の実線ｃ）がバッファ１２を介して入
力される。それらの信号が入力されたオペアンプ２１
は、しきい値信号と負極性側の信号との差を求めてダイ
オード２７に出力する。このときは、正極性側の信号
（図２の破線ａ）と同レベルの信号をダイオード２７に
出力しており、ダイオード２７がＯＦＦ状態になってい
る。

【００１５】入力している再生信号が図２のｄのように
大きく変動したときは、通常時の包絡線検波の正極性側
の信号（図２の破線ａ）がその時点において信号ａ１と
なってバッファ８から出力される。このとき、バッファ
１２から出力されるしきい値もそれに伴って変動し、抵
抗２３とコンデンサ２４とで構成される遅延回路部に入
力する。オペアンプ２１は、遅延回路部によりそのしき
い値信号が即座に入力されることなく、出力側には前段
の電圧を出力していることになる。従って、この時点に
おいてはダイオード２７のカソード側の電圧が低くなる
ので、そのダイオード２７は正極性包絡線検波部側の電
荷（図２のａ１）を放電する。このため、図２のｃ１に
示すようにしきい値信号は短時間で通常時の設定値に戻
り安定する。

【００１６】次に、第２の発明の実施例に就いて説明す
る。図３において、３１は第２の発明の演算回路部に相
当するオペアンプで、バッファ１２の出力端子と非反転
入力端子との間に接続された抵抗３３と、その非反転入
力端子と接地との間に接続されたコンデンサ３４とでな
る遅延回路部を備え、また正極性包絡線検波部のコンデ
ンサ５で包絡線検波された信号をゲイン出力するバッフ
ァ８の出力端子と反転入力端子とが抵抗３２を介して接
続され、更にオペアンプ３１の出力端子は、抵抗３６を
介して放電回路部のダイオード３７のアノードと接続さ
れている。更にまたオペアンプ３１の出力端子と反転入
力端子との間には抵抗３５が設けられている。上記ダイ
オード３７のカソードはバッファ９の非反転入力端子と
接続されている。

【００１７】上記のように構成された２値化しきい値設
定回路において、通常のアナログ再生信号が入力されて
いるときは、上述したように再生信号に対するしきい値
がバッファ１２からコンパレータ１５に出力されてい
る。この時、オペアンプ３１の反転入力端子には、コン
デンサ５により包絡線検波された正極性側の信号がバッ
ファ８を介して入力され、また非反転入力端子には、加
算されて得られたしきい値信号がバッファ１２を介して
入力される。そのオペアンプ３１は、しきい値信号と正
極性側の信号との差を求めてダイオード３７に出力す
る。このときは、負極性側の信号と同レベルの信号をダ
イオード３７に出力しており、ダイオード３７がＯＦＦ
状態になっている。

【００１８】入力している再生信号が大きく変動したと
きは、その変動に伴った包絡線検波の負極性側の信号が
バッファ９から出力される。このとき、バッファ１２か
ら出力されるしきい値もそれに伴って変動して遅延回路
部に入力する。オペアンプ３１は、遅延回路部によりそ
のしきい値信号が即座に入力されることなく、出力側に
は前段の電位を出力していることになる。従って、この
変動時においては、ダイオード３７のアノード側の電位
が低くなるので、そのダイオード３７は負極性包絡線検
波部側の電荷（変動時にチャージされた電荷）を放電す
る。

【００１９】

【発明の効果】以上のように第１の発明によれば、演算
回路部の出力信号レベルが正極性包絡線検波部の信号レ
ベルより低いときその正極性包絡線検波部の電荷を放電
回路部が瞬時に放電するようにしたので、アナログ信号
の正極性側の急激な振幅変動時のしきい値の変動を短時
間で通常のしきい値に抑えるという効果が得られてい
る。

【００２０】また、第２の発明の場合においても、負極
性包絡線検波部の電荷を放電回路部が瞬時に放電するの
で、アナログ信号の負極性側の急激な振幅変動時のしき
い値の変動を短時間で通常のしきい値に抑えるという効
果が得られている。

【図面の簡単な説明】

【図１】第１の発明の実施例を示す回路図である。

【図２】図１の動作を説明するための説明図である。

【図３】第２の発明の実施例を示す回路図である。

【図４】従来の２値化しきい値設定回路を示す回路図で
ある。

【図５】アナログ再生信号の変動によるしきい値の状態
を示す図である。

【符号の説明】

２１ オペアンプ ２３ 抵抗 ２４ コンデンサ ２７ ダイオード ３１ オペアンプ ３３ 抵抗 ３４ コンデンサ ３７ ダイオード

Claims (2)

【特許請求の範囲】
1. 【請求項１】 正極性検波部により検波されたアナログ
   信号の正極性側を包絡線検波する正極性包絡線検波部
   と、負極性検波部により検波されたアナログ信号の負極
   性側を包絡線検波する負極性包絡線検波部と、前記正極
   性包絡線検波部で包絡線検波された信号レベルと前記負
   極性包絡線検波部で包絡線検波された信号レベルとの中
   間値に対応するしきい値信号を出力するしきい値設定部
   とを有する２値化しきい値設定回路において、 前記しきい値信号を遅延する遅延回路部を有し、該遅延
   回路部の出力信号レベルと前記負極性包絡線検波部の出
   力信号レベルとの差を求めて出力する演算回路部と、 前記正極性包絡線検波部と前記演算回路部の出力側との
   間に設けられ、前記演算回路部の出力信号レベルが前記
   正極性包絡線検波部の出力信号レベルより低いとき前記
   正極性包絡線検波部の電荷を放電する放電回路部とを備
   えたことを特徴とする２値化しきい値設定回路。
2. 【請求項２】 正極性検波部により検波されたアナログ
   信号の正極性側を包絡線検波する正極性包絡線検波部
   と、負極性検波部により検波されたアナログ信号の負極
   性側を包絡線検波する負極性包絡線検波部と、前記正極
   性包絡線検波部で包絡線検波された信号レベルと前記負
   極性包絡線検波部で包絡線検波された信号レベルとの中
   間値に対応するしきい値信号を出力するしきい値設定部
   とを有する２値化しきい値設定回路において、 前記しきい値信号を遅延する遅延回路部を有し、該遅延
   回路部の出力信号レベルと前記正極性包絡線検波部の出
   力信号レベルとの差を求めて出力する演算回路部と、 前記負極性包絡線検波部と前記演算回路部の出力側との
   間に設けられ、前記演算回路部の出力信号レベルが前記
   負極性包絡線検波部の出力信号レベルより高いとき前記
   負極性包絡線検波部の電荷を放電する放電回路部とを備
   えたことを特徴とする２値化しきい値設定回路。