JPS59193617A - デジタル信号受信回路 - Google Patents

デジタル信号受信回路

Info

Publication number
JPS59193617A
JPS59193617A JP6744783A JP6744783A JPS59193617A JP S59193617 A JPS59193617 A JP S59193617A JP 6744783 A JP6744783 A JP 6744783A JP 6744783 A JP6744783 A JP 6744783A JP S59193617 A JPS59193617 A JP S59193617A
Authority
JP
Japan
Prior art keywords
input
voltage
circuit
signal
connection point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6744783A
Other languages
English (en)
Inventor
Koji Yamashita
耕司 山下
Yasuhiro Fujii
康弘 藤井
Kuninori Okamoto
岡本 晋典
Hiroo Inoue
博夫 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP6744783A priority Critical patent/JPS59193617A/ja
Publication of JPS59193617A publication Critical patent/JPS59193617A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、入力信号のレベル変動があっても出力信号の
パルス幅が正確に再生されるようにしたデジタル信号受
信回路に関する。
背景技術 一般に、デジタル信号を受信する受信回路においては、
受信したデジタル信号を増幅した再生波形は、本来の矩
形状パルスではなく、波形がなまつておシ、比較回路を
用いてパルス再生が行なわれている。受信回路に接続さ
れる伝送路の種類たとえば同軸ケーブルの種類、光フア
イバケーブルの種類など、あるいは、長さ等の違いによ
って受信回路に入力される信号のレベルが異なる。その
ため信号入力レベルの変化に対しても再生される出力パ
ルス幅の変化が小さくなる。そこで、入力信号に忠実に
パルス再生が行なえるように工夫されている。
第1図は、先行技術の電気回路図である。端子1から入
力される信号は、増幅回路2に与えられて増幅され、接
続点3から比較回路4の一方の入力に与えられるととも
に、ピーク検出回路5に含まれている差動増幅器6の一
方の入力に与えられる。差動増幅器6の出力は、ダイオ
ード7から接続点8を経てコンデンサ11金充電すると
ともに。
差動増幅器6の他方入力に与えられる。この接続点8は
、同一の抵抗値11−有する分圧抵抗9,10に接続さ
れる。分圧抵抗9,1oには直列に。
電源12が接続される。分圧抵抗9.10の接続点13
I−t、比較回路4の他方入力に与えられる。
比較回路4の出力は、端子14から導出される。
第2図のライン15は増幅回路2から導出される接続点
3における出力波形を示す。ピーク検出回路5の接続点
8における信号波形は、ライン16で示される。ライン
17ば1分圧抵抗9,1゜の接続点13における信号波
形を示す。この接続点13における比較回路4の前記他
方入力の弁別レベルvth  r/′i、入力信号がな
いときにおける増幅回路2の直流出力電圧VQよりも僅
かに高い電源12のガード電圧Vgと、ピーク検出回路
5からの接続点8における電圧との中間の直に選ばれて
いる。
この先行技術では入力信号が大きく増幅回路の出力信号
の振幅がガード電圧Vgに比べ充分大きい場合には問題
ないが、入力信号が微小であって増幅回路2の出力信号
の振幅が第3図の範囲Wで示てれるようにガード電圧V
gに対してわずかばかり高い場合には、出力信号に対し
パルス幅を忠実に再生するのに望ましいレベル(すなわ
ち一般に、振幅の÷のレベル)よシも大幅に高く設定さ
れることになる。第3図においてライン18は。
接続点3.8の特性を示し、ライン19は接続点13の
特性を示す。再生パルス幅が本来の入力信号のパルス幅
よシも狭くなってしまう欠点があった。特にこの状態が
ひどくなると、符号誤りが生じ、誤動作を招くおそれが
あった。
目   的 本発明の目的は、入力信号が微小であってもその入力信
号に忠実なパルス幅を有する信号を再生することができ
るデジタル信号受信回路を提供することである。
実施例 第4図は1本発明の一実施例のブロック図である。入力
端子1からの入力信号は、増幅回路2によって増幅され
、接続点3から比較回路4の一方の入力に与えられると
ともに、同一の抵抗値を有する分圧抵抗2o、21に与
えられる。この分圧抵抗20.21には電圧源2275
1接続される。分圧抵抗20.21の接続点23には、
ピーク検出回路5に含まれる差動増幅器6の一方の入力
に接続される。差動増幅器6の出力は、ダイオード7を
介して接続点8に導出される。この接続点8は、差動増
幅器6の他方入力に接続されるとともに。
コンデンサ11を充電する。接続点81d:、抵抗24
を介して比較回路4の他方入力に接続され乙。
比較回路4の出力は、出力端子14から導出される。抵
抗24と比較回路4の前記他方入力との接続点25には
、定電流源26が接続される。定電流源26には、接続
点25の電圧Vg1が第1式を満たす値未満において、
導出する電流を零にするO Vgl−VO+IRQ     =l+)ここで、VO
は入力端子1における入力信号がないときにおける増幅
回路2の直流出力電圧であシ、■は定電流源26から導
出される電流値であ、!I11.ROは抵抗24の抵抗
値である。
第5図を参照して、入力端子1から入力される信号は増
幅回路2によって増幅さオL、接続点3の信号波形は第
5図の参照符27で示されているとおシとなる。この接
続点3における信号の振幅は参照符■1で示される。ピ
ーク検出回路5の接続点8における信号は、参照符28
で示されてbる。
入力端子1に入力される信号が零であるときには、定電
流源26から電流Iが流れておシ、したかって接続点2
5には第1式で示される電圧Vg1が表われる。この電
圧Vglは、増幅回路2の出力の直流電圧VQよりもた
とえば数10mv高い値となるように、抵抗値ROおよ
び電流直lが定められる。
入力信号が増幅回路2に与えられ、その信号が増幅回路
2によって増幅されると、増幅回路2の°1  + 出力の信号の振幅v1のiがピーク検出回路5に与えら
れる。ピーク検出回路5は、この入力信号のピークを検
出し、接続点8には第2式で示される電圧VBが導出さ
れる。  。
VB −VO十−・・・(2) 定電流源26では、前述のとおり接続点25の電圧が第
1式で示された電圧Vg1未満になると。
電流Iが零になる。したがって接続点25の電圧が電圧
Vg1以上であるとき、接続点8の電圧VBと接続点2
5の電圧は等しく、前述の第2式のとおりである。しか
して比較回路4および差動増幅<:、、6の入力インピ
ーダンスは、極めて高く定められている。第6図では、
ライン3011−1:接続点3の特性を示し、ライン3
0は接続点25の特性を示し、破線32で示される特性
は接続点8の特性を示している。
このようにして接続点25の電圧、したがって比較回路
4の弁別レベルvthは、増幅回路2の出力信号の振幅
V1の半分の値に設定されることになる。また入力信号
が微小であっても、増幅回路2の出力信号の振幅v1が
、ピーク検出回路5の接続点8における電圧にIRQを
加算した値以上であるとき、比較回路4によって入力信
号のパルス幅が忠実に再生される。
上述の実施例では、比較回路4の弁別レベル■th は
、増幅回路2の出力信号の振幅のiに設定されるので、
入力信号のレベルが変動しても、その入力信号に忠実な
パルス幅を有する出力が得られる。この実施例では、第
1図に関連して述べた先行技術のように電源12のガー
ド電圧Vgによる悪影響を受けないので、入力信号が微
小であっても正しいパルス幅を有する出力が得られる。
また増幅回路2の出力信号の振幅を抵抗20.21によ
って−に分圧してからピーク検出回路5に与えているの
で、ピーク検出回路5に含まれている差動増幅器6の応
答速度が在来と同程度のものであっても、ピーク検出速
度全向上することができ。
パルス幅の再生精度が向上される。
本発明の他の実施例として、入力信号が零であるとき増
幅回路2の直流成分が零であるように構成されれば電源
22は省略されることができる。
上述の図示の実施例では、入力信号が正極性であったけ
れども1本発明の他の実施例として入力信号が逆極性で
あるときには、ピーク検出回路5のダイオード7を逆極
性とし、定電流源26の電流の方向を逆にすればよい。
効果 以上のように本発明によれば、入力信号のレベルの変動
に拘らず、再生される出力信号のノくルス幅が忠実に再
生されることが可能になる。
【図面の簡単な説明】
第1図は先行技術のブロック図、第2図は第1図に示さ
れた先行技術の動作を説明するための波形図、第3図は
第1図に示された先行技術の特性を示すグラフ、第4図
は本発明の一実施例のブロック図、第5図は第4図に示
された実施例の動作を説明するためのグラフ、第6図は
第4図に示された実施例の特性を示すグラフである。 1・・・入力端子、2・・・増幅回路、4・・・比較回
路。 5・・・ピーク検出回路、6・・・差動増幅器、7・・
・ダイオード、11・・・コンデンサ、14・・・出力
端子、20.21・・・分圧抵抗、22・・・電源、2
4・・・抵抗、26・・・定電流源 代理人   弁理士 西教圭一部 −8コ

Claims (1)

  1. 【特許請求の範囲】 入力信号を、分圧してピーク検出回路に与えるとともに
    、直接に比較回路の一方の入力に与え。 ピーク検出回路の出力を抵抗を介して比較回路の他方の
    入力に与え、前記抵抗と比較回路の前記他方入力とには
    、その他方入力電圧が予め定める値未満であるとき電流
    を流す定電流源が接続されることを特徴とするデジタル
    信号受信回路。
JP6744783A 1983-04-15 1983-04-15 デジタル信号受信回路 Pending JPS59193617A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6744783A JPS59193617A (ja) 1983-04-15 1983-04-15 デジタル信号受信回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6744783A JPS59193617A (ja) 1983-04-15 1983-04-15 デジタル信号受信回路

Publications (1)

Publication Number Publication Date
JPS59193617A true JPS59193617A (ja) 1984-11-02

Family

ID=13345184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6744783A Pending JPS59193617A (ja) 1983-04-15 1983-04-15 デジタル信号受信回路

Country Status (1)

Country Link
JP (1) JPS59193617A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0192410A2 (en) * 1985-02-13 1986-08-27 Nortel Networks Corporation Digital line receiver
EP0338517A2 (en) * 1988-04-18 1989-10-25 Kabushiki Kaisha Toshiba Schmitt trigger circuit
JPH03506107A (ja) * 1988-07-20 1991-12-26 ドイチエ トムソン―ブラント ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 変換回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0192410A2 (en) * 1985-02-13 1986-08-27 Nortel Networks Corporation Digital line receiver
EP0338517A2 (en) * 1988-04-18 1989-10-25 Kabushiki Kaisha Toshiba Schmitt trigger circuit
JPH03506107A (ja) * 1988-07-20 1991-12-26 ドイチエ トムソン―ブラント ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 変換回路

Similar Documents

Publication Publication Date Title
KR920003447B1 (ko) 슈미트트리거회로
JP2625347B2 (ja) ディジタル受信器の自動オフセット制御回路
US4385328A (en) Data extracting circuit
EP0611059B1 (en) A system for DC restoration of serially transmitted binary signals
KR890003988B1 (ko) 신호 검출 장치
GB1601075A (en) Peak detecting circuitry
JPS6012826B2 (ja) 受信回路
US4409497A (en) Window comparator circuit
US4008390A (en) Optical pulse transmission system
JPS59193617A (ja) デジタル信号受信回路
US3766411A (en) Peak detector
JPH0441531B2 (ja)
US4268795A (en) Pulsed voltage amplification device with drift correction
JPS6223224A (ja) デイジタル中継器用直流再生回路
JPH07231307A (ja) 光パルス受信回路
JP3270221B2 (ja) 光信号受信回路
JPH0570965B2 (ja)
KR100492999B1 (ko) 광학계 서보 시스템의 미러신호 발생 장치
JP2772193B2 (ja) 信号識別回路における直流再生方式
KR0120585B1 (ko) 스탠더드/롱 플레이(sp/lp) 판별회로
JPS59221139A (ja) デ−タ再生回路
SU843205A1 (ru) Амлитудный ограничитель импульсов
KR0145008B1 (ko) 디지탈 데이타 검출회로
JP2773171B2 (ja) バイポーラ信号モニタ回路
JPS5825712A (ja) 増幅回路