JP2772193B2 - 信号識別回路における直流再生方式 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は信号識別回路における直
流再生方式に関する。近年，光信号による信号伝送が広
く利用されており，その光信号の伝送速度も高速化され
ている。このような光信号等の高次群受信信号の識別回
路では，主信号系の直流レベルの温度変動の問題や送受
回路間のインタフェースレベルの不一致のため，容量結
合を余儀なくされているが，信号を識別するための識別
レベルを適正に保つことが望まれている。

【０００２】

【従来の技術】光信号等の高速のデータ信号を伝送路か
ら受信してデータを識別する場合，伝送路上のノイズの
影響により“０”，“１”を正確に識別することが困難
となっている。すなわち，ＮＲＺ（ノンリターントゥゼ
ロ）等の伝送路信号により“１”，“０”の信号を伝送
する場合に，伝送路の品質，距離等により信号波形が劣
化（光信号の場合はショットノイズが発生）して，受信
信号のアイパターンが明確な開口状態とならないことが
知られている。この場合，信号から“１”，“０”を識
別したり，クロック成分を正確に抽出することが難しく
なる。このような信号から“０”，“１”を識別するに
は，少なくとも受信信号の中心レベルに合わせて識別回
路の閾値電圧を設定する必要がある。

【０００３】ところが，データ信号の受信信号の識別回
路では，主信号の受信回路等の信号系の直流レベルが温
度変動による変化をしたり，受信回路と識別回路間のイ
ンタフェースレベルが異なる等の理由から容量（コンデ
ンサ）により結合している場合が多い。

【０００４】従来の容量結合による信号識別回路の構成
を図４及び図５に示す。図４はクランプ回路を用いた従
来例の構成である。この構成では，入力側のＦＥＴ（電
界効果トランジスタ）１を含む回路と後段のＦＥＴ２を
含む回路の間にクランプコンデンサＣＣとクランプダイ
オードＣＤにより構成するクランプ回路が設けられてい
る。このクランプコンデンサＣＣは入力側と出力側のＤ
Ｃ（直流）レベル間に要求される一定の電位差を持つよ
うな一定の電荷Ｑを蓄える機能を持っている。ＦＥＴ２
のゲートには信号の中心レベルに対応する固定のバイア
ス電圧が印加されているが，入力端子から，例えば
“１”に対応する信号が連続して発生すると，クランプ
コンデンサＣＣを通って電流が流れてクランプコンデン
サＣＣの両端の不要な電荷が蓄積され，ＦＥＴ２の入力
の直流レベルを押し下げてしまう。すると，次の“０”
信号の入力時にクランプダイオードＣＤのアノード側の
電源から急速に電流が流れて，蓄積された電荷をキャン
セルして直流レベルを押し上げる動作を行い，不要な電
荷によるレベルへの影響を最小限に止める働きをする。

【０００５】図５は入力のＤＣシフトを入力バイアスに
印加する従来例の構成である。図５において，入力信号
は２つに分割されて一方が，主信号結合用のコンデンサ
Ｃを介して加算器に供給され，他方はＤＣレベル検出用
のローパスフィルタ（ＬＰＦ）に供給される。ローパス
フィルタ（ＬＰＦ）で直流成分が検出されると，その出
力に定数付与回路（ｋで表示）が付与（乗算）されて加
算器に入力されて，減算が行われる。このローパスフィ
ルタ（ＬＰＦ）と定数付与回路ｋは，コンデンサＣの特
性に対して相補的なｆ特性を発生し，ＤＣレベルの変動
による入力バイアスの変化を補償するものである。

【０００６】

【発明が解決しようとする課題】上記図４の構成によれ
ば，マーク率が定常的に低い場合は安定しているが，マ
ーク率の急激な変化に対応できない場合がある。すなわ
ち，信号のマーク率が低くクランプレベルがロウ（Ｌ）
レベルの場合に急にマーク率が高くなったような場合等
がこれに当たり，クランプダイオードＣＤの順方向イン
ピーダンスが０でないため，直流レベルを押し上げるの
に必要な電荷分（Ｑ₀ ）をチャージアップする時のクラ
ンプ動作時間が不足して高速な信号に対してバースト的
（連続してまとまって発生する）エラーが発生する原因
となっている。また，クランプ電圧が固定であるため，
入力信号振幅に対する融通性がなく，クランプダイオー
ドＣＤの温度特性によるドリフトの心配もある。

【０００７】また，上記図５の構成では，入力信号がコ
ンデンサＣとローパスフィルタ（ＬＰＦ）に分割される
ことにより信号線のミスマッチ（インピーダンの不整
合）による反射が発生することがある。また，ＤＣレベ
ルの検出がローパスフィルタによるため必ず正確なレベ
ル検出を行えるという保証がなく，どこまでｆ特性を約
束できるか不明である。また，長時間雑音の危険にさら
されるコンデンサＣのチャージが信頼しきれないという
問題があった。

【０００８】本発明は入力信号の過渡的，定常的なマー
ク率変動によらず識別回路の閾値電圧を中心に上下に均
等な振幅の波形として入力されるような信号識別回路に
おける直流再生方式を提供することを目的とする。

【０００９】

【課題を解決するための手段】図１は本発明の原理構成
図である。図１において，１は結合用の容量，２は信号
識別回路，３はマーク率検出回路，４はバイアス値変換
回路，５はバイアス回路である。

【００１０】本発明はマーク率が過去の履歴に必ずしも
引きずられる種類のものでない（過去の状況とは無関係
にマーク率が段差的に変化する場合もあり，マルコフ過
程と考えられる）点に着目し，短時間でのマーク率検出
結果を順次，次のタイムインターバルの入力バイアス電
圧に使用して，入力容量に不必要な過渡的なチャージが
発生するのを抑え，波形の劣化や直流レベルの変動がな
い信号波形を伝達し，クランプ回路を用いた場合の問題
点であるマーク率の急激な変化にも対応する。

【００１１】そのため，入力信号の識別結果を用いて周
期的にマーク率を検出し，検出したマーク率に対応した
バイアス電圧を発生して識別回路の入力側の識別用のバ
イアスを変更するものである。

【００１２】

【作用】入力端子からの信号は結合用の容量を通って信
号識別回路２に入力する。この時の信号識別用の閾値と
なる直流レベルはバイアス回路５により制御される。信
号識別回路２において識別した“１”，“０”の識別結
果は直列にマーク率検出回路３に入力する。マーク率検
出回路３は一定周期信号の周期でマーク率を算出する。
マーク率は“１”，“０”の総個数の中に含まれる
“１”の個数の比率を求めることにより得られる。検出
されたマーク率はバイアス値変換回路４に供給され，こ
こでマーク率をそれに対応するバイアス値に変換し，変
換されたバイアス値はバイアス回路５に供給されて，対
応するバイアス電圧が発生する。このようにして，マー
ク率に対応したバイアス電圧を発生することにより容量
１にチャージされる電荷を適正に保持することができ
る。

【００１３】

【実施例】図２は実施例の構成図，図３は実施例の動作
波形の例である。図２において，２０は入力バッファ，
２１は結合用のコンデンサＣ１，２２は識別変換回路，
２３はマーク率検出回路，２４はＲＯＭ，２５はオール
“１”オール“０”検出回路，２６はＤ／Ａ変換回路，
２７はポストアンプ，２８はＦＥＴである。

【００１４】入力信号は入力バッファ２０で整形され，
コンデンサＣ１，２１（以下，単にコンデンサＣ１とい
う）を通って識別変換回路２２へ入力される。コンデン
サ（Ｃ１）２１のｂ点の過渡的電圧レベルは識別変換回
路２２に供給される。入力信号の過渡的電圧レベルは，
コンデンサＣ１の電荷と，入力電圧レベル（２０）Ｖｉ
ｎ，抵抗Ｒ１，Ｒ２及びＦＥＴ２８のドレイン電圧Ｖｄ
により決定され，抵抗Ｒ１と抵抗Ｒ２の接続点（ｂ点）
へ適正のバイアス電圧が供給されるように制御する。識
別変換回路２２には固定した識別閾値電圧Ｖｒｅｆが供
給されている。

【００１５】識別変換回路２２で識別された“０”，
“１”を表すシリアルデータは，マーク率検出回路２３
に入力される。マーク率検出回路２３は，一定周期で入
力するタイミングｔの信号でマーク率を検出する。この
検出はカウンタと演算回路により構成され，一定周期内
に入力するデータ個数と，その内の“１”の個数を計数
し，“１”の個数をデータ個数で除算することにより検
出される。検出されたマーク率は，そのまま読み出しア
ドレスとしてＲＯＭ２４に供給され，読み出しを行う。

【００１６】ＲＯＭ２４には予めマーク率に対応した適
正なバイアス値がデジタルコードで記憶されており，入
力するアドレスにより読み出されると，Ｄ／Ａ変換回路
２６に供給される。Ｄ／Ａ変換回路２６は入力デジタル
信号をアナログ信号に変換してポストアンプ２７に供給
する。ポストアンプ２７はＤ／Ａ変換回路２６からのア
ナログ信号（電圧値）をＦＥＴ２８のゲートへ供給する
ためのバッファ機能を備える。ＦＥＴ２８はゲートに供
給される電圧の値に対応してソース・ドレイン間の電流
が制御されて，電流値に応じて抵抗Ｒ１と抵抗Ｒ２の接
続点（ｂ点の電位）のレベルが変化する。

【００１７】図３に示す動作波形の例は，図２のコンデ
ンサＣ１の入力側のａ点に，図３のａ点の波形として示
す絶対電圧レベルの信号が入力した場合を示す。この場
合，マーク率が高い例である。システム立ち上げ時，コ
ンデンサＣ１の他端のｂ点には場合によっては直流レベ
ルがシフトした図３に示す信号が発生する。本発明によ
る制御を行わないと，識別閾値電位Ｖref は, 図３の実
線で示す固定レベルであるため, “０”, “１”の識別
ができなくなるが, 本発明ではオール“１”，オール
“０”の時に特別なバイアス電圧を設定することにより
立ち上げ時の異常容量電荷をキャンセルし，点線で示す
ように閾値電圧がシフトされるメカニズムで，すみやか
に正確なデータの識別を行うことができる状態に移す。

【００１８】入力側から見て並列に接続した抵抗Ｒ１，
Ｒ２の抵抗値がパターンの特性インピーダンスになって
いるのが反射を抑える効果をもつ。また，コンデンサＣ
１は高域遮断による波形劣化の許す範囲で大きい値を選
び（即ち低域特性を伸ばし），“１”連続，“０”連続
時における影響をできるだけ受けにくくする。識別変換
回路２２の後段のマーク率検出回路２３は，コンデンサ
Ｃ１，抵抗Ｒ１，Ｒ２により決定される時定数より短い
タイムインターバルのタイミングｔでマーク率を計算
し，過去・未来ずっとそのマーク率で信号が入力された
場合に主信号が識別変換回路２２の入力部で，Ｖref を
中心に上下均等にふれる為のバイアス電圧を次のタイム
インターバルのバイアス電圧として与える。

【００１９】コンデンサＣ１にチャージされる電荷の内
訳を入力側の中心電位（マーク率１／２の場合の入力直
流レベル）と識別変換回路２２の入力の中心電位（即ち
Ｖref ）により蓄えられるものをＱ₀ とし，入力信号の
マーク率変動により入力直流レベルの増分によりＶref
に対してチャージされる電荷をΔＱとするとトータル電
荷はＱ₀ ＋ΔＱとなる。

【００２０】入力バイアス電圧が固定で，マーク率が時
間変動する場合は，ΔＱも，コンデンサＣ１，抵抗Ｒ
１，Ｒ２で決定する時定数で時間変動するので，コンデ
ンサＣ１の入力波形は識別変換回路２２にそのまま伝達
されないで，サグ（ノイズ）を持った直流レベルが安定
しない波形となる。ところが，入力信号のマーク率変動
による入力直流レベルの増分を１タイムインターバル
（１タイミングｔ）毎に入力バイアス電圧の増分として
与えることができるのでΔＱは常に０に近い値になり，
マーク率変動時もコンデンサＣ１のチャージＱ₀ は安定
なので都合の悪い過渡現象を含まずに波形劣化のない理
想的バイアス条件で識別変換回路２２へ入力できる。

【００２１】マーク率が高いタイムインターバルと低い
タイムインターバルが前後している場合は，最初ΔＱは
＋方向に荷電されるが，次のタイムインターバルでは入
力バイアス電圧が高く設定されるためΔＱは放電される
ことになるので，平均的にΔＱはキャンセルされること
になる。また，マーク率検出タイムスロットはコンデン
サＣ１，抵抗Ｒ１，Ｒ２の決定する時定数よりは短いの
でΔＱによる入力波形への影響は無視できる。

【００２２】図２において，オール“１”オール“０”
検出回路２５は，１タイムインターバルの間，オール
“０”またはオール“１”である場合に，異常状態とし
てそれぞれに対応する検出出力を発生する。オール
“１”を検出した場合は，次のタイムインターバル入力
バイアス電圧として，マーク率が１／２より若干マーク
率が低い場合に相当する電圧を発生するアドレスを，Ｒ
ＯＭ２４に出力する。また，オール“０”を検出した場
合は，マーク率が１／２よりも若干高い場合に相当する
電圧を発生するアドレスを，ＲＯＭ２４に出力する。こ
の検出回路の場合，立ち上がりや異常動作時に正規のＱ
₀ がチャージアップされていない状況でなるべく早くチ
ャージアップすることができる。

【００２３】また，識別変換回路２２内に信号の振幅
（“０”，“１”のレベルの幅）をモニタして出力を発
生するピーク検出回路２２０を設け，その信号出力をポ
ストアンプ２７の利得制御入力として供給する。この構
成により入力振幅が変動した場合にも最適制御が可能と
なる。

【００２４】

【発明の効果】本発明によれば入力信号波形の中心電位
が信号のパターン，特にマーク率により影響されずに識
別電位に収束することができ，最適な識別再生を実現す
ることができる。また，入力データが“０”や“１”が
連続した場合にも適切なバイアスを設定して誤動作を防
止することができる。さらに，入力振幅が変動した場合
には最適制御を可能とすることができる。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】実施例の構成図である。

【図３】実施例の動作波形の例である。

【図４】クランプ回路を用いた例来例の構成である。

【図５】入力のＤＣシフトを入力バイアスに印加する従
来例の構成である。

【符号の説明】

１ 結合用の容量 ２ 信号識別回路 ３ マーク率検出回路 ４ バイアス値変換回路 ５ バイアス回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04L 25/06 H04L 25/03

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 信号識別回路における直流再生方式にお
   いて， 主信号を入力する容量と，該容量を通った信号を識別す
   る信号識別回路，該信号識別回路からの識別データから
   一定周期でマーク率を算出するマーク率検出回路，及び
   マーク率検出回路で検出したマーク率に対応して予め設
   定されたバイアス値を発生するバイアス値変換回路及び
   バイアス値に対応するバイアス電圧を信号識別回路の入
   力線上に発生するバイアス回路とを備えることを特徴と
   する信号識別回路における直流再生方式。
2. 【請求項２】 請求項１において， マーク率検出回路に，オール“１”，オール“０”の検
   出回路を付加し， 一定周期の期間に渡り連続して“１”または“０”が検
   出されると，異常と判断してそれぞれの検出結果を発生
   してバイアス値変換回路に供給し， 前記バイアス値変換回路は，前記オール“１”の検出出
   力に対し，入力バイアス電圧をマーク率１／２より低い
   場合に相当するバイアス値を発生し，前記オール“０”
   の検出出力に対し，マーク率が高い場合に相当するバイ
   アス値を発生することを特徴とする信号識別回路におけ
   る直流再生方式。
3. 【請求項３】 請求項１において， 前記バイアス値変換回路をマーク率の入力により対応す
   るバイアス値を表すコードを出力するＲＯＭと，ＲＯＭ
   の出力コードをアナログ信号に変換するＤ・Ａ変換回路
   とで構成し，該Ｄ・Ａ変換回路とバイアス回路の間にポ
   ストアンプを備え， 前記信号識別回路に信号のピーク検出回路を付加し，該
   ピーク検出回路からの信号によりポストアンプの利得を
   制御することを特徴とする信号識別回路における直流再
   生方式。