SU1555887A1 - Регенератор цифрового сигнала - Google Patents
Регенератор цифрового сигнала Download PDFInfo
- Publication number
- SU1555887A1 SU1555887A1 SU884452524A SU4452524A SU1555887A1 SU 1555887 A1 SU1555887 A1 SU 1555887A1 SU 884452524 A SU884452524 A SU 884452524A SU 4452524 A SU4452524 A SU 4452524A SU 1555887 A1 SU1555887 A1 SU 1555887A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- capacitor
- digital signal
- frequency
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Изобретение относитс к электросв зи. Цель изобретени - повышение помехоустойчивости при наличии низкочастотных ограничений в тракте. Регенератор цифрового сигнала содержит корректирующий усилитель 1, сумматор 2, блок решени 3, согласующий блок 4, диод 5, конденсатор 6, резистор 7, инвертор 8 и выделитель 9 тактовой частоты. Цель достигаетс за счет повышени отношени сигнал/шум на входе блока решени 3 путем обеспечени компенсации низкочастотной межсимвольной помехи без увеличени (при сохранении) градации уровней цифрового сигнала (двухуровневый сигнал остаетс двухуровневым). 2 ил.
Description
Фиг.1
сл
Сл
сл
00 00
Изобретение относитс к электросв зи и может быть использовано в цифровых системах передачи,
Цель изобретени - повышение по- мехоустойчивости при наличии низкочастотных ограничений в тракте.
На фиг.1 изображена структурна электрическа схема предлагаемого регенератора; на фиг.2 - диаграммы, по сн ющие работу регенератора.
Регенератор цифрового сигнала содержит корректирующий усилитель 1, сумматор 2, блок 3 решени , выходной согласующий блок 4S диод 5, кон- денсатор 6, резистор 7, инвертор 8 и выделитель 9 тактовой частоты.
Регенератор работает следующим образом .
На фиг.2а приводитс одна из воз- можных реализаций однопол рного цифрового сигнала на выходе предыдущего регенератора. Пунктирными лини ми (фиг.2а) показаны реакции импульсов на выходе тракта передачи при нали- чии низкочастотных ограничений.Так как тракт передачи вл етс линейной системой, то в нем действует принцип суперпозиции (наложени ) и, значит, дл того, чтобы найти реакцию тракта на указанные три импульса, необходим просуммировать реакции отдельных импульсов . В результате на выходе корректирующего усилител 1 сигнал од- нопол рной последовательности импульсов (фиг.2а) из-за низкочастотного ограничени в тракте имеет вид, показанный на фиг.26. Наличие хвостов информационных импульсов приводит к низкочастотной межсимволь- ной помехе, что выражаетс во вли нии предшествующих импульсов на последующие , в результате чего каждый последующий импульс все большей степени опускаетс и, следовательно, от рицательна межсимвольна помеха с увеличением количества импульсов все больше увеличиваетс .
Сигнал с выхода корректирующего усилител t подаетс на вход сумма- тора 2 и на катод диода 5. Последний пропускает отрицательную часть сигнала (фиг.26 и в) и быстро зар жает конденсатор 6 до максимального значени отрицательного напр жени межсимвольной помехи. Это происходит потому, что выходное сопротивление корректирующего усилител 1 и сопротивление открытого диода 5 малы по
.
5
0 5 0 ,. с
5
5
сравнению с сопротивлением резистора 7, который включен параллельно конденсатору 6 и вл етс его разр дной целью. Параметры конденсатора 6 и резистора 7 выбраны так,что разр д конденсатора 6 происходит по закону изменил хвоста импульса.
Точка А (фиг.2в) соответствует моменту быстрого зар да конденсатора 6, после чего происходит его медленный разр д (по закону изменени хвоста ) на резистор 7. В точке Б на отрицательный хвост импульса терпит разрыв (в результате суммировани с последующим импульсом), однако зар д на конденсаторе 6 сохран етс и на нем напр жение продолжает уменьшатьс по закону изменени хвоста (пунктирна лини , фиг.2в). Это напр жение (участок пунктирной линии) вл етс той межсимвольной помехой, котора приводит к опущению последующего (второго) импульса. В точке В выброс отрицательного напр жени оп ть мгновенно увеличивает зар д конденсатора 6. Напр жение в этой точке больше напр жени в точке А, так как суммарна межсимвольна помеха здесь складываетс из собственного хвоста второго импульса и остаточного хвоста предыдущего. В точке Г конденсатор 6 сохран ет зар д до точки Д, где происходит очередной его зар д и далее напр жение на конденсаторе 6 убывает по закону изменени хвоста.
В результате на конденсаторе 6 формируетс полное напр жение межсимвольной помехи, которое подаетс на вход инвертора 8 и на выходе которого имеет вид, показанный на фиг.2г. Это противофазное напр жение низкочастотной межсимвольной помехи далее подаетс на другой вход сумматора 2, где суммируетс с сигналом (фиг.2б) с выхода корректирующего усилител 1 и компенсирует упом нутую межсимвольную помеху. Откорректированные импульсы цифрового сигнала на входе блока 3 решени имеют вид, показанный на фиг.2д. В блоке 3 решени импульсы регистрируютс на уровне оптимального порога (равного половине высоты неискаженного импульса) и в моменты стробировани импульсами тактовой частоты с выхода выделител 9 тактовой частоты, после чего норми-
рованные по высоте и длительности через выходной согласующий блок 4 передаютс в линию.
Таким образом, в регенераторе компенсаци низкочастотной помехи осуществл етс без увеличени градации уровней цифрового сигнала (двухуровневый сигнал остаетс двухуровневым). Компенсаци низкочастотной межеим- вольной помехи при сохранении градации уровней приводит к существенному повышению отношени сигнал/шум на входе блока 3 решени , что повышает помехоустойчивость регенератора в целом.
Claims (1)
- Формула изобретени. 5558876которого соединен с первым входом . блока решени , выход которого под- , ключей к входу выходного согласующего блока, при этом второй вход блока решени соединен с входом выделител тактовой частоты, отлич аю- щ и и с тем, что, с целью повышени помехоустойчивости при наличииJQ низкочастотных ограничений в тракте, введены сумматор, инвертор, резне- тор, конденсатор и диод, катод которого подключен к выходу корректирующего усилител и к первому входу сум15 мазюра, второй вход которого подключен к выходу инвертора, вход которого соединен с анодом диода, с первым выводом конденсатора и с первым выводом резистора, причем выход суммато20 ра соединен с вторым входом блокаРегенератор цифрового сигнала, содержащий корректирующий усилитель, выделитель тактовой частоты, выходрешени , а вторые выводы конденсатора и резистора подключены к общей шине .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884452524A SU1555887A1 (ru) | 1988-06-29 | 1988-06-29 | Регенератор цифрового сигнала |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884452524A SU1555887A1 (ru) | 1988-06-29 | 1988-06-29 | Регенератор цифрового сигнала |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1555887A1 true SU1555887A1 (ru) | 1990-04-07 |
Family
ID=21386375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884452524A SU1555887A1 (ru) | 1988-06-29 | 1988-06-29 | Регенератор цифрового сигнала |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1555887A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2745886C1 (ru) * | 2020-07-28 | 2021-04-02 | Федеральное Государственное Бюджетное Учреждение "Федеральное Агентство По Правовой Защите Результатов Интеллектуальной Деятельности Военного, Специального И Двойного Назначения" (Фгбу "Фаприд") | Регенератор сигналов данных |
-
1988
- 1988-06-29 SU SU884452524A patent/SU1555887A1/ru active
Non-Patent Citations (1)
Title |
---|
Оган н Л.Н. и др. Машинные методы исследовани цифровых систем передачи. - М.: Св зь, 1978, с.64. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2745886C1 (ru) * | 2020-07-28 | 2021-04-02 | Федеральное Государственное Бюджетное Учреждение "Федеральное Агентство По Правовой Защите Результатов Интеллектуальной Деятельности Военного, Специального И Двойного Назначения" (Фгбу "Фаприд") | Регенератор сигналов данных |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5822104A (en) | Digital optical receiving apparatus | |
JPS59112747A (ja) | 2進デ−タ受信機 | |
US4373141A (en) | Fast updating peak detector circuit | |
SU1555887A1 (ru) | Регенератор цифрового сигнала | |
JP2962218B2 (ja) | ディジタル光受信回路 | |
EP0008220B1 (en) | Dual frequency tone decoder system interface | |
US5563538A (en) | Control circuit for clock multiplier | |
US4280218A (en) | False alarm processor | |
SU1653143A1 (ru) | Устройство задержки импульсов и удвоени частоты | |
JPH0653794A (ja) | パルス幅変調回路 | |
JP2613910B2 (ja) | Ad変換器 | |
JP2772193B2 (ja) | 信号識別回路における直流再生方式 | |
SU1506581A1 (ru) | Устройство дл компенсации искажений типа "преобладание | |
SU1451831A1 (ru) | Формирователь частотно-модулированных сигналов | |
SU1443150A1 (ru) | Устройство фиксации временных положений сигналов | |
SU1656692A1 (ru) | Приемник двоичных символов | |
SU1092749A1 (ru) | Формирователь управл ющего сигнала дл компенсации искажений типа "преобладание | |
SU1295511A1 (ru) | Устройство дл задержки импульсов | |
SU674211A1 (ru) | Селектор импульсов | |
SU1478344A1 (ru) | Устройство адаптивного приема дискретных сигналов | |
JPH0775336B2 (ja) | 光受信回路 | |
SU884079A1 (ru) | Устройство автоматической регулировки уровн сигнала | |
SU1467792A1 (ru) | Способ формировани видеосигнала изображени | |
SU1396268A1 (ru) | Селектор импульсов | |
SU1136322A1 (ru) | Регенератор бипол рных импульсов |