JP2962218B2 - ディジタル光受信回路 - Google Patents
ディジタル光受信回路Info
- Publication number
- JP2962218B2 JP2962218B2 JP8034683A JP3468396A JP2962218B2 JP 2962218 B2 JP2962218 B2 JP 2962218B2 JP 8034683 A JP8034683 A JP 8034683A JP 3468396 A JP3468396 A JP 3468396A JP 2962218 B2 JP2962218 B2 JP 2962218B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- reset
- peak hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Description
【発明の属する技術分野】本発明は、ディジタル光受信
回路に関する。特に、受動光網（ＰＯＮ：Ｐａｓｓｉｖ
ｅ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ）光伝送システム
や光イーサネット通信方式等におけるバースト信号伝送
にも適用可能なディジタル光受信回路に関する。
回路に関する。特に、受動光網（ＰＯＮ：Ｐａｓｓｉｖ
ｅ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ）光伝送システム
や光イーサネット通信方式等におけるバースト信号伝送
にも適用可能なディジタル光受信回路に関する。
【０００１】
【従来の技術】一般に、ＰＯＮ光伝送システム等では、
伝送路中を伝送している信号はバースト状の信号とな
る。このため、任意の信号パターンを受光する光受信器
は、直流結合型のものが用いられる。従来の直流結合型
の光受信回路としては、例えば特願平６−２１７４０４
（平成６年９月１２日出願）記載のものがある。
伝送路中を伝送している信号はバースト状の信号とな
る。このため、任意の信号パターンを受光する光受信器
は、直流結合型のものが用いられる。従来の直流結合型
の光受信回路としては、例えば特願平６−２１７４０４
（平成６年９月１２日出願）記載のものがある。
【０００２】通常、ある一定のオフセットのある光信号
が入力されたときに、光電変換素子に対してオフセット
をなくす方向に電流が流される。オフセットのない信号
が光電変換素子から出力されるようにした構成として、
例えば、特願平５−２２７１０４号公報記載のものが知
られている。
が入力されたときに、光電変換素子に対してオフセット
をなくす方向に電流が流される。オフセットのない信号
が光電変換素子から出力されるようにした構成として、
例えば、特願平５−２２７１０４号公報記載のものが知
られている。
【０００３】ところが、従来の光受信回路では、光が完
全にゼロレベルにならない状態と所定のレベル以上の光
とからなる信号光波形が入力されることがある。ローレ
ベルにおいて完全にゼロレベルにならない信号光波形
は、送信光源である半導体レーザの発光遅延を低減する
ために、あらかじめバイアスを加えたりするなどの理由
により消光比が劣化したときに生じる。消光比劣化によ
る発光は、他のバースト信号に影響しないように、バー
スト信号以外の時間において送信器側で発光が遮断され
る。
全にゼロレベルにならない状態と所定のレベル以上の光
とからなる信号光波形が入力されることがある。ローレ
ベルにおいて完全にゼロレベルにならない信号光波形
は、送信光源である半導体レーザの発光遅延を低減する
ために、あらかじめバイアスを加えたりするなどの理由
により消光比が劣化したときに生じる。消光比劣化によ
る発光は、他のバースト信号に影響しないように、バー
スト信号以外の時間において送信器側で発光が遮断され
る。
【０００４】消光比劣化によるオフセットをもつ光信号
波形が光受信回路に入力されると、波形のデューティに
誤差を生じてしまう。すなわち、一般に光受信回路で
は、受信された光信号のハイレベルとローレベルを捉
え、両レベルの中間レベルを基準として光受信波形を求
める。ところが、ローレベルにおいて、光が完全にゼロ
レベルでない場合には、上記基準がずれてしまう。この
ずれた基準により、波形のデューティを決定すると、見
かけ上、デューティが大きく検出されることがある。
波形が光受信回路に入力されると、波形のデューティに
誤差を生じてしまう。すなわち、一般に光受信回路で
は、受信された光信号のハイレベルとローレベルを捉
え、両レベルの中間レベルを基準として光受信波形を求
める。ところが、ローレベルにおいて、光が完全にゼロ
レベルでない場合には、上記基準がずれてしまう。この
ずれた基準により、波形のデューティを決定すると、見
かけ上、デューティが大きく検出されることがある。
【０００５】
【発明が解決しようとする課題】しかしながら、前者の
光受信回路においては、ＡＴＣ（ＡｕｔｏｍａｔｉｃＴ
ｈｒｅｓｈｏｌｄ Ｌｅｖｅｌ Ｃｏｎｔｒｏｌ）回路
の出力は、正相出力信号と逆相出力信号のレベルのバラ
ンスが崩れたものとなる。この結果、ＡＴＣ回路から出
力される出力信号の振幅の減少が生じ、識別値が変化し
てしまう。識別値の変化は、比較器からの出力信号の波
形のディーティの劣化を引き起こす。
光受信回路においては、ＡＴＣ（ＡｕｔｏｍａｔｉｃＴ
ｈｒｅｓｈｏｌｄ Ｌｅｖｅｌ Ｃｏｎｔｒｏｌ）回路
の出力は、正相出力信号と逆相出力信号のレベルのバラ
ンスが崩れたものとなる。この結果、ＡＴＣ回路から出
力される出力信号の振幅の減少が生じ、識別値が変化し
てしまう。識別値の変化は、比較器からの出力信号の波
形のディーティの劣化を引き起こす。
【０００６】また、デューティ劣化は、特に受信信号レ
ベルが小さいときに、データ識別余裕が著しく劣化す
る。データ識別に対する余裕がなくなると、受信回路の
最小受光レベルを劣化させてしまう。
ベルが小さいときに、データ識別余裕が著しく劣化す
る。データ識別に対する余裕がなくなると、受信回路の
最小受光レベルを劣化させてしまう。
【０００７】さらに、この振幅減少は、最小受光レベル
の劣化とダイナミックレンジの減少を招く。ダイナミッ
クレンジの減少は、システムマージンの減少につなが
る。
の劣化とダイナミックレンジの減少を招く。ダイナミッ
クレンジの減少は、システムマージンの減少につなが
る。
【０００８】加えて、バーストデータを扱う光受信装置
では、高速に動作引込みを行うために、データの立ち上
がりと立ち下がりの両エッジの情報を元にタイミング抽
出される方法が一般的に採用される。このため、デュー
ティ変動が発生すると、抽出クロックのジッタの増加や
引込み特性を劣化させてしまう。
では、高速に動作引込みを行うために、データの立ち上
がりと立ち下がりの両エッジの情報を元にタイミング抽
出される方法が一般的に採用される。このため、デュー
ティ変動が発生すると、抽出クロックのジッタの増加や
引込み特性を劣化させてしまう。
【０００９】本発明の目的は、入力信号のオフセットに
よる出力波形のデューティ変化や信号振幅劣化をなくし
たディジタル光受信回路を提供することにある。
よる出力波形のデューティ変化や信号振幅劣化をなくし
たディジタル光受信回路を提供することにある。
【００１０】
【課題を解決するための手段】本発明のディジタル光受
信回路は、光信号を電気信号に変換する光電変換素子
と、光電変換素子からの電気信号を取り込み、この信号
を所定のレベルまで増幅して第１の信号および第２の信
号として出力する差動型前置増幅器とを備えている。そ
して、差動型前置増幅器からの第１の信号および第２の
信号に基づいて、第１の信号および第２の信号の振幅の
中間値を持つ第１の論理判定用信号および第２の論理判
定用信号を形成する自動しきい値制御回路と、自動しき
い値制御回路からの第１の論理判定用信号および第２の
論理判定用信号とに基づいて論理信号を形成する比較器
と、第１の信号あるいは第２の信号から自動しきい値制
御回路内のピーク保持用容量をリセットするセルフリセ
ット回路とを備えている。ここで、本発明のディジタル
光受信回路では、上記リセットが、信号待機状態から信
号受信状態に変化した直後に行われるようにしている。
信回路は、光信号を電気信号に変換する光電変換素子
と、光電変換素子からの電気信号を取り込み、この信号
を所定のレベルまで増幅して第１の信号および第２の信
号として出力する差動型前置増幅器とを備えている。そ
して、差動型前置増幅器からの第１の信号および第２の
信号に基づいて、第１の信号および第２の信号の振幅の
中間値を持つ第１の論理判定用信号および第２の論理判
定用信号を形成する自動しきい値制御回路と、自動しき
い値制御回路からの第１の論理判定用信号および第２の
論理判定用信号とに基づいて論理信号を形成する比較器
と、第１の信号あるいは第２の信号から自動しきい値制
御回路内のピーク保持用容量をリセットするセルフリセ
ット回路とを備えている。ここで、本発明のディジタル
光受信回路では、上記リセットが、信号待機状態から信
号受信状態に変化した直後に行われるようにしている。
【００１１】本発明のディジタル光受信回路によれば、
差動型前置増幅器からの第１の信号または第２の信号が
光ゼロレベルより所定のレベル以上になっていることを
セルフリセット回路で検出したときに、リセット信号を
出して自動しきい値制御回路内のピーク保持用容量をリ
セットする。これにより、正確にオフセットされた光信
号のゼロレベルを保持させるようにして、正確な論理信
号を得る。
差動型前置増幅器からの第１の信号または第２の信号が
光ゼロレベルより所定のレベル以上になっていることを
セルフリセット回路で検出したときに、リセット信号を
出して自動しきい値制御回路内のピーク保持用容量をリ
セットする。これにより、正確にオフセットされた光信
号のゼロレベルを保持させるようにして、正確な論理信
号を得る。
【００１２】また、本発明のディジタル光受信回路にお
いて、自動しきい値制御回路は、差動型前置増幅器から
の正相の第１の信号の最大値を保持する第１のピークホ
ールド回路と、差動型前置増幅器からの逆相の第２の信
号の最大値を保持する第２のピークホールド回路と、差
動型前置増幅器からの正相の第１の信号および第２のピ
ークホールド回路からの出力信号を取り込む。本発明の
ディジタル光受信回路はさらに、これらの信号を加算し
て第１の論理判定用信号を形成する第１の加算器と、差
動型前置増幅器からの逆相の第２の信号および第１のピ
ークホールド回路からの出力信号を取り込み、これらの
信号を加算して第２の論理判定用信号を形成する第２の
加算器を備えている。
いて、自動しきい値制御回路は、差動型前置増幅器から
の正相の第１の信号の最大値を保持する第１のピークホ
ールド回路と、差動型前置増幅器からの逆相の第２の信
号の最大値を保持する第２のピークホールド回路と、差
動型前置増幅器からの正相の第１の信号および第２のピ
ークホールド回路からの出力信号を取り込む。本発明の
ディジタル光受信回路はさらに、これらの信号を加算し
て第１の論理判定用信号を形成する第１の加算器と、差
動型前置増幅器からの逆相の第２の信号および第１のピ
ークホールド回路からの出力信号を取り込み、これらの
信号を加算して第２の論理判定用信号を形成する第２の
加算器を備えている。
【００１３】自動しきい値制御回路は、第２のピークホ
ールド回路からの信号の最大値と、第１の信号とから第
１の論理判定用信号を形成する。また、第１のピークホ
ールド回路からの信号の最大値と、第２の信号とから第
２の論理判定用信号を形成する。
ールド回路からの信号の最大値と、第１の信号とから第
１の論理判定用信号を形成する。また、第１のピークホ
ールド回路からの信号の最大値と、第２の信号とから第
２の論理判定用信号を形成する。
【００１４】セルフリセット回路は、レベル検出回路と
リセットパルス発生回路とリセット回路を含んでいる。
レベル検出回路は、差動型前置増幅器の第１の信号ある
いは第２の信号のうち少なくとも一方を信号が所定レベ
ル以上であることを検出する。また、セルフリセット回
路は、レベル検出回路の出力信号に基づいてリセットパ
ルスを発生させる。セルフリセット回路は、差動型前置
増幅器の信号がある一定レベル以上であるとき、光信号
のゼロレベルを保持させるためにリセット信号を出して
自動しきい値制御値回路内の第２のピークホールド回路
をリセットする。このリセットにより、光信号のゼロレ
ベルを保持する第２のピークホールド回路を動作させる
ようにしている。リセット回路は、リセットパルス発生
器からの信号に基づいて自動しきい値制御回路内の第２
のピークホールド回路のホールドを放電させる。
リセットパルス発生回路とリセット回路を含んでいる。
レベル検出回路は、差動型前置増幅器の第１の信号ある
いは第２の信号のうち少なくとも一方を信号が所定レベ
ル以上であることを検出する。また、セルフリセット回
路は、レベル検出回路の出力信号に基づいてリセットパ
ルスを発生させる。セルフリセット回路は、差動型前置
増幅器の信号がある一定レベル以上であるとき、光信号
のゼロレベルを保持させるためにリセット信号を出して
自動しきい値制御値回路内の第２のピークホールド回路
をリセットする。このリセットにより、光信号のゼロレ
ベルを保持する第２のピークホールド回路を動作させる
ようにしている。リセット回路は、リセットパルス発生
器からの信号に基づいて自動しきい値制御回路内の第２
のピークホールド回路のホールドを放電させる。
【００１５】また、本発明のディジタル光受信回路は、
光電変換素子と、差動型前置増幅器と、第１のピークホ
ールド回路と、第２のピークホールド回路と、第１の加
算器と、第２の加算器と、自動しきい値制御回路と、比
較器と、レベル検出回路と、リセットパルス発生器と、
セルフリセット回路とを備えている。
光電変換素子と、差動型前置増幅器と、第１のピークホ
ールド回路と、第２のピークホールド回路と、第１の加
算器と、第２の加算器と、自動しきい値制御回路と、比
較器と、レベル検出回路と、リセットパルス発生器と、
セルフリセット回路とを備えている。
【００１６】差動型前置増幅器は、光電変換素子からの
電気信号を取り込み、この信号を所定のレベルまで増幅
して第１の信号および第２の信号として出力する。第１
のピークホールド回路は、差動型前置増幅器の第１の信
号を取り込み、この第１の信号の最大値を保持する。第
２のピークホールド回路は、差動型前置増幅器の第２の
信号を取り込み、この第２の信号の最大値を保持する。
電気信号を取り込み、この信号を所定のレベルまで増幅
して第１の信号および第２の信号として出力する。第１
のピークホールド回路は、差動型前置増幅器の第１の信
号を取り込み、この第１の信号の最大値を保持する。第
２のピークホールド回路は、差動型前置増幅器の第２の
信号を取り込み、この第２の信号の最大値を保持する。
【００１７】また、第１の加算器は、差動型前置増幅器
からの第１の信号および第２のピークホールド回路から
の出力信号を取り込み第１の論理判定用信号を形成す
る。第２の加算器は、差動型前置増幅器からの第２の信
号および第１のピークホールド回路からの出力信号を取
り込み第２の論理判定用信号を形成する。自動しきい値
制御回路は、第１及び第２のピークホールド回路と、第
１及び第２の加算器から構成されている。比較器は、自
動しきい値制御回路からの第１の論理判定用信号および
第２の論理判定用信号とを基に論理信号を形成する。レ
ベル検出回路は、差動型前置増幅器からの第１の信号あ
るいは第２の信号のうちの少なくとも一方の信号を取り
込み、これが所定の値を超えるか否かの判定をする。
からの第１の信号および第２のピークホールド回路から
の出力信号を取り込み第１の論理判定用信号を形成す
る。第２の加算器は、差動型前置増幅器からの第２の信
号および第１のピークホールド回路からの出力信号を取
り込み第２の論理判定用信号を形成する。自動しきい値
制御回路は、第１及び第２のピークホールド回路と、第
１及び第２の加算器から構成されている。比較器は、自
動しきい値制御回路からの第１の論理判定用信号および
第２の論理判定用信号とを基に論理信号を形成する。レ
ベル検出回路は、差動型前置増幅器からの第１の信号あ
るいは第２の信号のうちの少なくとも一方の信号を取り
込み、これが所定の値を超えるか否かの判定をする。
【００１８】リセットパルス発生器は、レベル検出回路
からの出力を基にリセットパルスを発生させる。セルフ
リセット回路は、リセットパルス発生器のリセットパル
スにより第２のピークホールド回路のホールド容量を放
電するリセット回路を含んでいる。
からの出力を基にリセットパルスを発生させる。セルフ
リセット回路は、リセットパルス発生器のリセットパル
スにより第２のピークホールド回路のホールド容量を放
電するリセット回路を含んでいる。
【００１９】このディジタル光受信回路によれば、差動
型前置増幅器からの第１の信号または第２の信号がある
一定レベル以上になっていることをセルフリセット回路
で検出する。このときに、リセット信号を出して自動し
きい値制御回路内のピーク保持用容量はリセットされ
る。これにより、正確にオフセットされた光信号のゼロ
レベルが保持され、正確な論理記号が得られる。
型前置増幅器からの第１の信号または第２の信号がある
一定レベル以上になっていることをセルフリセット回路
で検出する。このときに、リセット信号を出して自動し
きい値制御回路内のピーク保持用容量はリセットされ
る。これにより、正確にオフセットされた光信号のゼロ
レベルが保持され、正確な論理記号が得られる。
【００２０】本発明のディジタル光受信回路において、
第１の加算器は、第１の抵抗の一端子が第２のピークホ
ールド回路の出力に接続されている。第２の抵抗の一端
子が差動型前置増幅器の一方の出力端子に接続されてい
る。第１の抵抗の他端子と第２の抵抗他端子は共通接続
され、比較器の一方の入力端子に接続されている。さら
に、第２の加算器は、第３の抵抗の一端子が第１のピー
クホールド回路の出力に接続され、第４の抵抗の一端子
が差動型前置増幅器の他方の出力端子に接続されてい
る。第３の抵抗の他端子と第４の抵抗端子は共通接続さ
れ、比較器の他方の入力端子に接続されている。
第１の加算器は、第１の抵抗の一端子が第２のピークホ
ールド回路の出力に接続されている。第２の抵抗の一端
子が差動型前置増幅器の一方の出力端子に接続されてい
る。第１の抵抗の他端子と第２の抵抗他端子は共通接続
され、比較器の一方の入力端子に接続されている。さら
に、第２の加算器は、第３の抵抗の一端子が第１のピー
クホールド回路の出力に接続され、第４の抵抗の一端子
が差動型前置増幅器の他方の出力端子に接続されてい
る。第３の抵抗の他端子と第４の抵抗端子は共通接続さ
れ、比較器の他方の入力端子に接続されている。
【００２１】これは、自動しきい値制御回路内の第１の
加算器と第２の加算器の具体的構成である。第１の識別
信号側あるいは第２の識別信号側において、それぞれ二
種類の信号は抵抗を介して加算される。
加算器と第２の加算器の具体的構成である。第１の識別
信号側あるいは第２の識別信号側において、それぞれ二
種類の信号は抵抗を介して加算される。
【００２２】
【発明の実施の形態】まず最初に、本発明のディジタル
光受信回路の構成を説明する前に、発明の理解を容易に
するために従来のディジタル光受信回路の構成について
説明する。
光受信回路の構成を説明する前に、発明の理解を容易に
するために従来のディジタル光受信回路の構成について
説明する。
【００２３】図５は、従来の直流結合型の光受信回路を
示している。図５に示される光受信回路では、光電変換
素子１０１のアノードは前置増幅器１０３に接続されて
いる。カソードはバイアス電源に接続されている。増幅
器１０３は、差動増幅器１３１と、抵抗１３２、１３３
とから構成される。増幅器１０３の出力は、自動しきい
値制御回路１０５の入力端子に接続されている。ＡＴＣ
回路１０５は、第１のピークホールド回路１５１と、第
２のピークホールド回路１５２と、抵抗１５３、１５
４、１５５、１５６とから構成される。また、ＡＴＣ回
路１０５の出力は、比較回路１０７の入力端子に接続さ
れている。
示している。図５に示される光受信回路では、光電変換
素子１０１のアノードは前置増幅器１０３に接続されて
いる。カソードはバイアス電源に接続されている。増幅
器１０３は、差動増幅器１３１と、抵抗１３２、１３３
とから構成される。増幅器１０３の出力は、自動しきい
値制御回路１０５の入力端子に接続されている。ＡＴＣ
回路１０５は、第１のピークホールド回路１５１と、第
２のピークホールド回路１５２と、抵抗１５３、１５
４、１５５、１５６とから構成される。また、ＡＴＣ回
路１０５の出力は、比較回路１０７の入力端子に接続さ
れている。
【００２４】この光受信回路の動作を図５、図６および
図７を参照して説明する。
図７を参照して説明する。
【００２５】図６は、光受信回路の通常の動作を示すタ
イムチャートである。図７は、同回路の異常時の動作を
示すタイムチャートである。これらの図には、横軸に時
間を示し、縦軸の（ａ）にバースト信号を、同（ｂ）に
前置増幅器の出力波形を、同（ｃ）にピークホールド回
路の出力波形を、同（ｄ）に比較器の出力信号波形を、
それぞれ示している。
イムチャートである。図７は、同回路の異常時の動作を
示すタイムチャートである。これらの図には、横軸に時
間を示し、縦軸の（ａ）にバースト信号を、同（ｂ）に
前置増幅器の出力波形を、同（ｃ）にピークホールド回
路の出力波形を、同（ｄ）に比較器の出力信号波形を、
それぞれ示している。
【００２６】まず、信号待機状態すなわちピークホール
ド回路１５１、１５２のホールド容量が放電状態である
場合を考える。図６（ａ）に示されるように、完全に光
のない状態と、所定のレベル以上の光レベルがある状態
のバースト状光信号が光電変換素子１０１に入力される
と、これらは光電気変換されて信号Ｓａ となる。この
信号Ｓａ は、トランスインピーダンス型の前置増幅器
１０３に入力される。差動増幅器１３１および抵抗１３
２、１３３からなる前置増幅器回路１０３からは、図６
（ｂ）に示されるように、極性が正負にふれる差動信号
Ｓｂｐ、Ｓｂｍが出力される。差動信号Ｓｂｐ、Ｓｂｍ
は、２つのピークホールド回路１５１、１５２および抵
抗１５２−１５６から構成される２つの加算器からなる
ＡＴＣ回路１０５に入力される。ＡＴＣ回路１０５で
は、論理“１”あるいは“０”を判別するために使用さ
れる識別値Ｌｓが信号Ｓｄｐ、Ｓｄｍの振幅の中間の値
に設定されるように信号Ｓｂｐ、Ｓｂｍが形成される。
ＡＴＣ回路３０の出力信号Ｓｄｐ、Ｓｄｍは、図６
（ｄ）に示されるようになり、これらが比較器１０７に
供給される。比較器１０７では、これら出力信号Ｓｄ
ｐ、Ｓｄｍにより、図（ｅ）に示される論理“１”、
“０”からなる信号Ｓｅに識別される。
ド回路１５１、１５２のホールド容量が放電状態である
場合を考える。図６（ａ）に示されるように、完全に光
のない状態と、所定のレベル以上の光レベルがある状態
のバースト状光信号が光電変換素子１０１に入力される
と、これらは光電気変換されて信号Ｓａ となる。この
信号Ｓａ は、トランスインピーダンス型の前置増幅器
１０３に入力される。差動増幅器１３１および抵抗１３
２、１３３からなる前置増幅器回路１０３からは、図６
（ｂ）に示されるように、極性が正負にふれる差動信号
Ｓｂｐ、Ｓｂｍが出力される。差動信号Ｓｂｐ、Ｓｂｍ
は、２つのピークホールド回路１５１、１５２および抵
抗１５２−１５６から構成される２つの加算器からなる
ＡＴＣ回路１０５に入力される。ＡＴＣ回路１０５で
は、論理“１”あるいは“０”を判別するために使用さ
れる識別値Ｌｓが信号Ｓｄｐ、Ｓｄｍの振幅の中間の値
に設定されるように信号Ｓｂｐ、Ｓｂｍが形成される。
ＡＴＣ回路３０の出力信号Ｓｄｐ、Ｓｄｍは、図６
（ｄ）に示されるようになり、これらが比較器１０７に
供給される。比較器１０７では、これら出力信号Ｓｄ
ｐ、Ｓｄｍにより、図（ｅ）に示される論理“１”、
“０”からなる信号Ｓｅに識別される。
【００２７】次に、図７（ａ）に示されるように、光が
完全にゼロレベルにならない状態と所定のレベル以上の
光とからなる信号光波形が従来の光受信器に入力された
場合の動作について説明する。この信号光波形は、送信
光源である半導体レーザの発光遅延を低減するために、
予めバイアスを加えたりするなどの理由により消光比が
劣化した波形である。消光比劣化による発光は他のバー
スト信号に影響しないように、バースト信号以外の時間
において送信器側で発光が遮断される。
完全にゼロレベルにならない状態と所定のレベル以上の
光とからなる信号光波形が従来の光受信器に入力された
場合の動作について説明する。この信号光波形は、送信
光源である半導体レーザの発光遅延を低減するために、
予めバイアスを加えたりするなどの理由により消光比が
劣化した波形である。消光比劣化による発光は他のバー
スト信号に影響しないように、バースト信号以外の時間
において送信器側で発光が遮断される。
【００２８】消光比劣化によるオフセットをもつ信号波
形（図７（ａ））が光電変換素子１０１に入力される
と、これらは光電気変換されて信号Ｓａとなって前置増
幅器１０３に入力される。前置増幅器１０３では、図７
（ｂ）に示されるように、オフセットにより正負極性に
一定のバイアス電圧ＶＬが加算される。論理“１”のと
きに、正負極性に電圧（ＶＬ＋ＶＳ）の正負にふれる差
動信号Ｓｂｐ、Ｓｂｍが出力される。この信号が、ＡＴ
Ｃ回路１０５に入力されると、ピークホールド回路１５
２は、前置増幅器１０３の逆相の第２の信号Ｓｂｍの論
理“０”のレベル（−ＶＬ）を正確にホールドすること
ができない。このため、バースト信号が到来する前の信
号待機状態での値をホールドし続ける。ＡＴＣ回路１０
５の出力は、図７（ｄ）に示されるように、正相側出力
がレベル（ＶＬ＋ＶＳ）／２とレベル（ＶＬ／２）との
間をふれる信号Ｓｄｐとなる。また、逆相の出力がレベ
ル（ＶＳ／２）とレベル（０）との間でふれる信号Ｓｄ
ｍとなり、正相側出力Ｓｄｐと逆相側出力Ｓｄｍのレベ
ルのバランスが崩れてしまう。
形（図７（ａ））が光電変換素子１０１に入力される
と、これらは光電気変換されて信号Ｓａとなって前置増
幅器１０３に入力される。前置増幅器１０３では、図７
（ｂ）に示されるように、オフセットにより正負極性に
一定のバイアス電圧ＶＬが加算される。論理“１”のと
きに、正負極性に電圧（ＶＬ＋ＶＳ）の正負にふれる差
動信号Ｓｂｐ、Ｓｂｍが出力される。この信号が、ＡＴ
Ｃ回路１０５に入力されると、ピークホールド回路１５
２は、前置増幅器１０３の逆相の第２の信号Ｓｂｍの論
理“０”のレベル（−ＶＬ）を正確にホールドすること
ができない。このため、バースト信号が到来する前の信
号待機状態での値をホールドし続ける。ＡＴＣ回路１０
５の出力は、図７（ｄ）に示されるように、正相側出力
がレベル（ＶＬ＋ＶＳ）／２とレベル（ＶＬ／２）との
間をふれる信号Ｓｄｐとなる。また、逆相の出力がレベ
ル（ＶＳ／２）とレベル（０）との間でふれる信号Ｓｄ
ｍとなり、正相側出力Ｓｄｐと逆相側出力Ｓｄｍのレベ
ルのバランスが崩れてしまう。
【００２９】比較器１０７からは、デューティ比の異な
る論理“０”、“１”の信号Ｓｅが出力される。この結
果、ＡＴＣ回路１０５から出力される出力信号（論理判
定用信号）の振幅の減少が生じることになる。
る論理“０”、“１”の信号Ｓｅが出力される。この結
果、ＡＴＣ回路１０５から出力される出力信号（論理判
定用信号）の振幅の減少が生じることになる。
【００３０】図７（ａ）に示されるようなオフセットの
ある光信号が入力されたときに、光電変換素子に対して
オフセットをなくす方向に電流が流される。しかしなが
ら、前者の光受信回路においては、図７（ｄ）に示され
るように、図７（ａ）にような消光比劣化のオフセット
はキャンセルできず、ＡＴＣ回路１０５の出力は、正相
出力信号Ｓｄｐと逆相出力信号Ｓｄｍのレベルのバラン
スが崩れる。この結果、比較器１０９からの出力信号Ｓ
の波形のディーティの劣化を引き起こす。ＡＴＣ回路１
０５から出力される出力信号Ｓｄｐ、Ｓｄｍの振幅の減
少が生じ、識別値Ｌｓが変化してしまう。
ある光信号が入力されたときに、光電変換素子に対して
オフセットをなくす方向に電流が流される。しかしなが
ら、前者の光受信回路においては、図７（ｄ）に示され
るように、図７（ａ）にような消光比劣化のオフセット
はキャンセルできず、ＡＴＣ回路１０５の出力は、正相
出力信号Ｓｄｐと逆相出力信号Ｓｄｍのレベルのバラン
スが崩れる。この結果、比較器１０９からの出力信号Ｓ
の波形のディーティの劣化を引き起こす。ＡＴＣ回路１
０５から出力される出力信号Ｓｄｐ、Ｓｄｍの振幅の減
少が生じ、識別値Ｌｓが変化してしまう。
【００３１】このデューティ劣化は、特に受信信号レベ
ルが小さいときに、データ識別余裕が著しく劣化する。
データ識別に対する余裕がなくなると、受信回路の最小
受光レベルを劣化させてしまう。加えて、バーストデー
タを扱う光受信装置では、高速に動作引込みを行うため
に、データの立ち上がりと立ち下がりの両エッジの情報
を元にタイミング抽出される方法が一般的に採用され
る。このため、デューティ変動が発生すると、抽出クロ
ックのジッタの増加や引込み特性を劣化させてしまう。
ルが小さいときに、データ識別余裕が著しく劣化する。
データ識別に対する余裕がなくなると、受信回路の最小
受光レベルを劣化させてしまう。加えて、バーストデー
タを扱う光受信装置では、高速に動作引込みを行うため
に、データの立ち上がりと立ち下がりの両エッジの情報
を元にタイミング抽出される方法が一般的に採用され
る。このため、デューティ変動が発生すると、抽出クロ
ックのジッタの増加や引込み特性を劣化させてしまう。
【００３２】振幅減少は、最小受光レベルの劣化とダイ
ナミックレンジの減少を招く。ダイナミックレンジの減
少は、システムマージンの減少につながる。
ナミックレンジの減少を招く。ダイナミックレンジの減
少は、システムマージンの減少につながる。
【００３３】次に、上述の問題を解決した本発明のディ
ジタル光受信回路について、以下に詳細に説明する。
ジタル光受信回路について、以下に詳細に説明する。
【００３４】図１は、本発明のディジタル光受信器の一
実施例の構成を示している。本発明のディジタル光受信
回路でも任意の信号パターンを受信するため、各ブロッ
ク間は直流結合されている。
実施例の構成を示している。本発明のディジタル光受信
回路でも任意の信号パターンを受信するため、各ブロッ
ク間は直流結合されている。
【００３５】本発明のディジタル光受信回路は、大別し
て、光電変換素子１と、差動型前置増幅器３と、自動し
きい値制御回路５と、比較器７と、セルフリセット回路
９とを備えている。具体的には、以下にように構成され
ている。
て、光電変換素子１と、差動型前置増幅器３と、自動し
きい値制御回路５と、比較器７と、セルフリセット回路
９とを備えている。具体的には、以下にように構成され
ている。
【００３６】光電変換素子１のアノードは前置増幅器３
に接続されており、そのカソードは図示しないバイアス
電源に接続されている。前置増幅器３は、差動増幅器３
１と、抵抗３２、３３とからなるトランスインピーダン
ス型差動増幅器である。具体的には、差動増幅器３１の
正相出力は帰還抵抗３３を介して差動増幅器３１の逆相
入力に帰還されている。一方、差動増幅器３１の逆相出
力は帰還抵抗３２を介して差動増幅器３１の正相入力に
帰還されている。前置増幅器３からの第１の信号および
第２の信号は、ＡＴＣ回路５の入力端子に供給され、第
１の信号がセルフリセット回路９にも入力される。
に接続されており、そのカソードは図示しないバイアス
電源に接続されている。前置増幅器３は、差動増幅器３
１と、抵抗３２、３３とからなるトランスインピーダン
ス型差動増幅器である。具体的には、差動増幅器３１の
正相出力は帰還抵抗３３を介して差動増幅器３１の逆相
入力に帰還されている。一方、差動増幅器３１の逆相出
力は帰還抵抗３２を介して差動増幅器３１の正相入力に
帰還されている。前置増幅器３からの第１の信号および
第２の信号は、ＡＴＣ回路５の入力端子に供給され、第
１の信号がセルフリセット回路９にも入力される。
【００３７】ＡＴＣ回路５は、第１のピークホールド回
路５１と、第２のピークホールド回路５２と、抵抗５
３、５６からなる第１の加算回路５８と、抵抗５４、５
５からなる第２の加算回路５７とから構成されている。
ＡＴＣ回路５では、論理“１”あるいは“０”を判別す
る論理判定用信号が信号振幅の中間の値に設定できる。
そして、ＡＴＣ回路５の正相出力（第１の論理判定用信
号）は、前置増幅器３の正相出力と、前置増幅器３の逆
相出力のピーク値をホールドした第２のピークホールド
回路５２の出力とを加算することにより得られる。ＡＴ
Ｃ回路５の逆相出力は、前置増幅器３０逆相出力と、前
置増幅器３の正相出力のピーク値をホールドした第１の
ピークホールド回路５１の出力とを加算することにより
得られる。
路５１と、第２のピークホールド回路５２と、抵抗５
３、５６からなる第１の加算回路５８と、抵抗５４、５
５からなる第２の加算回路５７とから構成されている。
ＡＴＣ回路５では、論理“１”あるいは“０”を判別す
る論理判定用信号が信号振幅の中間の値に設定できる。
そして、ＡＴＣ回路５の正相出力（第１の論理判定用信
号）は、前置増幅器３の正相出力と、前置増幅器３の逆
相出力のピーク値をホールドした第２のピークホールド
回路５２の出力とを加算することにより得られる。ＡＴ
Ｃ回路５の逆相出力は、前置増幅器３０逆相出力と、前
置増幅器３の正相出力のピーク値をホールドした第１の
ピークホールド回路５１の出力とを加算することにより
得られる。
【００３８】また、ＡＴＣ回路５の各出力は、比較回路
７の各入力端子に接続されている。セルフリセット回路
９は、前置増幅器３の出力から信号の到来を検出するレ
ベル検出器９１と、レベル検出回路９１の出力から単一
パルスであるリセット信号を発生するリセットパルス発
生器９２と、このリセット信号を用いて第２のピークホ
ールド回路５２のホールド容量を放電するリセット回路
９３から構成されている。
７の各入力端子に接続されている。セルフリセット回路
９は、前置増幅器３の出力から信号の到来を検出するレ
ベル検出器９１と、レベル検出回路９１の出力から単一
パルスであるリセット信号を発生するリセットパルス発
生器９２と、このリセット信号を用いて第２のピークホ
ールド回路５２のホールド容量を放電するリセット回路
９３から構成されている。
【００３９】次に、上述した本発明の一実施例のディジ
タル光受信回路の動作を図１に基づいて、図２に示すタ
イミングチャートを参照しながら説明する。同図では、
横軸に時間をとり、縦軸の（ａ）にバースト信号を、同
（ｂ）に前置増幅器の出力波形を、同（ｃ）にピークホ
ールド回路の出力波形を、同（ｄ）に比較器の出力信号
波形を、それぞれとっている。
タル光受信回路の動作を図１に基づいて、図２に示すタ
イミングチャートを参照しながら説明する。同図では、
横軸に時間をとり、縦軸の（ａ）にバースト信号を、同
（ｂ）に前置増幅器の出力波形を、同（ｃ）にピークホ
ールド回路の出力波形を、同（ｄ）に比較器の出力信号
波形を、それぞれとっている。
【００４０】まず最初に、信号待機状態、すなわちピー
クホールド回路のホールド容量が放電状態であるとき
に、図２（ａ）に示すバースト信号がディジタル光受信
回路に入力される場合について説明する。ここで、バー
スト信号は、送信光源である半導体レーザの発光遅延を
低減するために、予めバイアスを加えたりする等の理由
により消光比が劣化している。この消光比劣化による発
光が他のバースト信号に影響しないように、バースト信
号以外の時間は送信器側で発光が遮断されたときのもの
である。
クホールド回路のホールド容量が放電状態であるとき
に、図２（ａ）に示すバースト信号がディジタル光受信
回路に入力される場合について説明する。ここで、バー
スト信号は、送信光源である半導体レーザの発光遅延を
低減するために、予めバイアスを加えたりする等の理由
により消光比が劣化している。この消光比劣化による発
光が他のバースト信号に影響しないように、バースト信
号以外の時間は送信器側で発光が遮断されたときのもの
である。
【００４１】このような光信号が光電変換素子１に入力
されると、光電変化されて信号Ｓａが出力される。この
信号Ｓａは、前置増幅器３において所定のレベルまで増
幅される。前置増幅器３から出力される正相側の第１の
信号Ｓｂｐは、図２（ｂ）に示されるように、レベル
（＋ＶＬ）を信号のゼロレベルとする。最大レベル〔＋
（ＶＬ＋ＶＳ）〕を信号の最大レベルとする。また、前
置増振幅器３から出力され逆相側の第２の信号Ｓｂｍ
は、レベル（−ＶＬ）を信号のゼロレベルとする。最大
レベル〔−（＋ＶＬ＋ＶＳ）〕を信号の最大レベルとす
る。
されると、光電変化されて信号Ｓａが出力される。この
信号Ｓａは、前置増幅器３において所定のレベルまで増
幅される。前置増幅器３から出力される正相側の第１の
信号Ｓｂｐは、図２（ｂ）に示されるように、レベル
（＋ＶＬ）を信号のゼロレベルとする。最大レベル〔＋
（ＶＬ＋ＶＳ）〕を信号の最大レベルとする。また、前
置増振幅器３から出力され逆相側の第２の信号Ｓｂｍ
は、レベル（−ＶＬ）を信号のゼロレベルとする。最大
レベル〔−（＋ＶＬ＋ＶＳ）〕を信号の最大レベルとす
る。
【００４２】これらの信号Ｓｂｐ、Ｓｂｍは、ＡＴＣ回
路５の第１のピークホールド回路５１および第２のピー
クホールド回路５２でホールドされて、図２（ｅ）に示
される信号Ｓｅが出力される。ただし、信号待機状態か
ら信号受信状態に変わる場合、ピークホールド回路５２
のホールド容量は一旦放電される。ここでは、信号待機
状態とは異なる値の、信号波形におけるゼロレベルに対
応する前置増幅器３の逆相電圧（−ＶＬ）を保持させる
必要がある。このためには、ＡＴＣ回路５内の第２のピ
ークホールド回路５２のホールド容量を放電させる必要
がある。
路５の第１のピークホールド回路５１および第２のピー
クホールド回路５２でホールドされて、図２（ｅ）に示
される信号Ｓｅが出力される。ただし、信号待機状態か
ら信号受信状態に変わる場合、ピークホールド回路５２
のホールド容量は一旦放電される。ここでは、信号待機
状態とは異なる値の、信号波形におけるゼロレベルに対
応する前置増幅器３の逆相電圧（−ＶＬ）を保持させる
必要がある。このためには、ＡＴＣ回路５内の第２のピ
ークホールド回路５２のホールド容量を放電させる必要
がある。
【００４３】そこで、第２のピークホールド回路５２の
ホールド容量を放電させるための信号であるリセット信
号Ｓｄは、次のようにして発生させる。信号受信と同時
にレベル検出器９１の出力信号Ｓｃは、図２（ｃ）示す
ように、論理“１”になる。この信号がリセットパルス
発生器９２へ入力され、図２（ｄ）に示されるような単
一パルスＲｄが形成される。単一パルスＲｄ がリセッ
ト回路９３に入力されると、リセット回路９３は第２の
ピークディテクタ５２のホールド容量を放電させる。こ
のようにすると、第１のピークホールド回路５１は、信
号Ｓｂｐのレベルを保持し、最終的にレベル〔＋（ＶＬ
＋ＶＳ）〕をホールドする。また、第２のピークホール
ド回路５２は、信号Ｓｂｍのゼロレベル（−ＶＬ）をホ
ールドする。
ホールド容量を放電させるための信号であるリセット信
号Ｓｄは、次のようにして発生させる。信号受信と同時
にレベル検出器９１の出力信号Ｓｃは、図２（ｃ）示す
ように、論理“１”になる。この信号がリセットパルス
発生器９２へ入力され、図２（ｄ）に示されるような単
一パルスＲｄが形成される。単一パルスＲｄ がリセッ
ト回路９３に入力されると、リセット回路９３は第２の
ピークディテクタ５２のホールド容量を放電させる。こ
のようにすると、第１のピークホールド回路５１は、信
号Ｓｂｐのレベルを保持し、最終的にレベル〔＋（ＶＬ
＋ＶＳ）〕をホールドする。また、第２のピークホール
ド回路５２は、信号Ｓｂｍのゼロレベル（−ＶＬ）をホ
ールドする。
【００４４】これらピークホールド値Ｓｅｐ、Ｓｅｍ、
および前置増幅器３からの正相、逆相の信号Ｓｂｐ、Ｓ
ｂｍを、第１の加算器５８および第２の加算器５７にて
それぞれ可変すると、ＡＴＣ回路５の出力電圧として
は、図２（ｆ）に示すように、論理判定用信号Ｓｆｐ、
Ｓｆｍとなる。論理判定用信号Ｓｆｐ、Ｓｆｍは、同一
レベルになっていると、識別値Ｌｓ が丁度振幅の半分
のところになる。出力信号Ｓｆｐ、Ｓｆｍが、比較器７
において比較されることにより、図２（ｇ）で示される
ように、正規の論理“１”あるいは“１”の出力信号Ｓ
ｇが得られる。
および前置増幅器３からの正相、逆相の信号Ｓｂｐ、Ｓ
ｂｍを、第１の加算器５８および第２の加算器５７にて
それぞれ可変すると、ＡＴＣ回路５の出力電圧として
は、図２（ｆ）に示すように、論理判定用信号Ｓｆｐ、
Ｓｆｍとなる。論理判定用信号Ｓｆｐ、Ｓｆｍは、同一
レベルになっていると、識別値Ｌｓ が丁度振幅の半分
のところになる。出力信号Ｓｆｐ、Ｓｆｍが、比較器７
において比較されることにより、図２（ｇ）で示される
ように、正規の論理“１”あるいは“１”の出力信号Ｓ
ｇが得られる。
【００４５】ここで、図１も戻って、上述のリセット信
号を送出するセルフリセット回路９およびピークホール
ドを行うピークホールド回路５２の構成および動作につ
いて、図３、図４を参照して説明する。図３は、これら
の回路の一実施例を、図４は各部における信号波形を示
している。
号を送出するセルフリセット回路９およびピークホール
ドを行うピークホールド回路５２の構成および動作につ
いて、図３、図４を参照して説明する。図３は、これら
の回路の一実施例を、図４は各部における信号波形を示
している。
【００４６】上述したように、セルフリセット回路９
は、レベル検出器９１、リセットパルス発生器９２、リ
セット回路９３により構成されている。セルフリセット
回路９１は、比較器２０１、ＲＳフリップ・フロップ２
０２により構成される。比較器２０１の＋端子には図１
に示される前置増幅器３１からの出力が入力される。−
端子には基準電圧Ｖ１が印加されている。
は、レベル検出器９１、リセットパルス発生器９２、リ
セット回路９３により構成されている。セルフリセット
回路９１は、比較器２０１、ＲＳフリップ・フロップ２
０２により構成される。比較器２０１の＋端子には図１
に示される前置増幅器３１からの出力が入力される。−
端子には基準電圧Ｖ１が印加されている。
【００４７】いま、前置増幅器３１からの出力波形が、
図４におけるＳｂｐで示されるようなオフセットをもつ
信号波形であるとする。比較器２０１からの出力信号波
形は、Ｓ１のようになる。この信号はＲＳフリップ・フ
ロップ２０２に入力される。また、ＲＳフリップ・フロ
ップ２０２には、Ｓ２で示されるようなリセット信号Ｓ
２が入力される。そうすると、ＲＳフリップ・フロップ
２０２の出力はＳ３で示される信号波形となる。
図４におけるＳｂｐで示されるようなオフセットをもつ
信号波形であるとする。比較器２０１からの出力信号波
形は、Ｓ１のようになる。この信号はＲＳフリップ・フ
ロップ２０２に入力される。また、ＲＳフリップ・フロ
ップ２０２には、Ｓ２で示されるようなリセット信号Ｓ
２が入力される。そうすると、ＲＳフリップ・フロップ
２０２の出力はＳ３で示される信号波形となる。
【００４８】信号Ｓ３は、リセットパルス発生器９２に
入力される。リセットパルス発生器９２は、遅延回路２
０３と排他論理和回路２０４から構成されている。信号
Ｓ３９２は、遅延回路２０３と排他論理和回路２０４か
ら構成されている。信号Ｓ３は分岐され、一方は遅延回
路２０３により一定時間遅延されて出力される（Ｓ
４）。信号Ｓ３とＳ４は、排他論理和回路２０４により
パルス信号Ｓ５となって出力される。
入力される。リセットパルス発生器９２は、遅延回路２
０３と排他論理和回路２０４から構成されている。信号
Ｓ３９２は、遅延回路２０３と排他論理和回路２０４か
ら構成されている。信号Ｓ３は分岐され、一方は遅延回
路２０３により一定時間遅延されて出力される（Ｓ
４）。信号Ｓ３とＳ４は、排他論理和回路２０４により
パルス信号Ｓ５となって出力される。
【００４９】さらに、パルス信号Ｓ２とパルス信号Ｓ５
は、リセット回路９３の論理和回路２０５により論理和
出力される（Ｓ６）。そして、トランジスタ２０６を経
て、ピークホールド回路５２に出力される。ピークホー
ルド回路５２は、コンデンサ２１０によりピークホール
ドを行う。ピークホールド回路５２は、図３に示される
ように、比較器２０７、コンデンサ２１０等により構成
されている。そして、リセット信号Ｓ６が入力されると
コンデンサ２１０に蓄積された容量を放電させる。言う
までもなく、セルフリセット回路９およびピークホール
ド回路５２は、他の回路構成によっても実現し得る。
は、リセット回路９３の論理和回路２０５により論理和
出力される（Ｓ６）。そして、トランジスタ２０６を経
て、ピークホールド回路５２に出力される。ピークホー
ルド回路５２は、コンデンサ２１０によりピークホール
ドを行う。ピークホールド回路５２は、図３に示される
ように、比較器２０７、コンデンサ２１０等により構成
されている。そして、リセット信号Ｓ６が入力されると
コンデンサ２１０に蓄積された容量を放電させる。言う
までもなく、セルフリセット回路９およびピークホール
ド回路５２は、他の回路構成によっても実現し得る。
【００５０】本実施例のよれば、ピークホールド回路が
信号の論理“１”あるいは論理“０”のレベルを正確に
保持させるようにしている。このため、入力信号や前置
増幅器のオフセットによる出力波形のデューティ劣化や
出力信号振幅減少がない。
信号の論理“１”あるいは論理“０”のレベルを正確に
保持させるようにしている。このため、入力信号や前置
増幅器のオフセットによる出力波形のデューティ劣化や
出力信号振幅減少がない。
【００５１】また、デューティ劣化がないため、受信信
号レベルが小さいときにもデータ識別余裕が劣化せず、
抽出クロックのジッターの増加や、引き込み特性の劣化
も生じない。さらに、出力信号振幅の減少が無いため、
最小受信レベルの劣化や受光可能範囲であるダイナミッ
クレンジの減少もない。
号レベルが小さいときにもデータ識別余裕が劣化せず、
抽出クロックのジッターの増加や、引き込み特性の劣化
も生じない。さらに、出力信号振幅の減少が無いため、
最小受信レベルの劣化や受光可能範囲であるダイナミッ
クレンジの減少もない。
【００５２】
【発明の効果】以上説明したように、本発明のディジタ
ル光受信回路によれば、ピークホールド回路が信号の論
理“１”、“０”のレベルを正確に保持するため、入力
信号や前置増幅器のオフセットによる出力波形のデュー
ティ劣化や出力信号振幅減少がない。デューティ劣化も
生じないため、受信信号レベルが小さいときにもデータ
識別余裕が劣化しない。さらに、抽出クロックのジッタ
ーの増加や、引込み特性の劣化も生じない。
ル光受信回路によれば、ピークホールド回路が信号の論
理“１”、“０”のレベルを正確に保持するため、入力
信号や前置増幅器のオフセットによる出力波形のデュー
ティ劣化や出力信号振幅減少がない。デューティ劣化も
生じないため、受信信号レベルが小さいときにもデータ
識別余裕が劣化しない。さらに、抽出クロックのジッタ
ーの増加や、引込み特性の劣化も生じない。
【００５３】また、出力信号振幅の減少がないため、最
小受信レベルの劣化や受光可能範囲であるダイナミック
レンジの減少もない。また、前置増幅器からの信号を確
実にピークホールドする。自動しきい値制御回路内の第
２ピークホールド回路のホールド容量を放電させること
ができ、正確なピークホールドをさせることもできる。
小受信レベルの劣化や受光可能範囲であるダイナミック
レンジの減少もない。また、前置増幅器からの信号を確
実にピークホールドする。自動しきい値制御回路内の第
２ピークホールド回路のホールド容量を放電させること
ができ、正確なピークホールドをさせることもできる。
【００５４】出力信号増幅の減少がないため、最小受信
レベルの劣化や受光可能範囲であるダイナミックレンジ
の減少もない。
レベルの劣化や受光可能範囲であるダイナミックレンジ
の減少もない。
【図１】図１は、本発明のディジタル光受信回路の一実
施例を示すブロック図である。
施例を示すブロック図である。
【図２】図２は、本発明のディジタル光受信回路による
光受信動作を示すタイミングチャートである。
光受信動作を示すタイミングチャートである。
【図３】図３は、本発明のディジタル光受信回路におけ
るリセット回路の一実施例を示す回路図である。
るリセット回路の一実施例を示す回路図である。
【図４】図４は、図３に示されるリセット回路の各部に
おける波形を示すタイミングチャートである。
おける波形を示すタイミングチャートである。
【図５】図５は、従来のディジタル光受信回路の構成の
一例を示すブロック図である。
一例を示すブロック図である。
【図６】図６は、従来のディジタル光受信回路の基本機
能を説明するためにタイミングチャートである。
能を説明するためにタイミングチャートである。
【図７】図７は、従来のディジタル光受信回路による動
作を示すタイミングチャートである。
作を示すタイミングチャートである。
１ 光電変換素子 ３ 前置増幅器 ５ ＡＴＣ回路 ７ 比較器 ９ セルフリセット回路 ５１ 第１のピークホールド回路 ５２ 第２のピークホールド回路 ５７ 第１の加算回路 ５８ 第２の加算回路 ９１ レベル検出器 ９２ リセットパルス発生器 ９３ リセット回路 １０１ 光電変換素子 １０３ 前置増幅器 １０５ 自動動しきい値制御回路 １０７ 比較回路 １３１ 差動増幅器 １３２ 抵抗 １３３ 抵抗 １５１ 第１のピークホールド回路 １５２ 第２のピークホールド回路 １５３ 抵抗 １５４ 抵抗 １５５ 抵抗 １５６ 抵抗 ２０１ 比較器２０１ ２０２ ＲＳフリップ・フロップ ２０３ 遅延回路２０３ ２０４ 排他論理和回路 ２０５ 論理和回路 ２０６ トランジスタ２０６ ２０７ 比較器２０７ ２１０ コンデンサ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０４Ｂ 10/14 10/26 Ｈ０４Ｌ 25/03 25/06
Claims (16)
- 【請求項１】 光信号を電気信号に変換する光電変換手
段と、 前記光電変換手段から出力される電気信号を所定のレベ
ルまで増幅して第１の信号および第２の信号を出力する
増幅手段と、 前記第１の信号および第２の信号の振幅値の中間値を持
つ第１の論理判定用信号および第２の論理判定用信号を
送出するしきい値制御手段と、 前記第１の論理判定用信号および第２の論理判定用信号
とを基に論理信号を形成する比較手段と、信号待機状態から信号受信状態に変化した直後に 前記第
１の信号または第２の信号から、前記しきい値制御手段
におけるピーク保持用容量をリセットするセルフリセッ
ト手段とを備えていることを特徴とするディジタル光受
信回路。 - 【請求項２】 光信号を電気信号に変換する光電変換素
子と、 前記光電変換素子から出力される電気信号を所定のレベ
ルまで増幅して第１の信号および第２の信号を出力する
差動型前置増幅器と、 前記第１の信号および第２の信号の振幅値の中間値を持
つ第１の論理判定用信号および第２の論理判定用信号を
送出する自動しきい値制御回路と、 前記第１の論理判定用信号および第２の論理判定用信号
とを基に論理信号を形成する比較器と、信号待機状態から信号受信状態に変化した直後に 前記第
１の信号または第２の信号から自動しきい値制御回路内
のピーク保持用容量をリセットするセルフリセット回路
とを備えていることを特徴とするディジタル光受信回
路。 - 【請求項３】 前記自動しきい値制御回路は、 前記差動型前置増幅器からの正相の第１の信号の最大値
を保持する第１のピークホールド回路と、 前記差動型前置増幅器からの逆相の第２の信号の最大値
を保持する第２のピークホールド回路と、 前記差動型前置増幅器からの正相の第１の信号および前
記第２のピークホールド回路からの出力信号を加算して
第１の論理判定用信号を形成する第１の加算器と、 前記差動型前置増幅器からの逆相の第２の信号および前
記第１のピークホールド回路からの出力信号を加算して
第２の論理判定用信号を形成する第２の加算器とを備え
ていることを特徴とする請求項２記載のディジタル光受
信回路。 - 【請求項４】 前記セルフリセット回路は、 前記差動型前置増幅器の第１の信号あるいは第２の信号
のうちの少なくとも一方を信号が所定レベル以上である
ことを検出するレベル検出回路と、 前記レベル検出回路の出力信号を基に、リセットパルス
を発生するリセットパルス発生器と、 前記リセットパルス発生器からの信号を基に、前記自動
しきい値制御回路内の第２のピークホールド回路のホー
ルド容量を放電するリセット回路とを備えていることを
特徴とする請求項２記載のディジタル光受信回路。 - 【請求項５】 前記レベル検出器は、 前記差動型前置増幅器の出力の前記第１の信号または前
記第２の信号と、 基準電圧を比較して比較信号を出力する比較器と、 前記比較信号と前記リセット信号を入力とするＲＳフリ
ップフロップとを備えていることを特徴とする請求項４
記載のディジタル光受信回路。 - 【請求項６】 前記リセットパルス発生器は、 前記ＲＳフリップフロップの出力信号を分岐して遅延さ
せ遅延信号を出力する遅延回路と、 前記出力信号と前記遅延信号の排他的論理和を算出して
パルス信号を出力する排他論理和回路とを備えているこ
とを特徴とする請求項４記載のディジタル光受信回路。 - 【請求項７】 前記リセット回路は、 前記パルス信号と前記リセット信号の論理和を採り、リ
セット信号を出力する論理和回路と、 前記リセット信号を駆動能力を高める駆動手段とを備え
ていることを特徴とする請求項４記載のディジタル光受
信回路。 - 【請求項８】 前記ピークホールド回路は、 前記差動型前置増幅器の出力の前記第１の信号または前
記第２の信号が第１の入力端子に入力される差動増幅器
と、 前記差動増幅器の出力側に一端が接続され配置され、他
端が接地されるコンデンサと、 前記差動増幅器の出力と前記コンデンサの間に配置さ
れ、前記リセット信号を入力するリセット信号入力手段
と、 前記一端が前記差動増幅器の第２の入力端子に帰還接続
する帰還接続手段とを備えていることを特徴とする請求
項３記載のディジタル光受信回路。 - 【請求項９】 光信号を電気信号に変換する光電変換素
子と、 前記光電変換素子からの電気信号を所定のレベルまで増
幅して第１の信号および第２の信号を出力する差動型前
置増幅器と、 前記第１の信号の最大値を保持する第１のピークホール
ド回路と、 前記第２の信号の最大値を保持する第２のピークホール
ド回路と、 前記第１の信号および前記第２のピークホールド回路か
らの出力信号を取り込んで第１の論理判定信号を形成す
る第１の加算器と、 前記差動型前置増幅器からの第２の信号および前記第１
のピークホールド回路からの出力信号を取り込んで第２
の論理判定用信号を形成する第２の加算器を含む自動し
きい値制御回路と、 第１の論理判定用信号および第２の論理判定用信号とを
基に、論理信号を形成する比較器と、信号待機状態から信号受信状態に変化した直後に 前記第
２のピークホールド回路のホールド容量を放電するリセ
ット回路を含むセルフリセット回路とを備えていること
を特徴とするディジタル光受信回路。 - 【請求項１０】 前記第１の加算器は、第１の抵抗の一
端子を前記第２のピークホールド回路の出力に接続さ
れ、 前記第２の抵抗の一端子が前記差動型前置増幅器の一方
の出力端子に接続され、 前記第１の抵抗の他端子と前
記第２の抵抗他端子が共通に接続されて前記比較器の一
方の入力端子に接続され、かつ前記第２の加算器は、第
３の抵抗の一端子が前記第１のピークホールド回路の出
力に接続され、 前記第４の抵抗の一端子が前記差動型前置増幅器の他方
の出力端子に接続され、 前記第３の抵抗の他端子と前
記第４の抵抗他端子が共通に接続されて、前記比較器の
他方の入力端子に接続されていることを特徴とする請求
項９記載のディジタル光受信回路。 - 【請求項１１】 前記自動しきい値制御回路は、 前記差動型前置増幅器からの正相の第１の信号の最大値
を保持する第１のピークホールド回路と、 前記差動型前置増幅器からの逆相の第２の信号の最大値
を保持する第２のピークホールド回路と、 前記差動型前置増幅器からの正相の第１の信号および前
記第２のピークホールド回路からの出力信号を加算して
第１の論理判定用信号を形成する第１の加算器と、 前記差動型前置増幅器からの逆相の第２の信号および前
記第１のピークホールド回路からの出力信号を加算して
第２の論理判定用信号を形成する第２の加算器とを備え
ていることを特徴とする請求項９記載のディジタル光受
信回路。 - 【請求項１２】 前記セルフリセット回路は、 前記差動型前置増幅器の第１の信号あるいは第２の信号
のうちの少なくとも一方を信号が所定レベル以上である
ことを検出するレベル検出回路と、 前記レベル検出回路の出力信号を基に、リセットパルス
を発生するリセットパルス発生器と、 前記リセットパルス発生器からの信号を基に、前記自動
しきい値制御回路内の第２のピークホールド回路のホー
ルド容量を放電するリセット回路とを備えていることを
特徴とする請求項９記載のディジタル光受信回路。 - 【請求項１３】 前記レベル検出器は、 前記差動増幅器型前置増幅器の出力の前記第１の信号ま
たは前記第２の信号と、 基準電圧を比較して比較信号
を出力する比較器と、 前記比較信号と前記リセット信号を入力とするＲＳフリ
ップフロップとを備えていることを特徴とする請求項９
記載のディジタル光受信回路。 - 【請求項１４】 前記リセットパルス発生器は、 前記ＲＳフリップフロップの出力信号を分岐して遅延さ
せ遅延信号を出力する遅延回路と、 前記出力信号と前記遅延信号の排他的論理和を算出して
パルス信号を出力するＥＸ−ＯＲ回路とを備えているこ
とを特徴とする請求項９記載のディジタル光受信回路。 - 【請求項１５】 前記リセット回路は、 前記パルス信号と前記リセット信号の論理和を採り、リ
セット信号を出力する論理和回路と、 前記リセット信号の駆動能力を高める駆動回路とを備え
ていることを特徴とする請求項９記載のディジタル光受
信回路。 - 【請求項１６】 前記ピークホールド回路は、 前記差動増幅器型前置増幅器の出力の前記第１の信号ま
たは前記第２の信号が第１の入力端子に入力される差動
増幅器と、 前記差動増幅器の出力側に一端が接続され配置され、他
端が接地されるコンデンサと、 前記差動増幅器の出力と前記コンデンサの間に配置さ
れ、前記リセット信号を入力するリセット信号入力手段
と、 前記一端が前記差動増幅器の第２の入力端子に帰還接続
する帰還接続手段とを備えていることを特徴とする請求
項９記載のディジタル光受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8034683A JP2962218B2 (ja) | 1995-02-24 | 1996-02-22 | ディジタル光受信回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3672295 | 1995-02-24 | ||
| JP7-36722 | 1995-02-24 | ||
| JP8034683A JP2962218B2 (ja) | 1995-02-24 | 1996-02-22 | ディジタル光受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08293838A JPH08293838A (ja) | 1996-11-05 |
| JP2962218B2 true JP2962218B2 (ja) | 1999-10-12 |
Family
ID=26373519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8034683A Expired - Fee Related JP2962218B2 (ja) | 1995-02-24 | 1996-02-22 | ディジタル光受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2962218B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3039439B2 (ja) | 1997-04-23 | 2000-05-08 | 日本電気株式会社 | 識別レベル制御回路 |
| JP4518443B2 (ja) * | 1998-09-21 | 2010-08-04 | 富士通セミコンダクター株式会社 | 光通信装置 |
| JP3435420B2 (ja) | 1998-11-19 | 2003-08-11 | 日本電気株式会社 | 自動識別レベル制御回路 |
| JP3606143B2 (ja) | 1999-12-15 | 2005-01-05 | 日本電気株式会社 | オフセット制御回路及びそれを用いた光受信器並びに光通信システム |
| KR100703428B1 (ko) | 2002-04-26 | 2007-04-03 | 삼성전자주식회사 | 버스트모드 광 수신기 및 그의 신호 크기 검출 장치 |
| JP3539952B2 (ja) | 2002-06-13 | 2004-07-07 | 沖電気工業株式会社 | レベル識別回路 |
| JP3466181B1 (ja) | 2002-06-24 | 2003-11-10 | 沖電気工業株式会社 | オフセット電圧キャンセル回路 |
| JP4876016B2 (ja) * | 2007-04-18 | 2012-02-15 | 株式会社フジクラ | 光バースト信号受信装置および方法 |
| JP4975662B2 (ja) * | 2008-03-03 | 2012-07-11 | Ｎｔｔエレクトロニクス株式会社 | バースト受信装置 |
| JP6531528B2 (ja) * | 2015-07-15 | 2019-06-19 | 富士電機株式会社 | 粒子検出装置 |
-
1996
- 1996-02-22 JP JP8034683A patent/JP2962218B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08293838A (ja) | 1996-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5822104A (en) | Digital optical receiving apparatus | |
| US6151150A (en) | Method and apparatus for level decision and optical receiver using same | |
| US8165478B2 (en) | Optical receiver | |
| JP2656734B2 (ja) | 光受信回路 | |
| JP2991911B2 (ja) | デジタルデータ受信機 | |
| JP4429565B2 (ja) | 信号増幅回路及びこれを用いた光信号受信器 | |
| EP1357717B1 (en) | Automatic detection threshold control device for burst mode optical receiver | |
| JPH06232916A (ja) | デジタルデータ受信機 | |
| EP1355464B1 (en) | DC removal in an optical receiver | |
| JP2962218B2 (ja) | ディジタル光受信回路 | |
| US8144813B2 (en) | Receiving method and receiving circuit | |
| JP2002164855A (ja) | 光受信回路 | |
| KR100601048B1 (ko) | 버스트 모드 패킷의 수신기 및 그 패킷의 수신 방법 | |
| JPH08288757A (ja) | ディジタル受信回路 | |
| US7130543B2 (en) | Bit rate-independent optical receiver | |
| KR100381410B1 (ko) | 다단 궤환형 버스트모드 광수신기 | |
| JP2004072710A (ja) | レベル識別回路 | |
| JP2723874B2 (ja) | バーストディジタル光受信器 | |
| US20040190914A1 (en) | Burst mode optical receiver | |
| JP2000201113A (ja) | バ―スト光信号の受信方法及びその装置 | |
| JP2001211040A (ja) | デジタル信号増幅回路及び光受信回路 | |
| JPH06334609A (ja) | バーストモードディジタル受信器 | |
| JP2616480B2 (ja) | バースト光受信回路 | |
| US6917233B1 (en) | Limiting amplifier and method for amplifying an input signal | |
| JPH10126349A (ja) | バースト光受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990706 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |