JP4429565B2 - 信号増幅回路及びこれを用いた光信号受信器 - Google Patents
信号増幅回路及びこれを用いた光信号受信器 Download PDFInfo
- Publication number
- JP4429565B2 JP4429565B2 JP2001548519A JP2001548519A JP4429565B2 JP 4429565 B2 JP4429565 B2 JP 4429565B2 JP 2001548519 A JP2001548519 A JP 2001548519A JP 2001548519 A JP2001548519 A JP 2001548519A JP 4429565 B2 JP4429565 B2 JP 4429565B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- detection circuit
- level
- detection
- phase signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/693—Arrangements for optimizing the preamplifier in the receiver
- H04B10/6933—Offset control of the differential preamplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/4595—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedforward means
- H03F3/45955—Measuring at the input circuit of the differential amplifier
- H03F3/45959—Controlling the input circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45982—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedforward circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3084—Automatic control in amplifiers having semiconductor devices in receivers or transmitters for electromagnetic waves other than radiowaves, e.g. lightwaves
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/693—Arrangements for optimizing the preamplifier in the receiver
- H04B10/6931—Automatic gain control of the preamplifier
Description
本発明は、信号増幅回路及びこれを用いた光信号受信器に関し、特にバースト信号の増幅に適した信号増幅回路及びこれを用いたバースト光信号受信器に関する。
背景技術
近年、光加入者系に用いられるPON(Passive Optical Network)システムなど、高速バースト光伝送システムへの期待が高まっている。
図1は、PONシステムの概念図である。複数の加入者#1〜#nがそれぞれカプラ200に、光伝送路200−1〜200−nを通して接続される。さらに、カプラ200と交換局201は、光幹線202を通して接続される。
複数の加入者#1〜#nのそれぞれからバースト的にセル化された光信号が出力され、カプラ200を経由して光幹線202を通して交換局201に光信号203〜205が送られる。
この時、カプラ200と複数の加入者#1〜#n間の距離がそれぞれ異なる。したがって、カプラ200から送り出されるセル化された光信号のレベルは、図1に示すようにそれぞれ異なったものとなる。したがって、かかる信号を共通に増幅するために、受信側の光信号受信器は、広い入力ダイナミックレンジが必要となる。
図2は、本発明者等が先に提案した、このような状態のバースト光信号を受信する光信号受信器の構成例である。図2において、フォトダイオード(PD)100で光信号が受信され、電流信号に変換して前置増幅回路101に入力する。
この電流信号を、前置増幅回路101が電圧信号に変換する。前置増幅回路101を構成するトランスインピーダンスアンプ103は、ダイナミックレンジを拡大するために、その帰還抵抗103Bに並列接続したダイオード103Cを備えたアンプ103Aを有している。
過大な入力信号を受信した場合にはダイオード103Cがオン(on)して帰還抵抗を下げ、増幅回路の飽和を防止する。これにより、信号極性反転機能を有するバッファアンプ104から広い入力ダイナミッグレンジにわたって良好な出力波形を得ることができる。
信号増幅回路102はマスタスレーブ(Master−Slave)型自動閾値制御(ATC)回路106と、リミッタアンプ108から構成される。信号増幅回路102は前置増幅回路101のバッファアンプ104から出力される微弱信号を増幅し、十分大きな論理信号を得る。
Master−Slave型ATC回路106は、入力信号の最大値を検出するマスタ(Master)ピーク検出回路106Bと、ピーク検出レベルからの相対的最小値を検出するスレーブ(Slave)ボトム検出回路106Aを有する。そして、直列接続された抵抗分圧回路106Cにより、これらを抵抗分割し、中間値を直流レベルとして生成し、リミッタ増幅回路108に対する閾値レベルを設定する。
ここで、加入者#1〜#nにおいて、光信号の発光はレーザダイオードを駆動して行なう。その際、セル化光信号の数ビット前からバイアス電流を流すことにより発光遅延を少なくして出力波形の改善が行なわれる。
図2に示した光信号受信器の前置増幅回路101における入力電流振幅対出力電圧振幅が図3に示される。受信光に対応する前置増幅回路101の入力電流振幅Iは、送信側でのレーザ駆動における消光比が例えば、10dB程度以下であるが、これに対応するバイアス電流分の直流レベルIIを有する。
一方、前置増幅回路101の入力電流振幅対出力電圧振幅特性は、図に示すようにダイオード103Cにより非線形となる。このため、前置増幅回路101の出力IIIは、”0”レベルの上昇が非常に大きくなる。
この結果、ボトム検出回路106Aが検出すべき振幅レベルは、過渡的な最小値よりも高くなるという問題を生じる。このような問題に対し、図2に示す信号増幅回路102は、Master−Slave型ATC回路106を用いることにより、Slaveボトム検出回路106Aによりピークレベルが確定した後の最小値を検出できるため、信号の振幅レベルを確実に検出することができる。
しかしながら、図2に示す先に本発明者等が提案した信号増幅回路は、片側信号伝送であるために、外来ノイズ等による波形劣化を生じるという問題を有している。
すなわち、前置増幅回路101から信号増幅回路102の間で外来ノイズが混入した場合、入力信号に揺れを生じるが、分圧回路106Cによる閾値は応答が遅く、ほとんど変動しないため、リミッタアンプ108の出力信号に乱れを生じる。その結果、正常な伝送が困難となる。
図4は、図2の信号増幅回路102の対応する部位の信号波形応答▲1▼〜▲6▼を示す。図4Aにおいて、信号増幅器102の入力信号波形応答▲1▼に対し、そのピーク値とボトム値をそれぞれピーク検出回路106Bと、ボトム値106Aで検出する。
図4Aに示す例では、入力信号波形応答▲1▼の破線円で示す部分に外来ノイズが混入し重畳している例が示されている。図4Bは、検出されるピーク値とボトム値の中間値を分圧回路106Cにより閾値▲4▼とする例を示している。
さらに、図4Cは、リミッタアンプ108により、入力信号波形応答▲1▼を閾値▲4▼を基準として正相出力▲5▼及び逆相出力▲6▼を出力信号として得ることを示している。したがって、ノイズ成分がそのまま現れていることが理解できる。
図4Cに示されるように、図2に示す光信号受信器の構成では、片側信号伝送であるために、外来ノイズ等による波形劣化を生じるという問題を有していることが理解できる。
発明の概要
したがって、本発明の目的は、かかる先に提案した図2に示す光信号受信器の信号増幅回路における外来ノイズ等による波形劣化を生じるという問題を解決する、信号増幅回路構成及びこれを用いた光信号受信器を提供することにある。
そして、かかる課題を解決する本発明に従う光信号受信器は、同相信号の直流レベルを検出する第1のMaster−Slave型レベル検出回路と、逆相信号の直流レベルを検出する第1のMaster−Slave型レベル検出回路とを有し、それぞれ交互の信号成分を加算することによって、差動信号伝送を実現する。
このように本発明によれば、2つの対称なMaster−Slave型レベル検出回路を用いて差動伝送を実現することにより、バーストセル先頭に起きる様々な過渡的応答に対応し、かつ、外来ノイズ等の擾乱に強い信号増幅回路を実現することができる。
そして本発明の好ましい態様は、正相信号の直流レベルを検出する第1のレベル検出回路と、この第1のレベル検出回路の検出出力に逆相信号を加算する第1の加算回路と、前記逆相信号の直流レベルを検出する第2のレベル検出回路と、第2のレベル検出回路の検出出力に前記正相信号を加算する第2の加算回路と、前記第1の加算回路と第2の加算回路の出力を差動増幅する差動増幅回路とを有することを特徴とする。
さらに、本発明の好ましい態様は、正相信号又は、逆相信号の直流レベルを検出する第1のレベル検出回路と、前記第1のレベル検出回路の検出出力に逆相信号又は、正相信号を加算する第1の加算回路と、前記正相信号と逆相信号を加算する第2の加算回路と、前記第1の加算回路と第2の加算回路の出力を差動増幅する差動増幅回路とを有することを特徴とする。
本発明の更なる特徴は、以下に図面に従い説明される実施の形態から明らかになる。
発明を実施するための最良の形態
以下本発明の実施の形態を図面に従い説明する。
図5は、本発明に従うバースト光信号受信器の第1の実施例構成図を示す。図
前置増幅器11は、フォトダイオード(PD)10からの受信光に対応する電流信号を入力し、対応する電圧信号に変換する。
トランスインピーダンスアンプ13は、ダイナミックレンジを拡大するために、アンプ13Aに帰還抵抗13B及び、これに並列に接続されたダイオード13Cを有して構成されている。
過大な入力信号を受信した場合にはダイオード13Cがオンして帰還抵抗を下げ、増幅回路の飽和を防止する。これにより、広い入力ダイナミッグレンジを得ることが出来る。
バッファアンプ14は、基準電圧発生回路15からの出力を基準電位として、トランスインピーダンスアンプ13の出力を入力し、正相入力▲1▼、逆相入力▲2▼を生成する。すなわち、バッファアンプ14は、信号増幅器12に対する正相入力▲1▼を図6Aに示すように出力し、逆相入力▲2▼を図6Bに示すように出力する。
信号増幅回路12は、第1のMaster−Slave型レベル検出回路16と、第2のMaster−Slave型レベル検出回路17と、リミッタ増幅回路18および抵抗R11、R12を有して構成される。
正相入力▲1▼に接続された第1のMaster−Slave型レベル検出回路16において、Masterピーク検出回路16Bでは入力信号の最大値▲3▼を検出する。そして、Slaveボトム検出回路16Aは、ピーク検出回路16Bによる最大値検出レベルからの相対的最小値▲4▼を検出する。その中間値の分圧レベルを直流成分として抵抗R22,R23を有する分圧回路16Cにより生成し出力する。
一方、逆相入力▲2▼に接続された第2のMaster−Slave型レベル検出回路17において、図6Bに示すようにMasterボトム検出回路17Aは入力信号の最小値を検出し、Slaveピーク検出回路17Bはボトム検出回路17Aのボトム検出レベルからの相対的最大値を検出する。その中間値の分圧レベルを抵抗R12,R13を有する分圧回路17Cにより生成し出力する。
ついで、図6Cに示すように抵抗R11、R21を用いて交互の信号入力▲1▼、▲2▼と加算する。これにより対称な差動信号▲7▼、▲8▼を得る。
この時、各抵抗比は、例えばR11:R12:R13=1:2:2、R21:R22:R23=1:2:2とする。
さらに、図6Dに示すように差動信号▲7▼,▲8▼はリミッタアンプ18により増幅
ここで、Master−Slave型レベル検出回路16、17の構成例を、夫々図7、図8に示す。Master−Slave型レベル検出回路16におけるピーク検出回路16Bは、差動アンプ16B▲1▼、ダイオード16B▲2▼を通して正相入力▲1▼のピーク値を充電する検出容量16▲3▼を有する。この検出容量16B▲3▼で充電される正相入力▲1▼のピーク値をバッファアンプ16B▲4▼を通して出力する。
さらに、Master−Slave型レベル検出回路16におけるボトム検出回路16Aは、同様に、差動アンプ16A▲1▼、ダイオード16A▲2▼を通して逆相入力▲2▼のボトム値を充電する検出容量16A▲3▼を有する。この検出容量16A▲3▼で充電される逆相入力▲2▼のボトム値をバッファアンプ16A▲4▼を通して出力する。
ここで、ボトム検出回路16Aは、図のように、検出容量16A▲3▼の一端をピーク検出回路16Bの出力に接続して構成する。これにより、ボトム検出回路16Aにおけるボトム検出は、ピーク検出回路16Bの検出最大値を基準に相対的なボトム値を検出することが出来る。
図8は、Master−Slave型レベル検出回路17の構成例であり、図7のMaster−Slave型レベル検出回路16の構成と同様であるが、逆相入力▲2▼が入力され、逆相入力▲2▼のピーク値を検出する検出容量17B▲3▼の一端がボトム検出回路17Aの出力端に接続される点が異なる。
このような、Master−Slave型レベル検出回路16、17の構成により、図6の波形応答に示すように、入力信号の過渡的応答(”0”レベルの上昇)によらず、リミッタアンプ18の入力において、正相/逆相で対称な信号を実現することができる。さらに、差動伝送が実現されることにより、外来ノイズ(図6において、破線円部)によっても正相/逆相信号は、同相で変動する。その結果、出力信号からノイズを除去する事ができる。
図9は、本発明の光信号受信器の第2の実施例を示す構成図である。図10は、
本実施例では、図5の実施例との比較において、第2のMaster−Slave型レベル検出回路17を省略している。前置増幅回路21のバッファアンプ23の正相入力▲1▼に接続したMaster−Slave型レベル検出回路26の出力と逆相入力▲2▼を抵抗R21で加算している。
さらに、第2のMaster−Slave型レベル検出回路17を省略し、正相入力▲1▼と逆相入力▲2▼を抵抗R12とR11で加算する様に構成している。
るように実現している。
この時、各抵抗比は、例えばR11:R12=1:2,R21:R22:R23=1:1:1とする。
本実施例では、図10Bに示すように、正相/逆送信号の対称性が悪いため、ノイズ除去特性は劣るが、差動伝送を簡易に実現する事ができる。なお、本実施例では、正相入力側にのみMaster−Slave型レベル検出回路26を設けたが、構成を反転し、逆相入力側にのみMaster−Slave型レベル検出回路を設けても同様の効果が得られることは言うまでもない。
また、本実施例では、前置増幅回路21にトランスインピーダンスアンプ23に対応するダミーアンプ25を設け、前置増幅回器22内でも信号の差動伝送化を実現している。これにより、さらなる雑音除去特性の向上を図ることができる。
ここで、本発明の信号増幅回路22は、各実施例で示す様々な前置増幅回路11、21と組み合わせることができることは言うまでもない。また、光信号受信器以外の用途に対しても、効果があることは言うまでもない。
図11は、更に本発明の光信号受信器の第3の実施例構成図である。本実施例では、図5の実施例との比較において、トランスインピーダンスアンプ33を差動型としている。さらに、Master−Slave型レベル検出回路36,37の極性を反転している。これにより、先の実施例とは反対極性の過波応答、すなわち、ピーク検出回路が検出すべき振幅レベルが過渡的な最大値よりも低い場合に対応する事ができる。
図12に、このような応答波形の一例として、光信号受信器における裾引き波形の例を示す。受光素子(PD)30Aの周波数特性は、一般に図12Aに示すように、数k〜数百kHzに肩を有する。いま、図12Bに示すように大きく光パワーの異なる2つのバーストセル信号(パケット1、パケット2)が到来した場合を考える。この時には、図12Cに示すように先の大信号セル(パケット1)の低周波成分による“0”レベル上昇 が次の小信号セル(パケット2)先頭にまで残り、裾を引くような応答波形となる。
これに対し、図13は、上記第3の実施例の波形応答を示す図である。図5の実施例との比較において、レベル検出回路36,37の極性を逆にしたことにより、裾引き等による、過渡的なピークレベルの低下に対応し、リミッタアンプ38の入力において、正相/逆相で対称な信号▲7▼,▲8▼を実現できる。
図14は、図11に示す実施例に対し、前置増幅器31の反転入力側に、容量30Bを受光素子(PD)30Aの一端と接続して設けた実施例である。これにより、前置増幅器31の入力部における信号の擬似的な差動化をより効果的に実現でき、ノイズの影響を避けることが出来る。
また、本実施例でも、図11の実施例と同様に前置増幅回路11内で差動トランスインピーダンスアンプ33を用いることで、差動化を実現している。これにより、さらなる雑音除去特性の向上を図ることができる。
ここで、図11及び、図14の実施例に用いたMaster−Slave型レベル検出回路36の構成例を図15に示す。なお、Master/Slave型レベル検出回路37の構成も同様であるので、図示を省略する。図15の実施例構成では、強制リセットを行うように、電流源回路で構成されるリセット回路36A▲5▼、36B▲5▼を設けている。かかる構成により、リセット時間を低減することが可能である。
図16は、本発明に従う光信号受信器の第4の実施例の構成図を示す。図17は、図16の対応する部位の波形応答である。
本実施例では、信号増幅回路42のレベル検出回路46、47を、レベル検出回路46の構成(レベル検出回路47も同様の構成)として図18に示すように通常のピーク/ボトム検出回路を用いて構成している。この場合は、直流レベル変動がない場合に適用可能である。
すなわち、ピーク検出回路46Bは同相入力▲1▼のピーク値を検出容量46B▲3▼で検出する。また、ボトム検出回路46Aは、同相入力▲1▼のボトム値を検出容量46A▲3▼で検出する。
さらに、図16の実施例において、前置増幅回路41にピーク検出回路43Dを挿入し、過渡的なボトムレベルの上昇が生じないため、Master−Slave型レベル検出回路を用いずに、回路構成を簡略化することができる。
図17Aにおいて、レベル検出器46において正相入力▲1▼に対し、ピーク検出回路46Bでピーク値▲5▼を検出し、ボトム検出回路46Aでボトム値▲6▼を検出する。一方、図17Bにおいて逆相入力▲2▼に対し、ピーク検出回路47Bでピーク値▲3▼を検出し、ボトム検出回路47Aでボトム値▲4▼を検出する。
図17Cに示すように、レベル検出回路46のピーク検出値▲5▼と、ボトム検出値▲6▼が、分圧回路46Cで抵抗分割され逆相入力▲2▼と加算され、リミッタアンプ48の入力端▲8▼に入力される。同様に、レベル検出回路47のピーク検出値▲3▼と、ボトム検出値▲4▼が、分圧回路47Cで抵抗分割され同相入力▲1▼と加算され、リミッタアンプ48の入力端▲7▼に入力される。
したがって、図17Dに示すように、リミッタアンプ48でこれらを増幅する
答を得ることができる。
図19は、更に本発明の光信号受信器の第5の実施例構成を示す図である。図2
本実施例では、信号増幅回路52のMaster−Slave型レベル検出回路56,57として、これまでの実施例と異なる構成を用いている。具体的構成を夫々図21,22に示す。
図21は、Master−Slave型レベル検出回路56の構成例であり、図22は、Master−Slave型レベル検出回路57の構成例である。
本実施例構成では、図21に示す正相入力▲1▼に接続した第1のMaster−Slave型レベル検出回路56において、ピーク検出回路56Bは入力信号▲1▼の最大値を検出し、分圧回路56Cはこの最大値振幅1/2の大きさの分圧信号を生成する。
ボトム検出回路56Aは、分圧回路56Cからの分圧信号レベルの、最大値検出レベルを基準としての相対的最小値を検出する。
ここで、図22に示す第2のMaster−Slave型レベル検出回路57の動作も同様である。
さらに、図19の実施例構成における前置増幅器51は、差動トランスインピーダンスアンプ53の入力で、ダミーアンプ55により容量50Bを介して受光素子(PD)50の電源に接続している。このような構成により、入力部の擬似的な差動伝送を実現する事ができ、受光素子(PD)50の電源に混入するノイズ等を除去することができる。
図23は、更に本発明の第6の実施例として、光信号受信器の構成を示す図である。本実施例は、図19の実施例構成に対し、図9に示した第2の実施例と同様に、片側のみにレベル検出回路66を設けている。
この実施例では、各抵抗此は、例えばR11:R12=1:2、R21:R22=1:2とする。
図24は、本発明の光信号受信器の第7の実施例構成を示す図である。本実施例では、Master−Slave型レベル検出回路の極性を交互にして増幅回路を多段接続した構成である。
本実施例構成によれば、信号増幅回路72において、Master−Slaveレベル検出回路76,77の出力を入力する初段増幅回路78Aが線形増幅する範囲では、次段のMaster−Slave型レベル検出回路79,710が初段のオフセット等を検出して相殺する。このため、オフセットによる波形歪みを低減する事ができる。
さらに、本実施例では、初段増幅回路78をAGCアンプとし、利得制御回路712により入力振幅に応じてフィードフォワード制御することにより、線形増幅範囲を広げ、多段接続の効果を更に増加している。
また、2段目のMaster−Slave型レベル検出回路79、710を初段と逆極性とすることにより、初段とは逆極性の過渡応答に対応できる。例えば、初段のレベル検出回路76,77で消光比劣化による”O”レベル上昇を検出し、2段目レベル検出回路79、710により、図12で説明した裾引きを検出することができる。
図25は、本発明の第8の実施例としての光信号受信器の構成図を示す。本実施例では、第7の実施例と同様に増幅回路98、911、916を多段接続している。
そして、初段増幅回路出力で上下対称な双極性信号を得られていることから、2段目以降の同相入力▲1▼に対してボトム検出回路を省略し、逆相入力▲2▼に対してピーク検出回路を省略している。このように1段目において、過渡的な応答を除去した後では。、それ以降のレベル検出回路の構成を簡略化することも可能である。
本実施例では3段の多段接続としているが、更に段数を増やすことにより、多段接続によるオフセット相殺の効果を付加できる。また、本実施例では、各段のレベル検出回路89、814にオフセット調整回路813B、813Cを備えている。これにより、オフセットの影響を低減し、出力波形の劣化を低減する事が可能である。
図26は、本発明の第9の実施例として、光信号受信器の構成図を示す。本実施例では、2段目以降の増幅回路に図2に示す構成と同様のATC回路を用いている。IC内部等、ノイズが小さく、差動化の効果が小さい部分では、構成を簡略化することも可能である。
このように、本発明では、種々の形式の増幅回路と併用する事が可能である。また、本実施例では、Master−Slave型レベル検出回路96,97にそれぞれ直流制御回路913A,913Bを有する。かかる構成により、同相、逆相入力信号を適切な動作点に制御することができる。
また、片方の直流制御回路913A,913Bのいずれか片方の直流制御回路の抵抗値を調整することによりオフセット調整を行うこともできる。
発明の利用可能性
上記に図面に従い説明した様に、本発明は、同相信号の直流レベルを検出する第1のMaster−Slave型レベル検出回路と、逆相信号の直流レベルを検出する第2のMaster−Slave型レベル検出回路とを有し、それぞれ交互の信号成分を加算することによって、差動信号伝送を実現している。
これにより、バーストセル先頭に起きる様々な過渡的応答に対応し、かつ、外来ノイズ等の擾乱に強い信号増幅回路を実現することが可能である。
また、かかる信号増幅回路の入力信号として、受光素子により変換された電流信号を電圧信号に変換する前置増幅回路を通して入力することにより、特にバースト光受信の受信に適した光信号受信器を得ることが可能である。
さらに、上記実施例には限定されず、特許請求の範囲に記載の構成と均等のものも本発明の保護の範囲に含まれるものである。
【図面の簡単な説明】
図1は、バースト光伝送システムの概念図である。
図2は、本発明者等が先に提案した、このような状態のバースト光信号を受信する光信号受信器の構成例である。
図3は、図2に示した光信号受信器の前置増幅回路101における入力電流振幅対出力電圧振幅を示す図である。
図4は、図2の信号増幅回路102の対応する部位の信号波形応答▲1▼〜▲6▼を示す。
図5は、本発明に従うバースト光信号受信器の第1の実施例構成を示す図である。
図7は、図5の実施例回路のMaster−Slave型レベル検出回路16の構成例を示す図である。
図8は、図5の実施例回路のMaster−Slave型レベル検出回路17の構成例を示す図である。
図9は、本発明の光信号受信器の第2の実施例を示す構成図である。
図11は、本発明の光信号受信器の第3の実施例構成図である。
図12は、応答波形の一例として、光信号受信器における裾引き波形の例を示す図である。
図13は、第3の実施例の波形応答を示す図である。
図14は、図11に示す実施例に対し、前置増幅器31に入力側に、容量30Bを受光素子(PD)30Aの電流源に設けた実施例である。
図15は、図11及び、図14の実施例に用いたMaster−Slave型レベル検出回路36の構成例を示す図である。
図16は、本発明に従う光信号受信器の第4の実施例の構成図を示す。
図17は、図16の対応する部位の波形応答である。
図18は、レベル検出回路46の構成例を示す図である。
図19は、本発明の光信号受信器の第5の実施例構成を示す図である。
図21は、Master−Slave型レベル検出回路56の構成例である。
図22は、Master−Slave型レベル検出回路57の構成例である。
図23は、本発明の第6の実施例として、光信号受信器の構成を示す図である。
図24は、本発明の光信号受信器の第7の実施例構成を示す図である。
図25は、本発明の第8の実施例としての光信号受信器の構成を示す図である。
図26は、本発明の第9の実施例としての光信号受信器の構成を示す図である。
Claims (12)
- 正相信号の直流レベルを検出する第1のレベル検出回路と、
該第1のレベル検出回路の検出出力に逆相信号を加算する第1の加算回路と、
該逆相信号の直流レベルを検出する第2のレベル検出回路と、
該第2のレベル検出回路の検出出力に前記正相信号を加算する第2の加算回路と、
前記第1の加算回路と第2の加算回路の出力を差動増幅する差動増幅回路とを
有し、
前記第1のレベル検出回路は、
前記正相信号の最大値を検出する第1のピーク検出回路と、
該第1のピーク検出回路の検出レベルを基準として、前記正相信号の相対的な最小値を検出する第1のボトム検出回路と、
前記第1のピーク検出回路と第1のボトム検出回路の検出出力を分圧する第1の分圧回路とを有し、
前記第1の分圧回路の出力を前記第1のレベル検出回路の検出出力とし、更に、
前記第2のレベル検出回路は、
前記逆相信号の最小値を検出する第2のボトム検出回路と、
該第2のボトム検出回路の検出レベルを基準として、前記逆相信号の相対的な最大値を検出する第2のピーク検出回路と、
該第2のボトム検出回路と第2のピーク検出回路の検出出力を分圧する第2の分圧回路とを
有し、
前記第2の分圧回路の出力を前記第2のレベル検出回路の検出出力とする、
ことを特徴とする信号増幅回路。 - 正相信号又は、逆相信号の直流レベルを検出するレベル検出回路と
該レベル検出回路の検出出力に逆相信号又は、正相信号を加算する第1の加算回路と、
前記正相信号と逆相信号を加算する第2の加算回路と、
前記第1の加算回路と第2の加算回路の出力を差動増幅する差動増幅回路とを
有し、
前記レベル検出回路は、
前記正相信号又は、逆相信号の最大値を検出するピーク検出回路と、
該ピーク検出回路の検出レベルを基準として、前記正相信号又は、逆相信号の相対的な最小値を検出するボトム検出回路と、
前記ピーク検出回路とボトム検出回路の検出出力を分圧する分圧回路とを有し、
該分圧回路の出力を前記レベル検出回路の検出出力とする、
ことを特徴とする信号増幅回路。 - 正相信号のレベルを検出する第1のレベル検出回路と、
該第1のレベル検出回路の検出出力に逆相信号を加算する第1の加算回路と、
該逆相信号のレベルを検出する第2のレベル検出回路と、
該第2のレベル検出回路の検出出力に前記正相信号を加算する第2の加算回路と、
前記第1の加算回路と第2の加算回路の出力を差動増幅する差動増幅回路とを
有し、
前記第1のレベル検出回路は、
前記正相信号の最大値を検出する第1のピーク検出回路と、
該第1のピーク検出回路の最大値検出出力を分圧ずる第1の分圧回路と、
該第1の分圧回路の分圧信号レベルの、前記最大値検出レベルを基準に相対的な最小値を検出する第1のボトム検出回路を有し、該第1のボトム検出回路の出力を前記第1のレベル検出回路の検出出力とし、
前記第2のレベル検出回路は、
前記逆相信号の最小値を検出する第2のボトム検出回路と、
該第2のボトム検出回路の最小値検出出力を分割する第2の分圧回路と、
該第2の分圧回路の分圧信号レベルの、前記最小値検出レベルを基準に相対的な最大値を検出する第2のピーク検出回路を有し、該第2のピーク検出回路の出力を前記第2のレベル検出回路の検出出力とする、
ことを特徴とする信号増幅回路。 - 正相信号又は、逆相信号のレベルを検出するレベル検出回路と
該レベル検出回路の検出出力に逆相信号又は、正相信号を加算する第1の加算回路と、
前記正相信号と逆相信号を加算する第2の加算回路と、
前記第1の加算回路と第2の加算回路の出力を差動増幅する差動増幅回路とを
有し、
前記レベル検出回路は、
前記正相信号又は、逆相信号の最大値を検出するピーク検出回路と、
該ピーク検出回路の最大値検出出力を分圧する分圧回路と、
該分圧回路の分圧信号レベルの、前記最大値検出レベルを基準に相対的な最小値を検出するボトム検出回路を有し、該ボトム検出回路の出力を前記レベル検出回路の検出出力とする、
ことを特徴とする信号増幅回路。 - 請求項1又は3において、
前記第1のボトム検出回路は、ボトム値を検知する検知容量を有し、該検知容量の一端を前記第1のピーク検出回路の出力に接続して構成されることを特徴とする信号増幅回路。 - 請求項2又は4において、
前記ボトム検出回路は、ボトム値を検知する検知容量を有し、該検知容量の一端を前記ピーク検出回路の出力に接続して構成されることを特徴とする信号増幅回路。 - 複数段の縦続接続された複数の増幅回路を有し、
該複数の増幅回路の少なくとも一段の増幅回路は、
正相信号の直流レベルを検出する第1のレベル検出回路と、
該第1のレベル検出回路の検出出力に逆相信号を加算する第1の加算回路と、
該逆相信号の直流レベルを検出する第2のレベル検出回路と、
該第2のレベル検出回路の検出出力に前記正相信号を加算する第2の加算回路と、
前記第1の加算回路と第2の加算回路の出力を差動増幅する差動増幅回路とを
有し、
前記第1のレベル検出回路は、
前記正相信号の最大値を検出する第1のピーク検出回路と、
該第1のピーク検出回路の検出レベルを基準として、前記正相信号の相対的な最小値を検出する第1のボトム検出回路と、
前記第1のピーク検出回路と第1のボトム検出回路の検出出力を分圧する第1の分圧回路とを有し、
前記第1の分圧回路の出力を前記第1のレベル検出回路の検出出力とし、更に、
前記第2のレベル検出回路は、
前記逆相信号の最小値を検出する第2のボトム検出回路と、
該第2のボトム検出回路の検出レベルを基準として、前記逆相信号の相対的な最大値を検出する第2のピーク検出回路と、
該第2のボトム検出回路と第2のピーク検出回路の検出出力を分圧する第2の分圧回路とを
有し、
前記第2の分圧回路の出力を前記第2のレベル検出回路の検出出力とする、
ことを特徴とする信号増幅回路。 - 複数段の従属接続された複数の増幅回路を有し、
該複数の増幅回路の少なくとも一段の増幅回路は、
正相信号又は、逆相信号の直流レベルを検出するレベル検出回路と
該レベル検出回路の検出出力に逆相信号又は、正相信号を加算する第1の加算回路と、
前記正相信号と逆相信号を加算する第2の加算回路と、
前記第1の加算回路と第2の加算回路の出力を差動増幅する差動増幅回路とを
有し、
前記レベル検出回路は、
前記正相信号又は、逆相信号の最大値を検出するピーク検出回路と、
該ピーク検出回路の検出レベルを基準として、前記正相信号又は、逆相信号の相対的な最小値を検出するボトム検出回路と、
前記ピーク検出回路とボトム検出回路の検出出力を分圧する分圧回路とを有し、
該分圧回路の出力を前記レベル検出回路の検出出力とする、
ことを特徴とする信号増幅回路。 - 請求項7又は8において、前記差動増幅回路は、
AGCアンプと、
入力振幅に応じて利得をフィードフォワード制御する利得制御回路とを有することを特徴とする信号増幅回路。 - 請求項1、3、又は7のいずれかにおいて、前記第1のレベル検出回路の出力にオフセット調整回路を接続することを特徴とする信号増幅回路。
- 請求項2、4、又は、8のいずれかにおいて、前記レベル検出回路の出力にオフセット調整回路を接続することを特徴とする信号増幅回路。
- 請求項1−4、7,又は8のいずれかにおける信号増幅回路の入力側に、
受光素子と、
該受光素子により変換された対応する電流信号を電圧に変換して増幅する前置増幅回路を有し、
前記前置増幅回路から、前記正相信号及び逆相信号を出力する、
ことを特徴とする光信号受信器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP1999/007376 WO2001048914A1 (fr) | 1999-12-27 | 1999-12-27 | Circuit amplificateur de signal et recepteur de signal optique utilisant ledit circuit amplificateur |
Publications (1)
Publication Number | Publication Date |
---|---|
JP4429565B2 true JP4429565B2 (ja) | 2010-03-10 |
Family
ID=14237721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001548519A Expired - Fee Related JP4429565B2 (ja) | 1999-12-27 | 1999-12-27 | 信号増幅回路及びこれを用いた光信号受信器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6587004B2 (ja) |
JP (1) | JP4429565B2 (ja) |
WO (1) | WO2001048914A1 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3536121B2 (ja) * | 2001-11-13 | 2004-06-07 | 日本電信電話株式会社 | 前置増幅回路 |
US6803825B2 (en) * | 2002-04-09 | 2004-10-12 | Microsemi Corporation | Pseudo-differential transimpedance amplifier |
KR100630089B1 (ko) * | 2002-04-15 | 2006-09-27 | 삼성전자주식회사 | 차동 출력 구조의 버스트모드 광 수신기 |
KR100605777B1 (ko) * | 2002-04-25 | 2006-07-31 | 삼성전자주식회사 | 버스트모드 광 수신기의 판별 임계값 제어장치 |
KR100630083B1 (ko) | 2002-04-26 | 2006-09-27 | 삼성전자주식회사 | 버스트모드 광 수신기의 자동이득조절 장치 |
US6833762B2 (en) * | 2002-12-20 | 2004-12-21 | Intel Corporation | Transimpedance ampifier |
KR100537901B1 (ko) * | 2003-03-29 | 2005-12-20 | 한국전자통신연구원 | 버스트 모드 광 수신기 |
KR100554163B1 (ko) * | 2003-03-29 | 2006-02-22 | 한국전자통신연구원 | 수신된 광신호의 소광비 특성을 고려한 버스트 모드 광수신장치 |
GB2405295B (en) * | 2003-08-19 | 2006-10-25 | Agilent Technologies Inc | Variable decision threshold apparatus |
JP4702921B2 (ja) * | 2004-01-29 | 2011-06-15 | パナソニック株式会社 | 光ディスク装置用の増幅回路 |
WO2006017846A2 (en) * | 2004-08-12 | 2006-02-16 | Triaccess Technologies, Inc. | Low noise optical receiver |
JP4928743B2 (ja) * | 2005-06-02 | 2012-05-09 | 株式会社東芝 | 光信号受信回路 |
JP2007149260A (ja) * | 2005-11-29 | 2007-06-14 | Toshiba Corp | 受光素子回路、光ヘッド装置、光ディスク装置 |
CN101243663B (zh) * | 2005-09-28 | 2011-04-13 | 三菱电机株式会社 | 光接收器及其识别阈值生成方法 |
JP2007258956A (ja) | 2006-03-22 | 2007-10-04 | Nec Electronics Corp | 信号増幅回路および光受信器 |
JP2008010990A (ja) * | 2006-06-27 | 2008-01-17 | Nippon Telegr & Teleph Corp <Ntt> | 光受信器 |
US7633320B2 (en) * | 2007-06-29 | 2009-12-15 | Kabushiki Kaisha Toshiba | Comparator circuit |
JP2009200944A (ja) * | 2008-02-22 | 2009-09-03 | Oki Semiconductor Co Ltd | ヒステリシスコンパレータ |
JP5272686B2 (ja) * | 2008-11-28 | 2013-08-28 | 富士通株式会社 | 光受信器、光受信回路および光受信方法 |
JP4957734B2 (ja) * | 2009-02-10 | 2012-06-20 | ソニー株式会社 | 受信装置、撮像装置及び受信方法 |
WO2011049693A2 (en) * | 2009-10-20 | 2011-04-28 | Rambus Inc. | Single-ended signaling with parallel transmit and return current flow |
JP5134024B2 (ja) * | 2010-01-29 | 2013-01-30 | 日本電信電話株式会社 | デュアルレート振幅制限増幅回路 |
CN102944714B (zh) * | 2012-11-07 | 2015-07-08 | 四川和芯微电子股份有限公司 | 差分信号检测装置 |
KR20150018723A (ko) * | 2013-08-09 | 2015-02-24 | 에스케이하이닉스 주식회사 | 버퍼 회로 |
JP6443194B2 (ja) * | 2015-04-13 | 2018-12-26 | 富士通株式会社 | 信号識別回路、これを用いた光受信器、及び信号識別方法 |
DE102015110274A1 (de) * | 2015-06-25 | 2016-12-29 | Intel IP Corporation | Eine vorrichtung und ein verfahren zum verstärken eines eingangssignals |
KR20200104114A (ko) * | 2019-02-26 | 2020-09-03 | 에스케이하이닉스 주식회사 | 수신 회로, 이를 포함하는 반도체 장치 및 반도체 시스템 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2543612B2 (ja) * | 1990-03-15 | 1996-10-16 | シャープ株式会社 | 受光装置 |
JPH0818429A (ja) * | 1994-07-04 | 1996-01-19 | Fujitsu Ltd | 光受信機 |
JP2656734B2 (ja) * | 1994-09-12 | 1997-09-24 | 宮城日本電気株式会社 | 光受信回路 |
JP3357772B2 (ja) | 1995-03-31 | 2002-12-16 | 株式会社東芝 | 受信回路、光受信回路、光受信モジュール及び光配線モジュールセット |
JP2814990B2 (ja) * | 1996-05-20 | 1998-10-27 | 日本電気株式会社 | 光受信回路 |
JPH1084231A (ja) * | 1996-05-24 | 1998-03-31 | Toshiba Corp | デジタル信号受信回路 |
JP3340341B2 (ja) * | 1996-10-03 | 2002-11-05 | 沖電気工業株式会社 | レベル識別回路 |
JP3526719B2 (ja) * | 1997-03-19 | 2004-05-17 | 富士通株式会社 | 自動閾値制御回路および信号増幅回路 |
-
1999
- 1999-12-27 WO PCT/JP1999/007376 patent/WO2001048914A1/ja active Application Filing
- 1999-12-27 JP JP2001548519A patent/JP4429565B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-12 US US10/171,559 patent/US6587004B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20020153958A1 (en) | 2002-10-24 |
US6587004B2 (en) | 2003-07-01 |
WO2001048914A1 (fr) | 2001-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4429565B2 (ja) | 信号増幅回路及びこれを用いた光信号受信器 | |
JP3737058B2 (ja) | アナログ加減算回路、主増幅器、レベル識別回路、光受信回路、光送信回路、自動利得制御増幅回路、自動周波数特性補償増幅回路、及び発光制御回路 | |
JP3340341B2 (ja) | レベル識別回路 | |
US5875049A (en) | Amplifier for burst signal and optical receiving circuit | |
JP5138990B2 (ja) | 前置増幅器および光受信装置 | |
US5822104A (en) | Digital optical receiving apparatus | |
JP3813943B2 (ja) | バーストモード光受信機の判別しきい値制御装置 | |
JPH1084231A (ja) | デジタル信号受信回路 | |
CN110708032A (zh) | 跨阻放大电路 | |
JP2003318680A (ja) | 差動出力型バーストモード光受信機 | |
CN114389550A (zh) | 用于接收突发光信号的跨阻抗放大电路 | |
KR100554163B1 (ko) | 수신된 광신호의 소광비 특성을 고려한 버스트 모드 광수신장치 | |
JP3606143B2 (ja) | オフセット制御回路及びそれを用いた光受信器並びに光通信システム | |
JP2962218B2 (ja) | ディジタル光受信回路 | |
JP4576408B2 (ja) | リミッタアンプ回路 | |
KR100601048B1 (ko) | 버스트 모드 패킷의 수신기 및 그 패킷의 수신 방법 | |
KR100381410B1 (ko) | 다단 궤환형 버스트모드 광수신기 | |
US20040190914A1 (en) | Burst mode optical receiver | |
JP2011091687A (ja) | トランスインピーダンスアンプ | |
JP4999774B2 (ja) | 振幅制限増幅回路 | |
JP3327237B2 (ja) | アレイ光受信器 | |
JPH09289495A (ja) | バースト信号用増幅器および光受信回路 | |
JP2006311210A (ja) | リミッタアンプ回路 | |
JP3110997B2 (ja) | 切り換え可能なピークおよび平均検出回路 | |
JP4691127B2 (ja) | 増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091215 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091216 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |