JP4702921B2 - 光ディスク装置用の増幅回路 - Google Patents

光ディスク装置用の増幅回路 Download PDF

Info

Publication number
JP4702921B2
JP4702921B2 JP2004021117A JP2004021117A JP4702921B2 JP 4702921 B2 JP4702921 B2 JP 4702921B2 JP 2004021117 A JP2004021117 A JP 2004021117A JP 2004021117 A JP2004021117 A JP 2004021117A JP 4702921 B2 JP4702921 B2 JP 4702921B2
Authority
JP
Japan
Prior art keywords
current
circuit
voltage
offset voltage
voltage conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004021117A
Other languages
English (en)
Other versions
JP2005217722A (ja
Inventor
博史 山口
正記 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004021117A priority Critical patent/JP4702921B2/ja
Publication of JP2005217722A publication Critical patent/JP2005217722A/ja
Application granted granted Critical
Publication of JP4702921B2 publication Critical patent/JP4702921B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Optical Head (AREA)
  • Amplifiers (AREA)

Description

本発明は、光ディスクドライブ装置用の光電流を電圧に変換するための増幅回路に関するものである。特に、電流/電圧変換アンプをバッファするバッファ回路に関するものである。
光ディスク装置や光磁気ディスク装置その他各種の光学的に情報の記録/再生を行う装置(以下、光ディスク装置と総称する)においては、メディアに記録された情報を再生するために各種信号再生回路が使用される。情報を正確に得るため、各種の制御が行われる。まず、ディスクに照射されるレーザ光の焦点をディスクに合わせる制御を行うフォーカスサーボ、またレーザ光照射位置をトラックの中心にするトラッキングサーボ、レーザダイオード発光パワーを一定の出力に制御するレーザダイオード発光パワーコントロールなどがある。
次に、従来のレーザダイオード発光パワーコントロールについて、その回路構成の典型的な一例を示す。
図8は、従来のレーザダイオード発光パワー制御システムについて、その要部構成の一例を示す機能ブロック図である。図8において、符号1はレーザ発光ダイオードを示し、符号2はフォトダイオードを示し、符号3は帰還抵抗を示し、符号4は電流/電圧変換アンプ(電流/電圧変換回路)を示し、符号6はレーザダイオードパワー制御回路を示し、符号7はディジタル処理信号プロセッサを示す。また、符号Idはフォトダイオード2に流れる電流を示し、符号Voutはレーザダイオードパワー制御回路6への入力電圧を示し、符号Vrefは参照電圧を示す。
図9(a)は、通常の記録時のレーザ発光パルス(レーザ駆動電流)を示し、図9(b)はその時にディスクに形成されたマークを示す。
図10(a)は、レーザ発光ダイオードが発光していない時の電流/電圧変換アンプ4の出力電圧Vout(以下、オフセット電圧と総称する)に温度変動がある時の記録時のレーザ発光パルス(レーザ駆動電流)を示し、図10(b)はその時にディスクに形成されたマークを示す。
この図8に示す発光パワーコントロール回路で、ディジタル信号処理プロセッサ7からパルスでレーザダイオード1を発光させる命令がレーザダイオードパワー制御回路6に入る。そのパルスは、レーザダイオードパワー制御回路6で図9のようなレーザ駆動電流に変換されレーザダイオード1を発光させる。この発光したレーザ光はフォトダイオード2で電流に変換され、フォトダイオード2に電流Idが流れる。電流Idは、帰還抵抗3を有する電流/電圧変換アンプ4で電圧Voutに変換される。レーザダイオード発光パワー制御では、この電圧Voutが、ある所定のレベルとなるようにレーザダイオードパワー制御回路6によって制御される。
ところが、電流/電圧変換アンプ4のオフセット電圧に温度変動があり、高温時にオフセット電圧が高くなったときに、電圧Voutのパルス波形のピークレベルが上がる。そのため、レーザダイオードパワー制御回路6は、レーザダイオード1の発光パワーが所定のレーザ発光パワーよりも上がっていると誤認識し、発光パワーを下げようとする。つまり図10に示すように高温時は、常温時と比べマークが小さくなり正確にマークされていない状態となる。このような不具合を解決する一つの手段として次の補正方法が提案されている。
図11は、従来のレーザダイオード発光パワー制御システムに制御誤差補正部を備えた光ディスク装置用信号再生回路について、その要部構成の一例を示す機能ブロック図である。図11において、図8と同一の符号は、図8と同様の機能を有する。符号51はA/D変換器を示し、符号52はEPROMを示し、符号53はD/A変換器を示す。
この図11の動作は、次の通りである。電流/電圧変換アンプ4のオフセット電圧を正確にするため、いったんレーザダイオード1をオフにする。その時の電圧Voutの値をA/D変換器51によってA/D変換する。このA/D変換結果の情報は、ディジタル処理信号プロセッサ7に入力される。
ディジタル処理信号プロセッサ7では、オフセット電圧値と参照電圧値Vrefとの差の電圧値ΔVoutの情報がEPROM52に保存される。ΔVoutの値をD/A変換して図8の電流/電圧変換アンプ4の参照電圧側に入力して電圧Voutの値が参照電圧値Vrefと一致するように制御している。
また、ディスク面のレーザ光焦点を制御するフォーカシング制御、トラックの中心にレーザ光がくるように制御するトラッキング制御においても、同様のオフセット変動補正回路が使われている。
特開平6−215404号公報
従来の光ディスク装置、特にその信号再生回路においては、レーザダイオード発光量の制御において温度変動によって正確にディスクにマークされないという不具合があった。また、電流/電圧変換アンプのオフセット電圧の温度変動をキャンセルする手段は、いったんレーザ発光をオフしなければならず、記録をいったん中止しなければならない。また、フォーカシング制御、トラッキング制御では、レーザ光の焦点、位置がオフセット温度変動によって変化し正確な記録・再生が行えないという不具合があった。
本発明は、ディスクに正確にマークするとともに、レーザ発光を停止することなく電流/電圧変換アンプのオフセット電圧の温度変動を抑制することができ、スムーズな記録・再生を行うことのできる光ディスク装置用の増幅回路を提供することを目的とする。
上記課題を解決するために、本発明の第1の光ディスク装置用の増幅回路は、フォトダイオードと、フォトダイオードの出力を電流/電圧変換する電流/電圧変換回路と、電流/電圧変換回路の出力をバッファするバッファ回路とを具備する光ディスク装置用の増幅回路であって、バッファ回路は、1対の差動入力トランジスタを有する第1の演算増幅器と、電流値を温度変動に応じて変化させることによってバッファ回路のオフセット電圧を温度変動させる可変電流源とを備え、電流/電圧変換回路のオフセット電圧の温度変動をバッファ回路のオフセット電圧の温度変動でキャンセルするようにした光ディスク装置用の増幅回路において、電流/電圧変換回路のオフセット電圧変動量を検出するオフセット電圧検出装置を具備し、可変電流源はオフセット電圧検出装置により検出されたオフセット電圧変動量の変化に応じて電流値を変化させることにより、バッファ回路のオフセット電圧を変化させて電流/電圧変換回路のオフセット電圧の温度変動をキャンセルするようにしている。
この構成によれば、バッファ回路にそのオフセット電圧を温度変動させる可変電流源を設け、バッファ回路のオフセット電圧の温度変動によって、電流/電圧変換回路のオフセット電圧の温度変動をキャンセルしているので、全体としてオフセット電圧の温度変動をなくすことができ、常に最適なレーザ発光で正確にマークを記録再生することができる。
また、本発明の第2の光ディスク装置用の増幅回路は、フォトダイオードと、フォトダイオードの出力を電流/電圧変換する電流/電圧変換回路と、電流/電圧変換回路の出力をバッファするバッファ回路とを具備する光ディスク装置用の増幅回路であって、バッファ回路は、1対の差動入力トランジスタを有する第1の演算増幅器と、電流値を温度変動に応じて変化させることによってバッファ回路のオフセット電圧を温度変動させる可変電流源とを備え、電流/電圧変換回路のオフセット電圧の温度変動をバッファ回路のオフセット電圧の温度変動でキャンセルするようにした光ディスク装置用の増幅回路において、電流/電圧変換回路は、帰還抵抗を有する第2の演算増幅器からなり、メディアが反射率の高い光ディスクである場合には小さい抵抗値を持つ第1の抵抗を、反射率の低い光ディスクである場合には大きい抵抗値をもつ第2の抵抗をそれぞれ帰還抵抗として選択するための帰還抵抗切換回路を具備し、可変電流源は帰還抵抗切換回路で選択された抵抗値に応じて電流値の温度変動の傾斜を切り換えるようにしている。
この構成によれば、本発明の第1の光ディスク装置用の増幅回路と同様の効果を奏する。
上記本発明の第1または第2の光ディスク装置用の増幅回路においては、可変電流源は、例えば一対の差動入力トランジスタのいずれか一方の出力に電流を供給する構成を有し、電流値を温度変動に応じて変化させることによってバッファ回路のオフセット電圧を温度変動させるようにしている。
上記第1の光ディスク装置用の増幅回路においては、電流/電圧変換回路は、帰還抵抗を有する第2の演算増幅器で構成し、メディアが反射率の高い光ディスクである場合には小さい抵抗値を持つ第1の抵抗を、反射率の低い光ディスクである場合には大きい抵抗値をもつ第2の抵抗をそれぞれ帰還抵抗として選択するための帰還抵抗切換回路を具備し、可変電流源は帰還抵抗切換回路で選択された抵抗値に応じて電流値の温度変動の傾斜を切り換えることが好ましい。
また、バッファ回路は、N段直列接続する構成を採用してもよい。
この構成によれば、電流/電圧変換回路にそのオフセット電圧の温度変動をなくすための可変電流源を設けたので、電流/電圧変換回路のオフセット電圧の温度変動をなくすことができ、常に最適なレーザ発光で正確にマークを記録再生することができる。
本発明の第1および第2の光ディスク装置用の増幅回路によれば、バッファ回路にそのオフセット電圧を温度変動させる可変電流源を設け、バッファ回路のオフセット電圧の温度変動によって、電流/電圧変換回路のオフセット電圧の温度変動をキャンセルするので、電流/電圧変換回路のオフセット電圧の温度変動をなくすことができ、常に最適なレーザ発光で正確にマークを記録再生することができる。
以下、本発明の実施の形態を、図面を参照しながら説明する。
(実施の形態1)
以下、本発明の実施の形態について図面を用いて詳細に説明する。
図1は、本発明に係る増幅回路を用いた光ディスクドライブ装置のレーザダイオードパワー制御システムの全体構成例を示している。図1において、符号1はレーザ発光ダイオード(LD)を示し、符号2はフォトダイオード(PD)を示し、符号3は帰還抵抗を示し、符号4は電流/電圧変換アンプ(電流/電圧変換回路)を示し、符号5はバッファ回路を示し、符号6はレーザダイオードパワー制御回路を示し、符号7はディジタル信号処理プロセッサ(DSP)を示している。符号Vrefは参照電圧(例えば2.2V)を示す。
ディジタル信号プロセッサ7は、記録、再生するための最適なパルス波形をレーザダイオードパワー制御回路6に送り、同時にバッファ回路5の初期オフセット電圧の情報をレーザダイオードパワー制御回路6に与える。
レーザダイオードパワー制御回路6は、バッファ回路5の初期オフセット電圧の情報を基に、最適な記録、再生波形と最適なレーザ駆動電流を出力してレーザダイオード1を発光させる。発光した光は、フォトダイオード2で電流に変換され、その電流が電流/電圧変換アンプ4の帰還抵抗3で電圧Voutに変換される。そして、バッファ回路5でインピーダンス変換された信号がレーザダイオードパワー制御回路6にフィードバックされる。これによって、常に最適なレーザパワーでレーザ光がディスクに照射される。
ここで、バッファ回路5は、電流/電圧変換アンプ4のオフセット電圧の温度変動をキャンセルするようなオフセット電圧の温度変動特性を有するバッファ回路となっていて、常に温度に対して最適な記録再生が行われるようになっている。
この実施の形態の増幅回路は、図1に示すように、電流/電圧変換アンプ4とレーザダイオードパワー制御回路6との干渉を防ぐためのバッファ回路5を設けているが、このバッファ回路5の具体的な構成を図2に示す。
このバッファ回路5は、図2に示すように、1対の差動入力トランジスタを有する演算増幅器20と、いずれか一方の差動入力トランジスタの出力に温度変動を有する電流を供給することによりバッファ回路5のオフセット電圧を温度変動させるための可変電流源40とを備えている。
演算増幅器20において、符号21、22、25、26、27、29、31は第1〜第7のNPNトランジスタを示し、符号23、24、28、30、32は第1〜第5の抵抗を示す。符号Vinは入力電圧を示し、符号Voutは出力電圧を示し、符号Vaはバイアス電圧を示し、符号IB1、IB2は第1及び第2のNPNトランジスタ21、22のベース電流を示し、符号I0は第1及び第2のNPNトランジスタ21、22の差動電流を示し、符号I1は第2のNPNトランジスタ22のコレクタ電流を示す。なお、以下の説明で使用している電流値、抵抗値は一例であり、それらの値に限定されることはない。
第1及び第2のNPNトランジスタ21、22は、1対の差動トランジスタとして機能するように、その個々のエミッタに共通のバイアス電流I0として例えば100μAの電流が供給されるようになっている。第2のNPNトランジスタ22のコレクタからコレクタ電流I1として50μAの電流を供給し、I1=I0/2の電流を流し込むことによって第1及び第2のNPNトランジスタ21、22が平衡状態を保っている。
第1及び第2のNPNトランジスタ21、22のベースには第1及び第2の抵抗23、24が接続されている。第1及び第2の抵抗23、24の抵抗値は、それぞれ例えば10kΩとする。第1及び第2の抵抗23、24には、第1及び第2のNPNトランジスタ21、22のベース電流IB1、IB2によって電圧降下ΔV1、ΔV2が発生する。NPNトランジスタのhfeを例えば100とすると、第1及び第2のNPNトランジスタ21、22のベース電流IB1、IB2は、0.5μA流れ、ΔV1、ΔV2は、
0.5μA×10kΩ=5mV
となる。第3及び第4のNPNトランジスタ25、26は、入力電圧Vinと同じ値の電圧Voutを出力するためのエミッタフォロアとして機能する。
温度可変電流源40は、バイアス電圧Vbによって第2のNPNトランジスタ22のコレクタ電流I1を決定している。この温度可変電流源40において、符号41は第8のNPNトランジスタを示し、符号43、45は第1及び第2のPNPトランジスタを示し、符号42、44、46は第6〜第8の抵抗を示す。第6の抵抗42の抵抗値は、例えば20kΩとする。符号Vbはバイアス電圧を示す。
バイアス電圧Vb(例えば1.7V)から第8のNPNトランジスタ41の電圧VBE、例えば0.7V下がった電圧値を第6の抵抗42の抵抗値20kΩで割り算をすると、第8のNPNトランジスタ41のエミッタに流れる電流が決定される。その電流が第1及び第2のPNPトランジスタ43、45で構成される電流ミラー回路によって第2のNPNトランジスタ22のコレクタ電流I1として流れる。その電流値は50μAとなる。これを式で表すと次のようになる。
I1=(Vb−VBE)/20kΩ=(1.7V−0.7V)/20kΩ
ここで、温度が例えば25℃から125℃に変化した場合について説明する。電流I0、バイアス電圧Vb、第1、第2の抵抗23、24の温度変化はないものとし、電圧VBEの温度変化を−2mV/℃とする。125℃における電圧VBEは0.5Vとなり、したがって、125℃における第2のNPNトランジスタ22のコレクタ電流は、次式で表される。
I1=(1.7V−0.5V)/20kΩ=60μA
つまり、第2のNPNトランジスタ22のコレクタ電流I1が60μAである。その結果、第1のNPNトランジスタ21のコレクタ電流としては、電流I0の100μAから60μAを引いた残りの40μAが流れることになる。
よって、第1及び第2のNPNトランジスタ21、22のベース電流IB1、IB2は、それぞれ0.4μA、0.6μAとなる。その結果、電圧降下ΔV1は、
0.4μA×10kΩ=4mV
となり、電圧降下ΔV2は、
0.6μA×10kΩ=6mV
となる。つまり、温度が125℃になると、入力電圧Vinと出力電圧Voutの差が2mVとなり、温度変化に対して図1のバッファ回路5のオフセット電圧が変化し、オフセット電圧が温度に対して傾斜を持つことになる。
以上のとおり、図2の増幅回路によれば演算増幅器20の第2のNPNトランジスタ22に流れ込むコレクタ電流値を温度に対して傾斜を持たせた温度変動型可変定電流源を用いることで、図1のバッファ回路5のオフセット電圧に温度変化を持たせる。これによって、電流/電圧変換アンプ4のオフセット電圧の温度変動をキャンセルすることができる。したがって、図1のシステムの中でバッファ回路5の出力でオフセット電圧の温度変動をなくすことができるという点でIC化に最適である。
なお、図2の演算増幅器20では、差動増幅回路を一対のNPNトランジスタで構成したが、一対のPNPトランジスタで構成した場合も同じような効果が得られる。
また、図3は、図1の機能ブロックに電流/電圧変換アンプとオフセット電圧検出回路を追加した機能ブロック図である。図3において図1と同一の符号は、図1と同様の機能を有する。符号61はオフセット電圧検出回路、符号62は帰還抵抗、符号63は電流/電圧変換アンプを示す。
この図3の動作は以下のとおりである。フォトダイオード2に接続されている電流/電圧変換アンプ4と帰還抵抗3で構成されるブロックと同一機能をもつ電流/電圧変換アンプ63と帰還抵抗62を作り、その出力と参照電圧Vrefの電圧がオフセット電圧検出回路61に入力される。オフセット電圧検出回路61は、電流/電圧変換アンプ63と帰還抵抗62の出力電圧と参照電圧Vrefを比較して、ある電圧を出力する。つまり、電流/電圧変換アンプ63と帰還抵抗62のオフセット電圧に温度変動がある場合、その変動に応じてオフセット電圧変換回路61の出力も変動する。オフセット電圧変換回路61の出力は、図2のバイアス電圧Vbに接続することで電流/電圧変換アンプ63と帰還抵抗62の出力に応じたオフセット電圧キャンセル量をバッファ回路5で補正することが可能である。例えば、オフセット電圧検出回路61の出力が25℃の時1.7Vで、125℃の時1.9Vとする。25℃の時の図2の電流I1は、次式で表される。
I1=(Vb−VBE)/20kΩ=(1.7V−0.7V)/20kΩ
ここで、温度が例えば25℃から125℃に変化した場合について説明する。電流I0、第1、第2の抵抗23、24の温度変化はないものとし、電圧Vbを1.9V、電圧VBEの温度変化を−2mV/℃とする。125℃における電圧VBEは0.5Vとなり、したがって、125℃における第2のNPNトランジスタ22のコレクタ電流は、次式で表される。
I1=(1.9V−0.5V)/20kΩ=70μA
つまり、第2のNPNトランジスタ22のコレクタ電流I1が70μAである。その結果、第1のNPNトランジスタ21のコレクタ電流としては、電流I0の100μAから70μAを引いた残りの30μAが流れることになる。
よって、第1及び第2のNPNトランジスタ21、22のベース電流IB1、IB2は、それぞれ0.3μA、0.7μAとなる。その結果、電圧降下ΔV1は、
0.3μA×10kΩ=3mV
となり、電圧降下ΔV2は、
0.7μA×10kΩ=7mV
となる。つまり、温度が125℃になると、入力電圧Vinと出力電圧Voutの差が4mVとなり、温度変化に対して図3のバッファ回路5のオフセット電圧が変化し、オフセット電圧が温度に対して傾斜を持つことになる。
また、図4は、図1の機能ブロックに記録再生メディアに対応した電流/電圧変換アンプの帰還抵抗切換回路を追加した機能ブロック図である。図4において図1と同一の符号は、図1と同様の機能を有する。符号71〜74は第10〜14の抵抗、符号75、76は第10、11のNPNトランジスタを示す。符号SWH、SWLは、スイッチ制御端子を示す。例えば、反射率の高いメディアの場合は、スイッチ制御端子SWHの電圧をハイレベルとして第10のNPNトランジスタ75をONさせる。すなわち第10の抵抗71が帰還抵抗になる。一方、反射率の低いメディアの場合は、スイッチ制御端子SWLの電圧をハイレベルとして第11のトランジスタ76をONさせる。すなわち、第11の抵抗72が帰還抵抗となる。
バッファ回路5は、図5に示すように、1対の差動トランジスタを有する演算増幅器20と、いずれか一方の差動入力トランジスタの出力に温度変動を有する電流をメディアの反射率に応じて供給することによりバッファ回路5のオフセット電圧をメディアの反射率に応じて温度変動させるための可変電流源80とを備えている。図5において図2と同一の符号は、図2と同様の機能を有する。符号81は第12のトランジスタ、符号82は第10の抵抗、符号83は第10のダイオードを示す。例えば、反射率の高いメディアの場合、バイアス電圧Vbがハイレベルとなり(ONし)、第8のNPNトランジスタ41がONする。すると図2で説明と同様の温度傾斜をもったオフセット電圧が出力される。また反射率の低いメディアの場合は、バイアス電圧Vcがハイレベルとなり(ONし)、第12のNPNトランジスタ81がONする。
その時の動作を説明する。バイアス電圧Vc(例えば1.7V)から第8のNPNトランジスタ41の電圧VBE、例えば0.7V下がった電圧値から第10のダイオード83の電圧降下例えば、0.7Vを引きその電圧値を第14の抵抗82の抵抗値6kΩで割り算をすると、第12のNPNトランジスタ81のエミッタに流れる電流が決定される。その電流が第1及び第2のPNPトランジスタ43、45で構成される電流ミラー回路によって第2のNPNトランジスタ22のコレクタ電流I1として流れる。その電流値は50μAとなる。これを式で表すと次のようになる。
I1=(Vb−2VBE)/6kΩ=(1.7V−1.4V)/6kΩ
ここで、温度が例えば25℃から80℃に変化した場合について説明する。電流I0、バイアス電圧Vc、第1、第2の抵抗23、24の温度変化はないものとし、電圧VBEの温度変化を−2mV/℃とする。80℃における電圧VBEは0.59Vとなり、したがって、80℃における第2のNPNトランジスタ22のコレクタ電流は、次式で表される。
I1=(1.7V−(2×0.59V))/6kΩ=87μA
つまり、第2のNPNトランジスタ22のコレクタ電流I1が87μAである。その結果、第1のNPNトランジスタ21のコレクタ電流としては、電流I0の100μAから87μAを引いた残りの13μAが流れることになる。
よって、第1及び第2のNPNトランジスタ21、22のベース電流IB1、IB2は、それぞれ0.13μA、0.87μAとなる。その結果、電圧降下ΔV1は、
0.13μA×10kΩ=1.3mV
となり、電圧降下ΔV2は、
0.87μA×10kΩ=8.7mV
となる。つまり、温度が80℃になると、入力電圧Vinと出力電圧Voutの差が7.4mVとなり、温度変化に対して図4のバッファ回路5のオフセット電圧が変化し、オフセット電圧が温度に対して傾斜を持つことになる。
図4のスイッチ制御端子SWH、SWLの電圧と図5のバイアス電圧Vb、Vcとを連動させることで異なる反射率の場合においてもオフセット電圧温度ドリフトをフラットにする事が可能である。
また、図1の電流/電圧変換アンプ4にオフセット電圧温度傾斜をフラットにする具体例の回路を図6に示す。この電流/電圧変換アンプ4は、図6に示すように、1対の差動入力トランジスタを有する演算増幅器90と、いずれか一方の差動入力トランジスタの出力に温度変動を有する電流を供給することにより電流/電圧変換アンプ4のオフセット電圧を温度変動させるための可変電流源100とを備えている。
演算増幅器90において、符号91、92、94、95、97は第21〜第25のNPNトランジスタを示し、符号93、96、98は第21〜第23の抵抗を示す。符号Vinは入力を示し、符号Voutは出力を示し、符号Vd、Veはバイアス電圧を示し、符号IB1、IB2は第21及び第22のNPNトランジスタ91、92のベース電流を示し、符号I0は第21及び第22のNPNトランジスタ91、92の差動電流を示し、符号I1は第21のNPNトランジスタ91のコレクタ電流を示す。なお、以下の説明で使用している電流値、抵抗値は一例であり、それらの値に限定されることはない。
第21及び第22のNPNトランジスタ91、92は、1対の差動トランジスタとして機能するように、その個々のエミッタに共通のバイアス電流I0として例えば100μAの電流が供給されるようになっている。第21のNPNトランジスタ91のコレクタからコレクタ電流I1として50μAの電流を供給し、I1=I0/2の電流を流し込むことによって第21及び第22のNPNトランジスタ91、92が平衡状態を保っている。
第21及び第22のNPNトランジスタ91、92のベースには帰還抵抗3と第21の抵抗93、が接続されている。帰還抵抗3及び第21の抵抗93の抵抗値は、それぞれ例えば10kΩとする。帰還抵抗3及び第21の抵抗93には、第21及び第22のNPNトランジスタ91、92のベース電流IB1、IB2によって電圧降下ΔV1、ΔV2が発生する。NPNトランジスタのhfeを例えば100とすると、第21及び第22のNPNトランジスタ91、92のベース電流IB1、IB2は、0.5μA流れ、ΔV1、ΔV2は、
0.5μA×10kΩ=5mV
となる。第23のNPNトランジスタ94は、入力電圧Vinと同じ値の電圧Voutを出力するためのエミッタフォロアとして機能する。
温度可変電流源100は、バイアス電圧Vdによって第21のNPNトランジスタ91のコレクタ電流I1を決定している。この温度可変電流源100において、符号101は第26のNPNトランジスタを示し、符号103、105は第21及び第22のPNPトランジスタを示し、符号102、104、106は第24〜第26の抵抗を示す。第24の抵抗102の抵抗値は、例えば20kΩとする
バイアス電圧Vd(例えば1.7V)から第26のNPNトランジスタ101の電圧VBE、例えば0.7V下がった電圧値を第24の抵抗102の抵抗値20kΩで割り算をすると、第26のNPNトランジスタ101のエミッタに流れる電流が決定される。その電流が第21及び第22のPNPトランジスタ103、105で構成される電流ミラー回路によって第21のNPNトランジスタ91のコレクタ電流I1として流れる。その電流値は50μAとなる。これを式で表すと次のようになる。
I1=(Vb−VBE)/20kΩ=(1.7V−0.7V)/20kΩ
ここで、温度が例えば25℃から125℃に変化した場合について説明する。電流I0、バイアス電圧Vd、帰還抵抗3及び第21の抵抗93の温度変化はないものとし、電圧VBEの温度変化を−2mV/℃とする。125℃における電圧VBEは0.5Vとなり、したがって、125℃における第21のNPNトランジスタ91のコレクタ電流は、次式で表される。
I1=(1.7V−0.5V)/20kΩ=60μA
つまり、第21のNPNトランジスタ91のコレクタ電流I1が60μAである。その結果、第22のNPNトランジスタ92のコレクタ電流としては、電流I0の100μAから60μAを引いた残りの40μAが流れることになる。
よって、第21及び第22のNPNトランジスタ91、92のベース電流IB1、IB2は、それぞれ0.6μA、0.4μAとなる。その結果、電圧降下ΔV1は、
0.6μA×10kΩ=6mV
となり、電圧降下ΔV2は、
0.4μA×10kΩ=4mV
となる。つまり、温度が125℃になると、入力電圧Vinと出力電圧Voutの差が2mVとなり、温度変化に対して図1の電流/電圧変換アンプ4のオフセット電圧が変化し、オフセット電圧が温度に対して傾斜を持つことになる。
以上のとおり、図6の増幅回路によれば演算増幅器90の第91のNPNトランジス91に流れ込むコレクタ電流値を温度に対して傾斜を持たせた温度変動型可変定電流源を用いることで、図1の電流/電圧変換アンプ4のオフセット電圧に温度変化を持たせる。これによって、電流/電圧変換アンプ4の中で回路構成上他の要因で決定されるオフセット電圧温度ドリフトをフラットにすることができる。
また、図1の電流/電圧変換アンプ4のオフセット電圧温度変動が大きく、図1のように、バッファ回路5が1段だけでは補正できない場合、バッファ回路5を複数段直列接続することでオフセット温度変動をなくすこともできる。
図7は、フォーカスサーボ、トラッキングサーボを行う光ディスク装置の全体構成例を示している。図7において、符号11は装着された光ディスクを示し、符号12はスピンドルモータを示し、符号13は光ピックアップを示し、符号14はフロントエンドプロセッサ(FEP)を示し、符号15はサーボコントローラを示し、符号16はディジタル信号処理プロセッサ(DSP)を示し、符号17はシステムコントローラを示す。
光ピックアップ13は、光ディスク11にレーザビームを照射し、その反射光を検出するものである。FEP14は、光ピックアップ13の出力にアナログ演算、フィルタリング等を施すものである。サーボコントローラ15は、スピンドルモータ12のサーボ制御に加えて、光ピックアップ13のフォーカスサーボ制御、トラッキングサーボ制御、パワー制御をも司る。DSP16は、誤り訂正処理、信号再生処理等のディジタル信号処理を司る。システムコントローラ17は、当該光ディスクドライブ装置の全体制御を司る。
光ピックアップ13に内蔵されているサーボ信号用フォトダイオードと光電変換IC、いわゆるOEICにも本発明を併用することもできる。つまり、レーザパワー制御用OEICと同時にサーボ信号用のOEICでも使える。
本発明にかかる光ディスク装置用の増幅回路は、電流/電圧変換アンプのオフセット電圧温度変動をキャンセルすることで常に最適なレーザ発光で正確にマークを記録再生することができるという効果を有し、光電流を電圧に変換するための増幅回路等として有用である。
本発明の実施の形態に係る増幅回路を用いた光ディスクドライブ装置のレーザダイオード発光パワー制御システムの全体構成例を示す機能ブロック図である。 図1中のバッファ回路5の具体例を示す回路図である。 図1の光ディスクドライブ装置のレーザダイオード発光パワー制御システムにオフセット変動検出回路を装備した機能ブロック図である。 図1の光ディスクドライブ装置のレーザダイオード発光パワー制御システムに帰還抵抗切換回路を装備した機能ブロック図である。 図4中のバッファ回路5の具体例を示す回路図である。 図1中の電流/電圧変換アンプ4のオフセット電圧温度特性補正の具体例を示す回路図である。 フォーカスサーボ、トラッキングサーボを行う光ディスク装置の全体構成例を示す機能ブロック図である。 従来のレーザダイオード発光パワー制御システムについて、その要部構成の一例を示す機能ブロック図である。 (a)は通常の記録時のレーザ発光パルスを示す波形図、(b)はその時にディスクに形成されたマークを示す模式図である。 (a)はレーザ発光ダイオードが発光していない時の電圧Voutに温度変動がある時の記録時のレーザ発光パルスを示す波形図、(b)はその時にディスクに形成されたマークを示す模式図である。 従来のレーザダイオードパワー制御システムにおいて制御誤差補正部を備えた光ディスク装置用信号再生回路について、その要部構成の一例を示す機能ブロック図である。
符号の説明
1 レーザ発光ダイオード(LD)
2 フォトダイオード(PD)
3 帰還抵抗
4 電流/電圧変換アンプ
5 バッファ回路
6 レーザダイオードパワー制御回路
7 ディジタル信号処理プロセッサ(DSP)
11 光ディスク
12 スピンドルモータ
13 光ピックアップ
14 フロントエンドプロセッサ(FEP)
15 サーボコントローラ
16 ディジタル信号処理プロセッサ(DSP)
17 システムコントローラ
20 演算増幅器
21、22、25、26、27、29、31 NPNトランジスタ
23、24、28、30、32 抵抗
40 温度可変電流源
41 NPNトランジスタ
42、44、46 抵抗
43、45 PNPトランジスタ
51 A/D変換器
52 EPROM
53 D/A変換器
61 オフセット電圧検出回路
62 帰還抵抗
63 電流/電圧変換アンプ
71、72、73、74 抵抗
75、76 NPNトランジスタ
81 NPNトランジスタ
82 抵抗
83 ダイオード
90 演算増幅器
91、92、94、95、97 NPNトランジスタ
93、96、98 抵抗
100 温度可変電流源
101 NPNトランジスタ
102、104、106 抵抗
103、105 PNPトランジスタ
I0、I1 バイアス電流
IB1、IB2 ベース電流
Id フォトダイオード電流
SWH、SWL スイッチ制御端子
Va、Vb、Vc、Vd、Ve バイアス電圧
VCC 電源電圧
Vref 参照電圧
Vin 入力電圧
Vout 出力電圧

Claims (4)

  1. フォトダイオードと、前記フォトダイオードの出力を電流/電圧変換する電流/電圧変換回路と、前記電流/電圧変換回路の出力をバッファするバッファ回路とを具備する光ディスク装置用の増幅回路であって、
    前記バッファ回路は、1対の差動入力トランジスタを有する第1の演算増幅器と、電流値を温度変動に応じて変化させることによって前記バッファ回路のオフセット電圧を温度変動させる可変電流源とを備え、
    前記電流/電圧変換回路のオフセット電圧の温度変動を前記バッファ回路のオフセット電圧の温度変動でキャンセルするようにした光ディスク装置用の増幅回路において、
    前記電流/電圧変換回路のオフセット電圧変動量を検出するオフセット電圧検出装置を具備し、前記可変電流源は前記オフセット電圧検出装置により検出されたオフセット電圧変動量の変化に応じて電流値を変化させることにより、前記バッファ回路のオフセット電圧を変化させて前記電流/電圧変換回路のオフセット電圧の温度変動をキャンセルするようにした光ディスク装置用の増幅回路。
  2. フォトダイオードと、前記フォトダイオードの出力を電流/電圧変換する電流/電圧変換回路と、前記電流/電圧変換回路の出力をバッファするバッファ回路とを具備する光ディスク装置用の増幅回路であって、
    前記バッファ回路は、1対の差動入力トランジスタを有する第1の演算増幅器と、電流値を温度変動に応じて変化させることによって前記バッファ回路のオフセット電圧を温度変動させる可変電流源とを備え、
    前記電流/電圧変換回路のオフセット電圧の温度変動を前記バッファ回路のオフセット電圧の温度変動でキャンセルするようにした光ディスク装置用の増幅回路において、
    前記電流/電圧変換回路は、帰還抵抗を有する第2の演算増幅器からなり、メディアが反射率の高い光ディスクである場合には小さい抵抗値を持つ第1の抵抗を、反射率の低い光ディスクである場合には大きい抵抗値をもつ第2の抵抗をそれぞれ前記帰還抵抗として選択するための帰還抵抗切換回路を具備し、前記可変電流源は前記帰還抵抗切換回路で選択された抵抗値に応じて電流値の温度変動の傾斜を切り換えるようにした光ディスク装置用の増幅回路。
  3. 前記可変電流源は、前記一対の差動入力トランジスタのいずれか一方の出力に電流を供給する構成を有し、電流値を温度変動に応じて変化させることによって前記バッファ回路のオフセット電圧を温度変動させるようにしている請求項1又は2に記載の光ディスク装置用の増幅回路。
  4. 前記電流/電圧変換回路は、帰還抵抗を有する第2の演算増幅器からなり、メディアが反射率の高い光ディスクである場合には小さい抵抗値を持つ第1の抵抗を、反射率の低い光ディスクである場合には大きい抵抗値をもつ第2の抵抗をそれぞれ前記帰還抵抗として選択するための帰還抵抗切換回路を具備し、前記可変電流源は前記帰還抵抗切換回路で選択された抵抗値に応じて電流値の温度変動の傾斜を切り換えるようにしている請求項1記載の光ディスク装置用の増幅回路
JP2004021117A 2004-01-29 2004-01-29 光ディスク装置用の増幅回路 Expired - Fee Related JP4702921B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004021117A JP4702921B2 (ja) 2004-01-29 2004-01-29 光ディスク装置用の増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004021117A JP4702921B2 (ja) 2004-01-29 2004-01-29 光ディスク装置用の増幅回路

Publications (2)

Publication Number Publication Date
JP2005217722A JP2005217722A (ja) 2005-08-11
JP4702921B2 true JP4702921B2 (ja) 2011-06-15

Family

ID=34904854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004021117A Expired - Fee Related JP4702921B2 (ja) 2004-01-29 2004-01-29 光ディスク装置用の増幅回路

Country Status (1)

Country Link
JP (1) JP4702921B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4814595B2 (ja) * 2005-09-15 2011-11-16 パナソニック株式会社 制御用増幅回路
JP4499061B2 (ja) * 2006-05-10 2010-07-07 シャープ株式会社 受光アンプ回路、受光ic及び電子機器

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6123403A (ja) * 1984-07-11 1986-01-31 Hitachi Ltd 差動増幅回路
JPS62139403A (ja) * 1985-12-13 1987-06-23 Toshiba Corp 光受信器
JPS62202635A (ja) * 1986-03-03 1987-09-07 Hitachi Ltd 光受信回路
JPH0226113A (ja) * 1988-07-14 1990-01-29 Rohm Co Ltd 利得可変増幅器
JPH0279608A (ja) * 1988-09-16 1990-03-20 Olympus Optical Co Ltd 演算増幅器のオフセット調整装置
JPH03175705A (ja) * 1989-12-04 1991-07-30 Toshiba Corp ディスク装置のデータ処理回路
JPH0426207A (ja) * 1990-05-21 1992-01-29 Yokogawa Electric Corp アンプの調整方法
JPH04313902A (ja) * 1991-03-25 1992-11-05 Mitsubishi Electric Corp 電流電圧変換回路
JPH0738345A (ja) * 1993-07-23 1995-02-07 Mitsubishi Electric Corp オフセット調整装置
JP2000293933A (ja) * 1999-04-07 2000-10-20 Hitachi Ltd 光ディスク装置
WO2001048914A1 (fr) * 1999-12-27 2001-07-05 Fujitsu Limited Circuit amplificateur de signal et recepteur de signal optique utilisant ledit circuit amplificateur
JP2002344257A (ja) * 2001-05-21 2002-11-29 Sharp Corp 差動アンプ、および、それを用いた受光アンプ回路
JP2003152470A (ja) * 2001-11-13 2003-05-23 Nippon Telegr & Teleph Corp <Ntt> 前置増幅回路
JP2005094149A (ja) * 2003-09-12 2005-04-07 Sharp Corp 受光アンプ回路および光ピックアップ

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6123403A (ja) * 1984-07-11 1986-01-31 Hitachi Ltd 差動増幅回路
JPS62139403A (ja) * 1985-12-13 1987-06-23 Toshiba Corp 光受信器
JPS62202635A (ja) * 1986-03-03 1987-09-07 Hitachi Ltd 光受信回路
JPH0226113A (ja) * 1988-07-14 1990-01-29 Rohm Co Ltd 利得可変増幅器
JPH0279608A (ja) * 1988-09-16 1990-03-20 Olympus Optical Co Ltd 演算増幅器のオフセット調整装置
JPH03175705A (ja) * 1989-12-04 1991-07-30 Toshiba Corp ディスク装置のデータ処理回路
JPH0426207A (ja) * 1990-05-21 1992-01-29 Yokogawa Electric Corp アンプの調整方法
JPH04313902A (ja) * 1991-03-25 1992-11-05 Mitsubishi Electric Corp 電流電圧変換回路
JPH0738345A (ja) * 1993-07-23 1995-02-07 Mitsubishi Electric Corp オフセット調整装置
JP2000293933A (ja) * 1999-04-07 2000-10-20 Hitachi Ltd 光ディスク装置
WO2001048914A1 (fr) * 1999-12-27 2001-07-05 Fujitsu Limited Circuit amplificateur de signal et recepteur de signal optique utilisant ledit circuit amplificateur
JP2002344257A (ja) * 2001-05-21 2002-11-29 Sharp Corp 差動アンプ、および、それを用いた受光アンプ回路
JP2003152470A (ja) * 2001-11-13 2003-05-23 Nippon Telegr & Teleph Corp <Ntt> 前置増幅回路
JP2005094149A (ja) * 2003-09-12 2005-04-07 Sharp Corp 受光アンプ回路および光ピックアップ

Also Published As

Publication number Publication date
JP2005217722A (ja) 2005-08-11

Similar Documents

Publication Publication Date Title
JP4397841B2 (ja) 受光アンプ回路およびそれを備えた光ピックアップ装置
KR19980018205A (ko) 광기록재생장치
JP2001244555A (ja) 自動電力制御回路
KR100380786B1 (ko) 광디스크 재생장치에 이용되는 트래킹 에러 밸런스조정회로 및 전류제어회로 및 이를 탑재한 광디스크재생장치
JP4702921B2 (ja) 光ディスク装置用の増幅回路
JP4090476B2 (ja) 光電流増幅回路、及び光ピックアップ装置
US20040184387A1 (en) Photoreceptive amplifier circuit and optical pickup element including the same
KR20050032369A (ko) 이득 스위칭 회로를 채용한 pdic용 전류 전압 변환 회로
US8031571B2 (en) Signal drive apparatus and optical pickup apparatus using the same
AU750752B2 (en) Output control device for optical pick-up and method for controlling output of the optical pick-up
JP2005244864A (ja) 差動アンプ回路およびそれを備えた光ピックアップ装置
JP4869810B2 (ja) 減算回路
JP4641000B2 (ja) 受光アンプ回路および光ピックアップ
JP4032868B2 (ja) 光量検出器および光ピックアップ装置
JP4680118B2 (ja) 受光増幅回路および光ピックアップ
JPH0581695A (ja) 光デイスク装置の発光パワー検出回路
JP4814595B2 (ja) 制御用増幅回路
JP2004288801A (ja) 発光素子駆動装置
JP5131084B2 (ja) 電流電圧変換回路、フォトディテクタ回路及び光ディスク装置
JP4872685B2 (ja) 電流電圧変換回路、フォトディテクタ回路及び光ディスク装置
JP2003017801A (ja) 半導体レーザ制御装置
JP2008061155A (ja) ゲイン調整回路
JP2013004149A (ja) Apc回路、及び光ディスク再生装置
JP2001184696A (ja) 電流出力インターフェース回路および光ディスク装置
JPH01296439A (ja) 半導体レーザ制御回路

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060524

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100902

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110307

LAPS Cancellation because of no payment of annual fees