JP4499061B2 - 受光アンプ回路、受光ic及び電子機器 - Google Patents
受光アンプ回路、受光ic及び電子機器 Download PDFInfo
- Publication number
- JP4499061B2 JP4499061B2 JP2006131947A JP2006131947A JP4499061B2 JP 4499061 B2 JP4499061 B2 JP 4499061B2 JP 2006131947 A JP2006131947 A JP 2006131947A JP 2006131947 A JP2006131947 A JP 2006131947A JP 4499061 B2 JP4499061 B2 JP 4499061B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- transistor
- circuit
- terminal
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Head (AREA)
- Amplifiers (AREA)
Description
Voff=Vt・ln(Ic1/Ic2)+Rf(Ib1−Ib2)・・・・・・(1)
ここで、VtはkT/qであらわされる熱起電力であり、kはボルツマン定数、Tは絶対温度、qは電荷量である。
Ic1=Ica+2Iba ・・・・・・(2)
Ic2=Ica ・・・・・・(3)
となるので、(1)は
Voff=Vt・ln(1+2/hfe)+2Rf・Iba/hfe・・・・・・(4)
となる。ここでhfeは能動負荷の電流増幅率である。(4)から能動負荷のベース端子の電流Ibaがオフセット電圧の悪化を招くことがわかる。
図1は、参考例の受光アンプ回路10を示している。図1は、上記受光アンプ回路10の構成を示している。上記受光アンプ回路10は、2つのトランジスタ(以下「差動トランジスタペアQ1・Q2」という。)Q1・Q2にて構成される差動増幅器1と、この差動増幅器1のトランジスタQ1のベース端子に接続されるフォトダイオードからなる受光素子PDと、差動増幅器1のトランジスタQ2のベース端子に接続されるオフセット電圧調整用抵抗Rsと、差動増幅器1におけるトランジスタQ1のコレクタ端子とベース端子との間に接続される電流/電圧変換用抵抗であるゲイン抵抗Rfと、を備えている。
ここで、差動トランジスタペアQ1・Q2のコレクタ端子に流れる電流をそれぞれIc1、Ic2としている。また、Issは差動増幅器1のテール電流であり、hfeは差動トランジスタペアQ1・Q2の電流増幅率である。また、電流Ic1は能動負荷が流そうとする電流に等しく、外部バイアス回路11で与えられる。
Iss=2・Ic1 ・・・・・・(6)となるようにテール電流源の電流Iss及び電流Ic1を設定するとオフセット電圧が0となる。オフセット電圧が能動負荷のベース電流に依存しないため、歩留りのよい受光アンプ回路10の提供が可能となる。
本発明の一実施の形態について図2に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記参考例1と同じである。また、説明の便宜上、前記の参考例1の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
本発明の他の実施の形態について図3に基づいて説明すれば、以下の通りである。
本発明のさらに他の実施の形態について図4に基づいて説明すれば、以下の通りである。
本発明の受光ICの一実施形態について図5に基づいて説明すれば、以下の通りである。
本発明のさらに他の実施の形態について図6に基づいて説明すれば、以下の通りである。
本発明のさらに他の実施の形態について図7に基づいて説明すれば、以下の通りである。
本発明のさらに他の実施の形態について図8に基づいて説明すれば、以下の通りである。
10 受光アンプ回路(受光アンプ回路)
11 外部バイアス回路(外部バイアス回路)
21 PNPエミッタフォロア回路(PNPエミッタフォロア回路)
31 定電圧回路(定電圧回路)
42 テール電流源(テール電流源)
43 第一のカレントミラー回路(第一のカレントミラー回路)
44 第二のカレントミラー回路(第二のカレントミラー回路)
45 第一の電流調整抵抗(第一の電流調整抵抗)
46 第二の電流調整抵抗(第二の電流調整抵抗)
47 定電流素子(定電流素子)
50 受光IC(受光IC)
60 受光IC(受光IC)
70 受光IC(受光IC)
80 2波長レーザー対応受光IC
81 DVD用受光アンプ回路
82 CD用受光アンプ回路
83 出力回路(出力回路)
Ia トランジスタQ3のコレクタ端子を流れる電流
Iss テール電流源を流れる電流
PD フォトダイオードである受光素子PD(受光素子)
Q1 トランジスタ(一方の入力側トランジスタ)
Q2 トランジスタ(他方の入力側トランジスタ)
Q4 トランジスタ(出力側能動負荷トランジスタ)
Q5 トランジスタ(第一のトランジスタ)
Q6 トランジスタ(カレントミラー入力側トランジスタ)
Q7 トランジスタ
Q8 トランジスタ(基準電圧側トランジスタ)
Q9 トランジスタ(第二のトランジスタ)
R 抵抗
Rs オフセット電圧調整用抵抗(オフセット電圧調整用抵抗)
Rf ゲイン抵抗(ゲイン抵抗)
Vcc 電圧源
V0 アンプ出力端子(アンプ出力端子)
Vref 外部基準電圧
Claims (8)
- 差動増幅器における一方の入力側トランジスタのベース端子に接続される受光素子と、上記差動増幅器における他方の入力側トランジスタのベース端子に接続されるオフセット電圧調整用抵抗と、上記差動増幅器における一方の入力側トランジスタのコレクタ端子と上記一方の入力側トランジスタのベース端子との間に接続されるゲイン抵抗とを備えた受光アンプ回路において、
上記差動増幅器における一方の入力側トランジスタのコレクタ端子が、上記差動増幅器における出力側の能動負荷である出力側能動負荷トランジスタのコレクタ端子側に接続され、かつ該出力側能動負荷トランジスタのベース端子には外部バイアス回路が接続されていると共に、
上記差動増幅器における他方の入力側トランジスタがコレクタ接地されており、
前記外部バイアス回路は、
前記差動増幅器における一方の入力側トランジスタのエミッタ端子と他方の入力側トランジスタのエミッタ端子とが共有するテール電流源を流れる第1の電流値と前記出力側能動負荷トランジスタのコレクタ端子から流れる第2の電流値とが一定の比を持つように調整するバイアス電流調整回路からなり、
前記バイアス電流調整回路は、
前記差動増幅器における前記出力側能動負荷トランジスタとはベース端子を共有して、第一のカレントミラー回路を形成するためのカレントミラー入力側トランジスタと、
外部基準電圧が印加される前記オフセット電圧調整用抵抗の接続端子に接続されるベース端子、及び上記カレントミラー入力側トランジスタのコレクタ端子に接続されるコレクタ端子を有する基準電圧側トランジスタと、
上記基準電圧側トランジスタのエミッタ端子に接続される第一のトランジスタと、
上記第一のトランジスタとはベース端子を共有して、第二のカレントミラー回路を形成し、かつ該第二のカレントミラー回路の入力側となる第二のトランジスタと、
上記第二のカレントミラー回路の定常電流を調整するために上記第一のトランジスタのエミッタ端子に接続されると共に接地される第一の電流調整抵抗と、
上記第二のトランジスタのエミッタ端子に接続されると共に接地される第二の電流調整抵抗と、
上記第二のトランジスタのコレクタ端子に接続される定電流素子と、を有することを特徴とする受光アンプ回路。 - 前記差動増幅器における一方の入力側トランジスタのコレクタ端子には、前記受光アンプ回路の出力信号を出力するアンプ出力端子が接続されていると共に、
上記コレクタ端子と上記アンプ出力端子との間には、PNPエミッタフォロワ回路が接続されていることを特徴とする請求項1に記載の受光アンプ回路。 - 前記差動増幅器における他方の入力側トランジスタのコレクタ端子には、定電圧回路が接続されていることを特徴とする請求項1又は2に記載の受光アンプ回路。
- 請求項1〜3のいずれか1項に記載の記載の受光アンプ回路のうち少なくとも2種以上の受光アンプ回路を複数備えた受光ICであって、
前記外部バイアス回路は、上記複数の受光アンプ回路で共有されていることを特徴とする受光IC。 - 請求項1〜3のいずれか1項に記載の受光アンプ回路のうち少なくとも2種以上の受光アンプ回路を複数備えた受光IC、又は請求項4に記載の受光ICであって、
前記差動増幅器の前記オフセット電圧調整用抵抗は、複数の上記受光アンプ回路で共有されていることを特徴とする受光IC。 - 請求項1〜3のいずれか1項に記載の受光アンプ回路のうち少なくとも2種以上の受光アンプ回路を複数備えた受光IC、又は請求項4又は5に記載の受光ICであって、
前記差動増幅器における前記他方の入力側トランジスタと、
前記オフセット電圧調整用抵抗と、
前記差動増幅器における一方の入力側トランジスタのエミッタ端子と他方の入力側トランジスタのエミッタ端子とが共有するテール電流源とが複数の受光アンプ回路で共有されていることを特徴とする受光IC。 - 請求項1〜3のいずれか1項に記載の受光アンプ回路のうち少なくとも2種以上の受光アンプ回路を複数備えた受光IC、又は請求項4、5又は6に記載の受光ICであって、
前記差動増幅器における前記一方の入力側トランジスタのコレクタ端子と、
前記ゲイン抵抗を介して上記一方の入力側トランジスタのベース端子に接続される出力回路と、
前記出力側能動負荷トランジスタとが複数の受光アンプ回路で共有されていることを特徴とする受光IC。 - 請求項1〜3のいずれか1項に記載の受光アンプ回路、又は請求項4〜7のいずれか1項に記載の受光ICを用いた電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006131947A JP4499061B2 (ja) | 2006-05-10 | 2006-05-10 | 受光アンプ回路、受光ic及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006131947A JP4499061B2 (ja) | 2006-05-10 | 2006-05-10 | 受光アンプ回路、受光ic及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007305214A JP2007305214A (ja) | 2007-11-22 |
JP4499061B2 true JP4499061B2 (ja) | 2010-07-07 |
Family
ID=38839007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006131947A Expired - Fee Related JP4499061B2 (ja) | 2006-05-10 | 2006-05-10 | 受光アンプ回路、受光ic及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4499061B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04129307A (ja) * | 1990-09-20 | 1992-04-30 | Sony Corp | 増幅回路 |
JP2002344257A (ja) * | 2001-05-21 | 2002-11-29 | Sharp Corp | 差動アンプ、および、それを用いた受光アンプ回路 |
JP2004022051A (ja) * | 2002-06-14 | 2004-01-22 | Sharp Corp | 受光アンプ素子 |
JP2005217722A (ja) * | 2004-01-29 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 光ディスク装置用の増幅回路 |
-
2006
- 2006-05-10 JP JP2006131947A patent/JP4499061B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04129307A (ja) * | 1990-09-20 | 1992-04-30 | Sony Corp | 増幅回路 |
JP2002344257A (ja) * | 2001-05-21 | 2002-11-29 | Sharp Corp | 差動アンプ、および、それを用いた受光アンプ回路 |
JP2004022051A (ja) * | 2002-06-14 | 2004-01-22 | Sharp Corp | 受光アンプ素子 |
JP2005217722A (ja) * | 2004-01-29 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 光ディスク装置用の増幅回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2007305214A (ja) | 2007-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7868702B2 (en) | Photoreceiver/amplifier circuit, optical pickup device, and optical disk device | |
JP4884018B2 (ja) | 増幅装置、および光ディスクドライブ装置 | |
US6885249B2 (en) | Optical signal receiving circuit and optical signal receiving semiconductor device | |
JP2002232244A (ja) | 自動ゲイン制御回路及びゲイン制御方法 | |
TW201903553A (zh) | 放大器及使用放大器的半導體裝置 | |
US7057423B2 (en) | Current-voltage transforming circuit employing limiter circuit | |
JP2007122841A (ja) | 受光アンプ回路及び光ピックアップ装置 | |
JP2003023327A (ja) | 光増幅器及びこれを用いた光ピックアップ装置 | |
US7382191B2 (en) | Multiplier-transimpedance amplifier combination with input common mode feedback | |
US7714269B2 (en) | Light receiving circuit | |
JP4499061B2 (ja) | 受光アンプ回路、受光ic及び電子機器 | |
JP4244913B2 (ja) | 受光増幅回路 | |
JP3585772B2 (ja) | 電流電圧変換装置及びこの装置を有する受光増幅装置 | |
JP4869810B2 (ja) | 減算回路 | |
JP4221716B2 (ja) | 光論理素子 | |
JP2004288243A (ja) | 受光アンプ回路およびそれを備えた光ピックアップ装置 | |
JP2005026420A (ja) | フォトダイオード回路 | |
JP2005244864A (ja) | 差動アンプ回路およびそれを備えた光ピックアップ装置 | |
JP2006025377A (ja) | 受光アンプ回路および光ピックアップ | |
JP5255533B2 (ja) | 受光回路 | |
JP2005210147A (ja) | 受光アンプ回路及びそれを備える光ピックアップ素子 | |
JP2010263428A (ja) | 信号レベル検出回路 | |
JP2005252810A (ja) | 電流電圧変換回路 | |
JPS61200709A (ja) | 光通信用前置増幅器 | |
JP2004096288A (ja) | 電流電圧変換回路、並びにそれを用いた信号処理回路及び光学式情報再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100414 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |