JP4499061B2 - 受光アンプ回路、受光ｉｃ及び電子機器 - Google Patents

Description

本発明は、ピックアップ装置に搭載される差動増幅器を備えた受光素子を備えた受光アンプ回路、受光ＩＣ及び電子機器に関するものである。

光ディスクは、音声、映像及び文書データなどを記録するメディアとして広く使用されており、光ディスクの再生または記録を行う装置が各種開発されている。光ピックアップ装置は、該装置における先端部分で光ディスクから信号の入出力を行う主要構成要素である。

ここで光ピックアップ装置において受光素子に用いられる差動増幅器を用いた受光アンプ回路の従来例が特許文献１に開示されている。この従来の受光アンプ回路を図９に示す。上記特許文献１に開示された光ピックアップ用受光アンプ回路１００は、図９に示すように、差動増幅器１１０の反転入力端子１１１に、フォトダイオードからなる受光素子ＰＤを接続し、反転入力端子１１１とアンプ出力端子Ｖ０の間に電流／電圧変換用抵抗であるゲイン抵抗Ｒｆを接続し、受光素子ＰＤが出力する光電流を、ゲイン抵抗Ｒｆを用いて電流／電圧変換している。

差動増幅器１１０の非反転入力端子１１２には、オフセット電圧（光入力がないときの、出力電圧の外部基準電圧からの誤差。）を補正するためのオフセット電圧調整用抵抗Ｒｓが接続されている。差動増幅器１１０の非反転入力端子１１２には、オフセット電圧調整用抵抗Ｒｓを介して外部基準電圧Ｖｒｅｆに接続されている。差動増幅器１１０の能動負荷にはカレントミラー回路１２０が使用される。

ここで、能動負荷とは、トランジスタのコレクタ負荷が能動素子により与えられている場合のことをいう。一方、カレントミラー回路とは、一のトランジスタのコレクタ電流と同一の電流を、他の二以上のトランジスタにおけるコレクタ電流として流すための回路である。ちなみにコレクタ電流が鏡に写るようにコピーされるためこのように呼ばれる。

上記光ピックアップ用受光アンプ回路１００の差動増幅器１１０は２つのトランジスタ（以下、「差動トランジスタペアＱ１・Ｑ２」という。）Ｑ１・Ｑ２から構成されている。

上記光ピックアップ用受光アンプ回路１００のオフセット電圧は、差動トランジスタペアＱ１・Ｑ２のベース・エミッタ間電圧であるＶ_ＢＥの誤差、ゲイン抵抗Ｒｆ及びオフセット電圧調整用抵抗Ｒｓでの電圧降下誤差から生じる。

ここで、以下の計算のため、アーリー効果を無視して、飽和電流が等しいとする。アーリー効果とは、コレクタ・エミッタ間の電圧の増加に対し、飽和状態におけるコレクタ電流が若干増加してしまう現象である。また、差動トランジスタペアＱ１・Ｑ２のコレクタ端子に流れる電流をそれぞれＩｃ１、Ｉｃ２とする。

そうすると、差動トランジスタペアＱ１・Ｑ２のベース・エミッタ間電圧Ｖ_ＢＥの誤差は、Ｖｔ・ｌｎ（Ｉｃ１／Ｉｃ２）となる。

つぎに、差動トランジスタペアＱ１・Ｑ２のベース端子に流れる電流をそれぞれＩｂ１、Ｉｂ２とする。そうすると、上記ゲイン抵抗Ｒｆと上記オフセット電圧調整用抵抗Ｒｓとでの電圧降下誤差は通常はＲｆ＝Ｒｓとするため、Ｒｆ（Ｉｂ１−Ｉｂ２）となる。その結果、オフセット電圧Ｖｏｆｆは以下の式で表される。
Ｖｏｆｆ＝Ｖｔ・ｌｎ（Ｉｃ１／Ｉｃ２）＋Ｒｆ（Ｉｂ１−Ｉｂ２）・・・・・・（１）
ここで、ＶｔはｋＴ／ｑであらわされる熱起電力であり、ｋはボルツマン定数、Ｔは絶対温度、ｑは電荷量である。

また、電流Ｉｃ１、及び電流Ｉｃ２は能動負荷のコレクタ端子の電流をＩｃａ、ベース端子の電流をＩｂａとすると、
Ｉｃ１＝Ｉｃａ＋２Ｉｂａ ・・・・・・（２）
Ｉｃ２＝Ｉｃａ ・・・・・・（３）
となるので、（１）は
Ｖｏｆｆ＝Ｖｔ・ｌｎ（１＋２／ｈｆｅ）＋２Ｒｆ・Ｉｂａ／ｈｆｅ・・・・・・（４）
となる。ここでｈｆｅは能動負荷の電流増幅率である。（４）から能動負荷のベース端子の電流Ｉｂａがオフセット電圧の悪化を招くことがわかる。
特開平１１−２９６８９２号公報（平成１１年１０月２９日公開）

しかしながら、上記従来の光ピックアップ用受光アンプ回路１００では、複数の受光素子ＰＤを用いた回路を構成する場合に、上記光ピックアップ用受光アンプ回路１００を構成する素子数の総和よりも、回路全体における受光アンプ部を構成する素子数を少なくできないという問題点がある。

また、上記光ピックアップ用受光アンプ回路１００では、オフセット電圧が、トランジスタの能動負荷の電流増幅率ｈｆｅに大きく依存する。このため、オフセット電圧を基準値内に調整しようとすると、歩留りの悪化を招いてしまうという問題点もある。結果的に、従来の回路では素子数が多く、歩留りが悪いためコストが高くなってしまうという問題点を生じる。

本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、従来の受光アンプ回路よりも受光アンプ部の素子数を少なくし、かつオフセット電圧におけるトランジスタの能動負荷の電流増幅率依存性をなくして歩留りを向上させると共に、低コストを達成できる受光アンプ回路、受光ＩＣ及び電子機器を提供することである。

本発明の受光アンプ回路は、上記課題を解決するために、差動増幅器における一方の入力側トランジスタのベース端子に接続される受光素子と、上記差動増幅器における他方の入力側トランジスタのベース端子に接続されるオフセット電圧調整用抵抗と、上記差動増幅器における一方の入力側トランジスタのコレクタ端子と上記一方の入力側トランジスタのベース端子との間に接続されるゲイン抵抗とを備えた受光アンプ回路において、上記差動増幅器における一方の入力側トランジスタのコレクタ端子が、上記差動増幅器における出力側の能動負荷である出力側能動負荷トランジスタのコレクタ端子側に接続され、かつ該出力側能動負荷トランジスタのベース端子には外部バイアス回路が接続されていると共に、上記差動増幅器における他方の入力側トランジスタがコレクタ接地されていることを特徴としている。ここで、受光素子とは、受光素子ならば、何でも良く、フォトダイオード、フォトトランジスタ、ＣＤＳ、ＣＣＤセンサ、ＣＭＯＳセンサなどを用いることができる。

上記構成によれば、上記差動増幅器における他方の入力側トランジスタがコレクタ接地されていると共に、上記出力側能動負荷トランジスタのベース端子には外部バイアス回路が接続されている。ここで、コレクタ接地とは、たとえば、背景技術の説明図である図９に示すように、従来の光ピックアップ用受光アンプ回路１００におけるカレントミラー回路１２０の２つの差動トランジスタペアＱ１・Ｑ２のうち、トランジスタＱ２のコレクタ端子に接続される能動負荷トランジスタが取り除かれていることを意味する。

したがって、受光アンプ回路の能動負荷トランジスタを１つ減らすことができる。また、該能動負荷トランジスタが１つ減ったことにより、能動負荷のベース電流によるオフセット電圧の発生を防止することができる。

また、外部バイアス回路で能動負荷におけるバイアス電流を調整することができる。このため、上記受光アンプ回路を複数もちいた回路を構成する場合に、例えば１つの外部バイアス回路で複数の受光アンプ回路の能動負荷におけるバイアス電流を調整することができる。

また、本発明の受光アンプ回路では、前記差動増幅器における一方の入力側トランジスタのコレクタ端子には、前記受光アンプ回路の出力信号を出力するアンプ出力端子が接続されていると共に、上記コレクタ端子と上記アンプ出力端子との間には、ＰＮＰエミッタフォロワ回路が接続されていることが好ましい。

上記構成によれば、本発明の受光アンプ回路において、前記差動増幅器における一方の入力側トランジスタのコレクタ端子には、前記受光アンプ回路の出力信号を出力するアンプ出力端子が接続されていると共に、上記コレクタ端子と上記アンプ出力端子との間には、ＰＮＰエミッタフォロワ回路が接続されている。

したがって、本発明の受光アンプ回路において、出力にＮＰＮエミッタフォロワ回路を使用した場合よりも差動増幅器が有効に動作する振幅範囲であるダイナミックレンジを広くすることができる。

また、本発明の受光アンプ回路では、前記差動増幅器における他方の入力側トランジスタのコレクタ端子を定電圧回路に接続した構成とすることが可能である。

すなわち、本発明の受光アンプ回路は、上記差動増幅器における他方の入力側トランジスタのコレクタ端子が定電圧回路に接続されている。

したがって、光入力がないときの、上記差動増幅器における他方の入力側トランジスタのコレクタ端子を、上記差動増幅器における一方の入力側トランジスタのコレクタ端子と、同じ電位に接地することができる。

また、本発明の受光アンプ回路では、前記外部バイアス回路は、前記差動増幅器における一方の入力側トランジスタのエミッタ端子と他方の入力側トランジスタのエミッタ端子とが共有するテール電流源を流れる第１の電流値と前記出力側能動負荷トランジスタのコレクタ端子から流れる第２の電流値とが一定の比を持つように調整するバイアス電流調整回路からなるとすることが好ましい。

上記構成によれば、上記差動増幅器における一方の入力側トランジスタのエミッタ端子と他方の入力側トランジスタのエミッタ端子とが共有するテール電流源の第１の電流値と前記出力側能動負荷トランジスタのコレクタ端子から流れる電流の第２の電流値とが一定の比を持つように調整するバイアス電流調整回路を前記外部バイアス回路としている。

ところで、本発明の受光アンプ回路は、図９に示した従来の光ピックアップ用受光アンプ回路１００の差動増幅器１１０の能動負荷であるカレントミラー回路１２０を構成する２つのトランジスタのうち、１つのトランジスタをとりのぞいた構成となっている。このため、本発明の受光アンプ回路では能動負荷であるカレントミラー回路１２０の定電流動作に関する機能が喪失していることになる。

しかし、上記構成のように、バイアス電流調整回路を導入することにより、能動負荷であるカレントミラー回路１２０の定電流動作に関する機能の喪失を完全に補填することができる。

また、本発明の受光アンプ回路では、前記バイアス電流調整回路を、前記差動増幅器における前記出力側能動負荷トランジスタとはベース端子を共有して、第一のカレントミラー回路を形成するためのカレントミラー入力側トランジスタと、外部基準電圧が印加される前記オフセット電圧調整用抵抗の接続端子に接続されるベース端子、及び上記カレントミラー入力側トランジスタのコレクタ端子に接続されるコレクタ端子を有する基準電圧側トランジスタと、上記基準電圧側トランジスタのエミッタ端子に接続される第一のトランジスタと、上記第一のトランジスタとはベース端子を共有して、第二のカレントミラー回路を形成し、かつ該第二のカレントミラー回路の入力側となる第二のトランジスタと、上記第二のカレントミラー回路の定常電流を調整するために上記第一のトランジスタのエミッタ端子に接続されると共に接地される第一の電流調整抵抗と、上記第二のトランジスタのエミッタ端子に接続されると共に接地される第二の電流調整抵抗と、上記第二のトランジスタのコレクタ端子に接続される定電流素子とを有することが好ましい。

したがって、本発明の受光アンプ回路において、上記バイアス電流調整回路を接続することにより、上記差動増幅器の能動負荷の電流を調整する上記第一のカレントミラー回路と、上記差動増幅器のテール電流源の電流を調整する上記第二のカレントミラー回路とを構成することができる。

また、本発明の受光ＩＣは、上記課題を解決するために、前記外部バイアス回路が、上記複数の受光アンプ回路で共有されていることを特徴としている。

したがって、１つのバイアス電流調整回路で本発明の複数の受光アンプ回路のバイアス電流を調整することができる。

また、本発明の受光ＩＣは、前記差動増幅器の前記オフセット電圧調整用抵抗が、複数の上記受光アンプ回路で共有されていることを特徴としている。

したがって、本発明の受光ＩＣにおいて、上記オフセット電圧調整用抵抗の素子数を少なくすることができる。

また、本発明の受光ＩＣは、前記差動増幅器における前記他方の入力側トランジスタ、前記オフセット電圧調整用抵抗、及び前記差動増幅器における一方の入力側トランジスタのエミッタ端子と他方の入力側トランジスタのエミッタ端子とが共有するテール電流源を複数の受光アンプ回路で共有されていることが好ましい。

したがって、本発明の受光ＩＣでは、上記差動増幅器における上記他方の入力側トランジスタ、上記オフセット電圧調整用抵抗、及び上記テール電流源の素子数を少なくすることができる。

また、本発明の受光ＩＣは、前記差動増幅器における前記一方の入力側トランジスタのコレクタ端子、前記ゲイン抵抗を介して上記一方の入力側トランジスタのベース端子に接続される出力回路、及び前記出力側能動負荷トランジスタを共有することを特徴としている。

したがって、本発明の受光ＩＣでは、上記差動増幅器における上記一方の入力側トランジスタのコレクタ端子、上記ゲイン抵抗を介して上記一方の入力側トランジスタのベース端子に接続される出力回路、及び上記出力側能動負荷トランジスタの素子数を少なくすることができる。

また、本発明は受光アンプ回路、受光ＩＣに限らず、一般の電子機器にも好適に用いることができる。

本発明の受光アンプ回路、受光ＩＣ及び電子機器は、以上のように、差動増幅器における一方の入力側トランジスタのコレクタ端子が上記差動増幅器における出力側の能動負荷である出力側能動負荷トランジスタのコレクタ端子側に接続され、かつ該出力側能動負荷トランジスタのベース端子には外部バイアス回路が接続されていると共に、上記差動増幅器における他方の入力側トランジスタがコレクタ接地されているものである。

それゆえ、従来の受光アンプ回路よりも受光アンプ部の素子数を少なくし、かつオフセット電圧におけるトランジスタの能動負荷の電流増幅率依存性をなくして歩留りを向上させると共に、低コストを達成できる受光アンプ回路、受光ＩＣ及び電子機器を提供することができるという効果を奏する。

本発明の一実施形態について、図１〜８に基づいて説明すれば、以下の通りである。

［参考例１］
図１は、参考例の受光アンプ回路１０を示している。図１は、上記受光アンプ回路１０の構成を示している。上記受光アンプ回路１０は、２つのトランジスタ（以下「差動トランジスタペアＱ１・Ｑ２」という。）Ｑ１・Ｑ２にて構成される差動増幅器１と、この差動増幅器１のトランジスタＱ１のベース端子に接続されるフォトダイオードからなる受光素子ＰＤと、差動増幅器１のトランジスタＱ２のベース端子に接続されるオフセット電圧調整用抵抗Ｒｓと、差動増幅器１におけるトランジスタＱ１のコレクタ端子とベース端子との間に接続される電流／電圧変換用抵抗であるゲイン抵抗Ｒｆと、を備えている。

本参考例の受光アンプ回路１０では、差動増幅器１におけるトランジスタＱ２のコレクタ端子が接地されている。さらに、トランジスタＱ１のコレクタ端子には、能動負荷として機能するトランジスタＱ３が接続されており、このトランジスタＱ３のベース端子には外部バイアス回路１１が接続されている。

つぎに、図１に基づき、上記構成の受光アンプ回路１０の動作について説明する。

まず、受光素子ＰＤが光信号を検知すると、光電効果により、光起電力が発生する。この光起電力により、トランジスタＱ１のベース端子に光電流信号が流れ込む。つぎに、差動増幅器１の機能により、外部基準電圧Ｖｒｅｆと上記光起電力との差に応じて、上記光電流信号が増幅される。そして、この増幅された光電流信号がトランジスタＱ１のコレクタ端子から出力される。さらに、この増幅された光電流信号は電流／電圧変換用抵抗であるゲイン抵抗Ｒｆにより、電流／電圧変換されて、アンプ出力端子Ｖ０から出力される。

ここで、図９の従来の光ピックアップ用受光アンプ回路１００では、能動負荷の部分がカレントミラー回路１２０となっているが、上記受光アンプ回路１０においては、カレントミラー回路が構成されていない。このため、本来、カレントミラー回路１２０が担っていた定電流動作が機能しなくなっている。そこで、この機能を填補するため、本受光アンプ回路１０では外部バイアス回路１１を設けている。

上記構成を採用することにより、従来の光ピックアップ用受光アンプ回路１００よりも能動負荷であるトランジスタを１つ削減できる。加えて、この結果として、能動負荷に生じるエミッタ負帰還抵抗も削減できる。

次に、アーリー効果を無視すると、この回路のオフセット電圧は以下の式で表される。Ｖｏｆｆ＝Ｖｔ・ｌｎ〔Ｉｃ１／（Ｉｓｓ−Ｉｃ２−Ｉｃ１）〕＋Ｒｆ（Ｉｓｓ−Ｉｃ２−Ｉｃ１）／ｈｆｅ ・・・・・・（５）
ここで、差動トランジスタペアＱ１・Ｑ２のコレクタ端子に流れる電流をそれぞれＩｃ１、Ｉｃ２としている。また、Ｉｓｓは差動増幅器１のテール電流であり、ｈｆｅは差動トランジスタペアＱ１・Ｑ２の電流増幅率である。また、電流Ｉｃ１は能動負荷が流そうとする電流に等しく、外部バイアス回路１１で与えられる。

このような状況下において、
Ｉｓｓ＝２・Ｉｃ１ ・・・・・・（６）となるようにテール電流源の電流Ｉｓｓ及び電流Ｉｃ１を設定するとオフセット電圧が０となる。オフセット電圧が能動負荷のベース電流に依存しないため、歩留りのよい受光アンプ回路１０の提供が可能となる。

また、外部バイアス回路１１で能動負荷であるトランジスタＱ３におけるバイアス電流を調整できることになる。この結果、このような受光アンプ回路１０を複数もちいた回路を構成する場合に、例えば後述する実施の形態５に示すように、１つの外部バイアス回路１１で複数の受光アンプ回路１０の能動負荷におけるバイアス電流を調整することができる。

したがって、複数の受光アンプ回路１０をもちいた回路を構成する場合に、図９の従来の光ピックアップ用受光アンプ回路１００よりも受光アンプ部の素子数を少なくでき、さらにオフセット電圧のトランジスタの電流増幅率ｈｆｅ依存性をなくして歩留りを向上させることができ、結果的に低コストを達成できる。

［実施の形態２］
本発明の一実施の形態について図２に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記参考例１と同じである。また、説明の便宜上、前記の参考例１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。

本実施の形態の受光アンプ回路２０を、図２に基づいて説明する。図２は上記受光アンプ回路１０の構成を示している。

本実施の形態の受光アンプ回路２０では、差動増幅器１のトランジスタＱ１のコレクタ端子とアンプ出力端子Ｖ０との間は、ＰＮＰエミッタフォロワ回路２１で構成されている。

このように、出力にＰＮＰエミッタフォロワ回路２１を使用すると、ＮＰＮエミッタフォロア回路を使用した場合に比べて、差動増幅器１が有効に動作する振幅範囲であるダイナミックレンジが広くなるという利点を得ることができる。また、能動負荷であるトランジスタＱ３の外部バイアス回路１１につながるバイアス線を、ＰＮＰエミッタフォロア回路２１の電流源のバイアスとして利用することで、回路素子の増加も防げる。

［実施の形態３］
本発明の他の実施の形態について図３に基づいて説明すれば、以下の通りである。

図３はこの発明における第３の実施の形態における受光アンプ回路３０を示している。

本実施の形態の受光アンプ回路３０では、差動増幅器１におけるトランジスタＱ２のコレクタ端子には、定電圧回路３１が接続されている。

このため、定電圧回路３１により、差動増幅器１におけるトランジスタＱ２とトランジスタＱ１のコレクタ端子とを光入力がないときと同じ電位に接地することで、差動トランジスタペアＱ１・Ｑ２のアーリー効果によるオフセット電圧誤差を抑制することができる。

［実施の形態４］
本発明のさらに他の実施の形態について図４に基づいて説明すれば、以下の通りである。

図４はこの発明における第４の実施の形態における受光アンプ回路４０を示している。

本実施の形態の受光アンプ回路４０では、外部バイアス回路１１の実施例としてバイアス電流調整回路４１が例示されている。このバイアス電流調整回路４１では、差動増幅器１におけるトランジスタＱ３とベース端子を共有して、第一のカレントミラー回路４３を形成するためのトランジスタＱ６が接続されている。

また、外部基準電圧Ｖｒｅｆには、オフセット電圧調整用抵抗Ｒｓを介して、基準電圧側のトランジスタＱ８が接続されている。

この基準電圧側のトランジスタＱ８のエミッタ端子には、第一のトランジスタＱ５が接続されている。この第一のトランジスタＱ５のベース端子は第二のトランジスタＱ９により共有されている。このため、上記トランジスタＱ５と上記トランジスタＱ９との組み合わせにより、第二のカレントミラー回路４４が形成される。上記第二のカレントミラー回路４４の定常電流を調整するために第一のトランジスタＱ５のエミッタ端子には第一の電流調整抵抗４５が接続される。同様に、第二のトランジスタＱ９のエミッタ端子には、第二の電流調整抵抗４６が接続される。また、上記第二のトランジスタＱ９のコレクタ端子には、定電流源である定電流素子４７が接続されている。

こうして、本実施の形態の受光アンプ回路４０では、トランジスタＱ６とトランジスタＱ３とが接続され、ベース端子を共有することにより、第一のカレントミラー回路４３が構成される。

さらに、本実施の形態の受光アンプ回路４０では、第二のカレントミラー回路４４を構成するトランジスタＱ５のベース端子は、テール電流源４２を構成するトランジスタＱ４のベース端子に接続されている。上記第二のカレントミラー回路４４は、トランジスタＱ４をその構成に含んで、あらたな３段カレントミラー回路を構成している。

上記構成のバイアス電流調整回路４１を導入することにより、差動増幅器１のテール電流源４２における電流Ｉｓｓの電流値とトランジスタＱ３の電流Ｉａの電流値とが精度良く、一定の比を持つように調整することができる。なお、この実施例ではＩｓｓ：Ｉａ＝２：１の場合を例示している。

また、本実施の形態の受光アンプ回路４０では、差動増幅器１におけるテール電流源４２の電流Ｉｓｓの１／２の電流である１／２Ｉｓｓを流す定電流素子４７を用意している。また、トランジスタＱ５と差動増幅器１におけるテール電流源４２のトランジスタＱ４との間はコレクタ電位が同じ電位になるように接地されている。このため、コレクタ電流のアーリー効果誤差の発生を防止できる。

さらに、トランジスタＱ３に流れる電流を、カレントミラー回路の調整機能により、トランジスタＱ６のコレクタ端子に流れる１／２Ｉｓｓの電流と同じになるよう調整している。

ここで、本実施の形態の受光アンプ回路４０では、トランジスタＱ６のコレクタ・ベース端子間は従来のカレントミラー回路１２０と異なり、トランジスタＱ７が接続されている。これは、ベース電流を補償するために設けたものである。このベース電流を補償するためのトランジスタＱ７により、上記カレントミラー回路４３の調整機能における電流誤差を２／ｈｆｅ^２と、少なくできる。

［実施の形態５］
本発明の受光ＩＣの一実施形態について図５に基づいて説明すれば、以下の通りである。

図５はこの発明における第５の実施の形態における受光ＩＣ５０を示している。

本実施の形態の受光ＩＣ５０は、参考例１及び実施の形態２〜４に記載の受光アンプ回路１０〜４０のうち少なくとも２種以上の受光アンプ回路を複数備えて構成される。

本実施の形態の受光ＩＣ５０では、差動トランジスタペアＱ１・Ｑ２のテール電流源４２の電流値とトランジスタＱ３の電流値とが精度良く、一定の比を持つように調整する回路であるバイアス電流調整回路４１を複数の受光アンプ回路１０で共有している（図５には２つの受光アンプ回路１０を持つ受光ＩＣ５０の例が記載されている。）。バイアス電流調整回路４１を複数の受光アンプ回路１０で共有することで、素子数の削減の大きな効果が見込める。

［実施の形態６］
本発明のさらに他の実施の形態について図６に基づいて説明すれば、以下の通りである。

図６はこの発明における第６の実施の形態における受光ＩＣ６０を示している。

本実施の形態の受光ＩＣ６０は、参考例１及び実施の形態２〜４に記載の受光アンプ回路１０のうち少なくとも２種以上を複数備えた受光ＩＣとして構成してもよいし、又は実施の形態５に記載の受光ＩＣ５０を用いて構成しても良い。本実施の形態の受光ＩＣ６０では、前記オフセット電圧調整用抵抗Ｒｓを複数の受光アンプ回路１０で共有している。Ｎ個の受光アンプ回路１０で、オフセット電圧調整用抵抗Ｒｓを共有した場合、（Ｎ−１）個のオフセット電圧調整用抵抗Ｒｓを省けることになるため、素子数の削減の大きな効果が見込める。特にオフセット電圧調整用抵抗Ｒｓの抵抗が大きな場合に有用である。

［実施の形態７］
本発明のさらに他の実施の形態について図７に基づいて説明すれば、以下の通りである。

図７はこの発明における第７の実施の形態における受光ＩＣ７０を示している。

本実施の形態の受光ＩＣ６０は、参考例１及び実施の形態２〜４に記載の受光アンプ回路１０のうち少なくとも２種以上を複数備えて構成してもよいし、又は実施の形態５〜６の受光ＩＣ５０〜６０のうちいずれか１つの受光ＩＣを用いて構成してもよい。

本実施の形態の受光ＩＣ７０では、差動増幅器１におけるトランジスタＱ２、オフセット電圧調整用抵抗Ｒｓ、及び差増増幅器１のテール電流源４２を複数の受光アンプ回路１０で共有している。Ｎ個の受光アンプ回路１０で、オフセット電圧調整用抵抗Ｒｓ、差動増幅器１におけるトランジスタＱ２、差増増幅器１のテール電流源４２を共有した場合、（Ｎ−１）個のオフセット電圧調整用抵抗Ｒｓ、トランジスタＱ２、及びテール電流源４２を省けることになるため、素子数削減の大きな効果が見込める。

［実施の形態８］
本発明のさらに他の実施の形態について図８に基づいて説明すれば、以下の通りである。

図８はこの発明における第８の実施の形態における２波長レーザー対応受光ＩＣ８０を示している。

本実施の形態の２波長レーザー対応受光ＩＣ８０は、ＤＶＤ用受光アンプ回路８１及びＣＤ用受光アンプ回路８２で、出力回路８３とトランジスタＱ３とを共有している。このため、２波長レーザーに対応できる、２波長レーザー対応受光ＩＣ８０を構成することができる。また、本２波長レーザー対応受光ＩＣ８０を構成するＤＶＤ用受光アンプ回路８１とＣＤ用受光アンプ回路８２とは、参考例１及び実施の形態２〜４に記載の受光アンプ回路１０〜４０のうち少なくとも２種以上の受光アンプ回路を複数備えた構成としても良い。ＤＶＤ用受光アンプ回路８１とＣＤ用受光アンプ回路８２で、出力回路８３、及びトランジスタＱ３を共有した２波長レーザー対応受光ＩＣ８０においても、本発明を用いることにより、素子数の削減、低価格化が可能となる。

本発明の受光アンプ回路は、差動増幅器における他方の入力側トランジスタがコレクタ接地されていると共に、出力側能動負荷トランジスタのベース端子には外部バイアス回路が接続されている。このため、能動負荷電流を上記外部バイアス回路で調整できるので、従来例よりも受光アンプ部の素子数を少なくでき、さらにオフセット電圧のトランジスタのｈｆｅ依存性をなくして歩留りを向上させることができ、結果的に低コストを達成できる。

従って、本発明は、電子機器産業において、幅広く利用することができる。具体的には、本発明は、受光アンプ回路、受光ＩＣ及び電子機器において用いることができる。

参考例の受光アンプ回路の形態を示す回路図である。 本発明における受光アンプ回路の実施の一形態を示す回路図である。 本発明における受光アンプ回路の他の実施の形態を示す回路図である。 本発明における受光アンプ回路のさらに他の実施の形態を示す回路図である。 本発明における受光ＩＣの実施の一形態を示す回路図である。 本発明における受光ＩＣの他の実施の形態を示す回路図である。 本発明における受光ＩＣのさらに他の実施の形態を示す回路図である。 本発明における２波長レーザー対応受光ＩＣの実施の形態を示す回路図である 従来の光ピックアップ用受光アンプ回路を示す回路図である。

符号の説明

１ 差動増幅器（差動増幅器）
１０ 受光アンプ回路（受光アンプ回路）
１１ 外部バイアス回路（外部バイアス回路）
２１ ＰＮＰエミッタフォロア回路（ＰＮＰエミッタフォロア回路）
３１ 定電圧回路（定電圧回路）
４２ テール電流源（テール電流源）
４３ 第一のカレントミラー回路（第一のカレントミラー回路）
４４ 第二のカレントミラー回路（第二のカレントミラー回路）
４５ 第一の電流調整抵抗（第一の電流調整抵抗）
４６ 第二の電流調整抵抗（第二の電流調整抵抗）
４７ 定電流素子（定電流素子）
５０ 受光ＩＣ（受光ＩＣ）
６０ 受光ＩＣ（受光ＩＣ）
７０ 受光ＩＣ（受光ＩＣ）
８０ ２波長レーザー対応受光ＩＣ
８１ ＤＶＤ用受光アンプ回路
８２ ＣＤ用受光アンプ回路
８３ 出力回路（出力回路）
Ｉａ トランジスタＱ３のコレクタ端子を流れる電流
Ｉｓｓ テール電流源を流れる電流
ＰＤ フォトダイオードである受光素子ＰＤ（受光素子）
Ｑ１ トランジスタ（一方の入力側トランジスタ）
Ｑ２ トランジスタ（他方の入力側トランジスタ）
Ｑ４ トランジスタ（出力側能動負荷トランジスタ）
Ｑ５ トランジスタ（第一のトランジスタ）
Ｑ６ トランジスタ（カレントミラー入力側トランジスタ）
Ｑ７ トランジスタ
Ｑ８ トランジスタ（基準電圧側トランジスタ）
Ｑ９ トランジスタ（第二のトランジスタ）
Ｒ 抵抗
Ｒｓ オフセット電圧調整用抵抗（オフセット電圧調整用抵抗）
Ｒｆ ゲイン抵抗（ゲイン抵抗）
Ｖｃｃ 電圧源
Ｖ０ アンプ出力端子（アンプ出力端子）
Ｖｒｅｆ 外部基準電圧

Claims (8)

1. 差動増幅器における一方の入力側トランジスタのベース端子に接続される受光素子と、上記差動増幅器における他方の入力側トランジスタのベース端子に接続されるオフセット電圧調整用抵抗と、上記差動増幅器における一方の入力側トランジスタのコレクタ端子と上記一方の入力側トランジスタのベース端子との間に接続されるゲイン抵抗とを備えた受光アンプ回路において、
   上記差動増幅器における一方の入力側トランジスタのコレクタ端子が、上記差動増幅器における出力側の能動負荷である出力側能動負荷トランジスタのコレクタ端子側に接続され、かつ該出力側能動負荷トランジスタのベース端子には外部バイアス回路が接続されていると共に、
   上記差動増幅器における他方の入力側トランジスタがコレクタ接地されており、
   前記外部バイアス回路は、
   前記差動増幅器における一方の入力側トランジスタのエミッタ端子と他方の入力側トランジスタのエミッタ端子とが共有するテール電流源を流れる第１の電流値と前記出力側能動負荷トランジスタのコレクタ端子から流れる第２の電流値とが一定の比を持つように調整するバイアス電流調整回路からなり、
   前記バイアス電流調整回路は、
   前記差動増幅器における前記出力側能動負荷トランジスタとはベース端子を共有して、第一のカレントミラー回路を形成するためのカレントミラー入力側トランジスタと、
   外部基準電圧が印加される前記オフセット電圧調整用抵抗の接続端子に接続されるベース端子、及び上記カレントミラー入力側トランジスタのコレクタ端子に接続されるコレクタ端子を有する基準電圧側トランジスタと、
   上記基準電圧側トランジスタのエミッタ端子に接続される第一のトランジスタと、
   上記第一のトランジスタとはベース端子を共有して、第二のカレントミラー回路を形成し、かつ該第二のカレントミラー回路の入力側となる第二のトランジスタと、
   上記第二のカレントミラー回路の定常電流を調整するために上記第一のトランジスタのエミッタ端子に接続されると共に接地される第一の電流調整抵抗と、
   上記第二のトランジスタのエミッタ端子に接続されると共に接地される第二の電流調整抵抗と、
   上記第二のトランジスタのコレクタ端子に接続される定電流素子と、を有することを特徴とする受光アンプ回路。
2. 前記差動増幅器における一方の入力側トランジスタのコレクタ端子には、前記受光アンプ回路の出力信号を出力するアンプ出力端子が接続されていると共に、
   上記コレクタ端子と上記アンプ出力端子との間には、ＰＮＰエミッタフォロワ回路が接続されていることを特徴とする請求項１に記載の受光アンプ回路。
3. 前記差動増幅器における他方の入力側トランジスタのコレクタ端子には、定電圧回路が接続されていることを特徴とする請求項１又は２に記載の受光アンプ回路。
4. 請求項１〜３のいずれか１項に記載の記載の受光アンプ回路のうち少なくとも２種以上の受光アンプ回路を複数備えた受光ＩＣであって、
   前記外部バイアス回路は、上記複数の受光アンプ回路で共有されていることを特徴とする受光ＩＣ。
5. 請求項１〜３のいずれか１項に記載の受光アンプ回路のうち少なくとも２種以上の受光アンプ回路を複数備えた受光ＩＣ、又は請求項４に記載の受光ＩＣであって、
   前記差動増幅器の前記オフセット電圧調整用抵抗は、複数の上記受光アンプ回路で共有されていることを特徴とする受光ＩＣ。
6. 請求項１〜３のいずれか１項に記載の受光アンプ回路のうち少なくとも２種以上の受光アンプ回路を複数備えた受光ＩＣ、又は請求項４又は５に記載の受光ＩＣであって、
   前記差動増幅器における前記他方の入力側トランジスタと、
   前記オフセット電圧調整用抵抗と、
   前記差動増幅器における一方の入力側トランジスタのエミッタ端子と他方の入力側トランジスタのエミッタ端子とが共有するテール電流源とが複数の受光アンプ回路で共有されていることを特徴とする受光ＩＣ。
7. 請求項１〜３のいずれか１項に記載の受光アンプ回路のうち少なくとも２種以上の受光アンプ回路を複数備えた受光ＩＣ、又は請求項４、５又は６に記載の受光ＩＣであって、
   前記差動増幅器における前記一方の入力側トランジスタのコレクタ端子と、
   前記ゲイン抵抗を介して上記一方の入力側トランジスタのベース端子に接続される出力回路と、
   前記出力側能動負荷トランジスタとが複数の受光アンプ回路で共有されていることを特徴とする受光ＩＣ。
8. 請求項１〜３のいずれか１項に記載の受光アンプ回路、又は請求項４〜７のいずれか１項に記載の受光ＩＣを用いた電子機器。

Images