JP2006025377A - 受光アンプ回路および光ピックアップ - Google Patents

Abstract

【課題】 光ピックアップのレーザパワーモニタ用素子に内蔵される受光アンプ回路の差動増幅回路に生じるオフセット電圧を、専用のトランジスタを設けることによって入力電圧範囲を制限することなく補正する。
【解決手段】 受光アンプ回路１の差動増幅回路２において、差動増幅回路２に生じるオフセット電圧を補正するための補正電流Ioffset を生成する補正電流生成回路３を設ける。差動増幅回路２においては、差動トランジスタ対をなすトランジスタＱ１，Ｑ２に流れる電流Icn1，Icn2に差があることでオフセット電圧を補償できる。電流Icn1，Icn2の差は、トランジスタＱ１，Ｑ２のそれぞれのコレクタ−エミッタ間電圧Vcen1，Vcen2の差ΔVceに基づいている。補正電流生成回路３は、差ΔVceに基づいた補正電流Ioffset を生成し、トランジスタＱ１のコレクタに流し込む。
【選択図】 図１

Description

本発明は、光ディスク再生／記録のために用いられる光ピックアップに搭載される回路内蔵の受光素子に関し、特にレーザパワーをモニタ／制御するための信号を出力するフロントモニタ用素子に用いると好適な受光アンプ回路および光ピックアップに関するものである。

光ディスクを再生／記録する光ディスク装置は、再生／記録のためのレーザ光を光ディスクに照射したり、光ディスクからの反射光を受光したりする光ピックアップを備えている。光ピックアップには、上記の反射光を受光したり、レーザ光源から出射されたレーザ光をモニタしたりして、電気信号に変換する受光素子と、変換された電気信号を増幅する受光アンプ回路とが設けられている。また、近年、小型で光ピックアップの設計を容易にできることから、受光素子と受光アンプ回路とを１チップに集積化したＩＣが光ピックアップに用いられる。

図８は、差動増幅回路を含む従来の受光アンプ回路を示している。この受光アンプ回路においては、フォトダイオードＰＤ２１で受光された光が光電流に変換され、フォトダイオードＰＤ２１から出力される光電流が差動増幅回路に帰還抵抗Ｒ２２が接続されてなる反転増幅器（電流−電圧変換回路）で電圧に変換され、光電流に比例した出力電圧Ｖｏが得られる。この受光アンプ回路における差動増幅回路は、トランジスタＱ２１〜Ｑ２５と、定電流源ＣＳ２１，ＣＳ２２とを有している。

ＮＰＮ型のトランジスタＱ２１，Ｑ２２は差動トランジスタ対をなしており、トランジスタＱ２１，Ｑ２２にそれぞれコレクタ電流を供給するＰＮＰ型のトランジスタＱ２３，Ｑ２４はカレントミラー回路を構成している。トランジスタＱ２１のベース（差動増幅回路の非反転入力端子）には、入力抵抗Ｒ２１を介して入力電圧Ｖｉｎが基準電圧として入力されている。フォトダイオードＰＤ２１の光電流は、トランジスタＱ２５のエミッタより抵抗Ｒ２２を介して供給される。また、定電流源ＣＳ２１は、トランジスタＱ２１，Ｑ２２のエミッタ電流の和が一定となるように定電流を流す。出力トランジスタとしてのＮＰＮ型のトランジスタＱ２５は、エミッタフォロワ回路を形成しており、トランジスタＱ２４のコレクタから出力電圧Voを出力する。定電流源ＣＳ２２は、トランジスタ２５に定電流を流す。

上記のように構成される差動増幅回路のオフセット電圧について説明する。なお、以下の説明では、各ＮＰＮトランジスタの特性は共通であり、各ＰＮＰトランジスタの特性も共通であって、各トランジスタ間でのバラツキは考慮しないものとする。

図８に示す差動増幅回路において、入力がない時の出力電圧Voは、
Vo＝Vin−(Ibn1×Rf)−Vben1＋Vben2＋(Ibn2×Rf)
＝Vin−(Rf×Icn1／hFEn)−VT×ln(Icn1/Is)＋VT×ln(Icn2/Is)＋(Rf×Icn2/hFEn)
＝Vin＋((Icn2−Icn1)×Rf／hFEn)＋VT×ln(Icn2／Icn1) …（１）
ここで、上式における各パラメータは次のように示される。
hFEn：ＮＰＮトランジスタの電流増幅率
VT：ｋＴ／ｑ（ｋはボルツマン定数、Ｔは絶対温度、ｑは電子荷）で表される熱起電力
Ibn1：トランジスタＱ２１のベース電流
Ibn2：トランジスタＱ２２のベース電流
Vben1 ：トランジスタＱ２１のベース−エミッタ間電圧
Vben2 ：トランジスタＱ２２のベース−エミッタ間電圧
Icn1：トランジスタＱ２１のコレクタ電流
Icn2：トランジスタＱ２２のコレクタ電流
Icp1：トランジスタＱ２３のコレクタ電流
Icp2：トランジスタＱ２４のコレクタ電流
Ibp1：トランジスタＱ２３のベース電流
Ibp2：トランジスタＱ２４のベース電流
Ibp3：トランジスタＱ２５のベース電流
Is:トランジスタの逆方向飽和電流（トランジスタの構造等によって決定される定数）
Rf：抵抗Ｒ２１，Ｒ２２の抵抗値
よって、出力電圧Voと基準電圧Vinの差電圧、即ちオフセット電圧Voffは、次式で表される。

Voff＝Vo−Vin＝((Icn2−Icn1)×Rf／hFEn)＋VT×ln(Icn2／Icn1) …（２）
この式より、Icn1とIcn2の差がオフセット電圧の原因となることが分かる。逆に、Icn1=Icn2であれば、Voff＝０となり、オフセット電圧は発生しない。

図９は、従来の他の受光アンプ回路を示している。

この受光アンプ回路においては、図８の回路にＮＰＮ型のトランジスタＱ２６、ＰＮＰ型のトランジスタＱ２７および定電流源ＣＳ２３，ＣＳ２４が付加されている。電源電圧Ｖｃｃとグランドラインとの間に、トランジスタＱ２６と定電流源ＣＳ２３とが直列に接続され、同様にトランジスタＱ２７と定電流源ＣＳ２４とが直列に接続されている。トランジスタＱ２６のベースはトランジスタＱ２３のコレクタに接続され、トランジスタＱ２７のベースはトランジスタＱ２４のコレクタに接続されている。

このように構成される図９の回路において、能動負荷のベース電流Ibp1+Ibp2を補正電流Ibp3=Ibp1+Ibp2で補正し、出力回路のベース電流Ibn3を補正電流Ibn4=Ibn3で補正することによりIcn1=Icn2とすることでVoff＝０を得ている。ここで、差動対を構成するトランジスタＱ２１，Ｑ２２のアーリー効果を考慮すると、能動負荷および出力回路のベース電流補正のみではIcn1=Icn2からVben1=Vben2を得ることはできない。即ち、トランジスタＱ２１，Ｑ２２のコレクタ−エミッタ間電圧をそれぞれVcen1,Vcen2とすると、Vben1，Vben2は、次式のように表される。

Vben1＝VT×ln(Icn1／(Is×(1+(Vcen1／VA)))
Vben2＝VT×ln(Icn2／(Is×(1+(Vcen2／VA)))
これにより、オフセット電圧Voffは次式のようにして求められる。

Voff＝Vo−Vin＝((Icn2−Icn1)×Rf／hFEn)＋
VT×ln((Icn2×(1+(Vcen1／VA)))／(Icn1×(1+(Vcen2／VA)))) …（３）
式（３）において、Icn1=Icn2とすれば、オフセット電圧Voffは次式のように表される。

Voff＝VT×ln((VA＋Vcen1)／(VA＋Vcen2)) …（４）
しかしながら、式（４）においては、Vcen1=Vcen2を満足しないと、オフセット電圧は０とならない。

ここで、アーリー効果とオフセット電圧との関係について説明する。まず、式（１）の１行目から次式が求められる。

Voff＝Vo-Vin＝((Icn2−Icn1)×Rf／hFEn)＋(Vben2−Vben1)） …（Ａ）
一方、Vbenについては、トランジスタのアーリー効果を無視した場合と、アーリー効果を考慮した場合でそれぞれ式（Ｂ），式（Ｃ）が得られる。これらは、Vben2についても同様に得られる。

Vben1=VT×ln(Icn1／Is) … （Ｂ）
Vben1=VT×ln(Icn1／(Is×(1+(Vcen1／VA))) …（Ｃ）
式（２）は式（Ａ）に式（Ｂ）を適用することにより得られ、式（３）は式（Ａ）に式（Ｃ）を適用することによれ得られる。

アーリー効果を無視した場合、図９の回路ではVoff＝０となる。これに対し、アーリー効果を考慮した場合、オフセット電圧が発生することを式（１）ないし式（３）までの記述で示している。

図９の受光アンプ回路では、Vcen1=Vcen2を満足できないため、従来、Vcen1=Vcen2を満足することができる図１０の受光アンプ回路が従来用いられてきた。

図１０の受光アンプ回路は、図９の受光アンプ回路にさらにＮＰＮ型のトランジスタＱ２８，Ｑ２９およびバイアス電源Ｅが付加されている。トランジスタＱ２８は、トランジスタＱ２１，Ｑ２３の間に接続され、トランジスタＱ２９は、トランジスタＱ２２，Ｑ２４の間に接続されている。バイアス電源Ｅは、電源ラインとトランジスタＱ２８，Ｑ２９のベースとの間に接続されており、バイアス電圧VBを発生する。

この受光アンプ回路では、トランジスタＱ２８，Ｑ２９を備えることにより、トランジスタＱ２１，Ｑ２２のコレクタ電圧VAを共にVA=Vcc-VB-Vbenに設定している。これにより、Voff＝0が達成される。

なお、図９の回路と構成は異なるが機能的に同等の回路を開示した先行技術文献としては、特許文献１（図１）および２が挙げられる。特許文献１に開示された差動増幅回路では、ベース電流の補正を行うトランジスタと出力トランジスタとが共通のトランジスタである。また、特許文献２の回路では、カレントミラー回路を構成するトランジスタと出力トランジスタとがともにＮＰＮ型のトランジスタであるため、ベース電流の上記の補正が１つのＮＰＮ型のトランジスタで行われる。

また、図１０の回路と構成は異なるが機能的に同等の回路を開示した先行技術文献としては、特許文献３ないし７が挙げられる。各特許文献３ないし７は、トランジスタＱ２１，Ｑ２２により構成される差動対と同等の差動対を有し、この差動対のコレクタ電圧を等しくすることを開示している。
特開２０００−１１４８８８号公報（２０００年４月２１日公開） 特開平８−１３０４２１号公報（１９９６年５月２１日公開） 特開平５−１４０７５号公報（１９９３年１月２１日公開） 特開平８−７０２２１号公報（１９９６年３月１２日公開） 特開平４−１２７７０３号公報（１９９２年４月２８日公開） 特開平４−１１９００５号公報（１９９２年４月２０日公開） 特開平４−１２９３０６号公報（１９９２年４月３０日公開）

光ピックアップにおけるフロントモニタ素子は、レーザビームを受けてその光量に応じたモニタ電圧を出力するレーザ光量モニタ用の素子である。レーザドライバは、フロントモニタ素子からフィードバックされたモニタ電圧に基づいて、レーザビームが所定のレーザパワー値になるようにレーザ光源の駆動電流を制御する。

昨今、光ディスクの記録速度の高速化に伴い、記録時のレーザパワーは増加している。ところが、フロントモニタ素子の出力電圧範囲は限られており、例えば、電源電圧＝５Ｖ、基準電圧＝２．５Ｖの場合、２．５Ｖ未満の出力電圧範囲しか確保できない。このため、レーザパワーの増大により入射光量が増えると、それに応じてフロントモニタ素子の感度を下げないと、入射光に応じた電圧を出力できない。一方で、再生時のレーザパワーは記録時のように増大させなくてもよいため、記録時のレーザパワーに合わせてフロントモニタ素子の感度を下げると、再生時の出力信号が小さくなってしまう。このため、特に再生時にはレーザパワーに応じた電圧を正確に出力するために、出力電圧の誤差、すなわちオフセット電圧およびオフセット電圧温度特性を小さくすることが必要になる。

そこで、図１０の受光アンプ回路においては、Ibp3=Ibp1+Ibp2,Ibn4=Ibn3によりIcn1=Icn2を満足し、トランジスタＱ２８，Ｑ２９の追加によってVcen1=Vcen2を満足し、Voff＝０を満足している。しかしながら、この受光アンプ回路は、入力電圧VinをVA＋Vben1以上にすると、Vcen1が０になるために動作しなくなる。即ち、この受光アンプ回路では、トランジスタＱ２８，Ｑ２９を設けることにより、動作可能な入力電圧範囲が制限されることになってしまい、大きな信号を処理できなくなる。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、上記のようなトランジスタＱ２８，Ｑ２９を設けることなく、Vcen1,Vcen2の差に起因するオフセット電圧を補償することができる差動増幅回路を有する受光アンプ回路を提供することにある。

本発明の受光アンプ回路は、差動トランジスタ対および該差動トランジスタ対の能動負荷を有し、受光素子の出力電流に応じた電圧を出力する差動増幅回路を含む受光アンプ回路において、前記の課題を解決するために、前記差動トランジスタ対に流れる電流の差に基づく補正電流を前記差動増幅回路に与える補正電流生成手段を備えていることを特徴としている。

上記の構成において、後述する式（５）に示すように、差動トランジスタ対に流れる電流に差が生じていることにより、オフセット電圧を０にすることができる。それゆえ、この電流差に基づく補正電流を補正電流生成手段で生成して差動増幅回路に与えると、差動増幅回路におけるオフセット電圧を補償することができる。

前記受光アンプ回路において、前記補正電流生成手段は、前記差動トランジスタ対のコレクタ電圧差を前記差動トランジスタ対を構成する２つのトランジスタのコレクタ出力抵抗で除した値の前記補正電流を生成することが好ましい。後述する式（６）に示すように、上記の電流差は、差動トランジスタ対の構成する２つのトランジスタのコレクタ電圧差を上記のコレクタ出力抵抗で除した値で表される。それゆえ、補正電流生成手段は、上記の値により所望の補正電流値を得ることができる。

前記受光アンプ回路において、前記補正電流生成手段は、前記差動トランジスタ対を構成する前記トランジスタと同一のコレクタ出力抵抗を有する第１および第２トランジスタを含む第１カレントミラー回路と、該第１カレントミラー回路の２つの出力に前記コレクタ電圧差と同一の電圧差を与える電圧差生成手段と、前記第１カレントミラー回路の出力電流の差を生成する電流差生成手段とを有していることが好ましい。このような構成では、補正電流生成手段が、第１カレントミラー回路、電圧差生成手段および電流差生成手段を有することにより、前記コレクタ電圧差が反映された補正電流を、後述する式（７）に示すように、第１カレントミラー回路の第１および第２トランジスタのコレクタ電流差として取り出すことができる。

前記受光アンプ回路において、前記電流差生成手段は、前記第１トランジスタに電流を流す第３トランジスタと、前記第２トランジスタに電流を流す第４トランジスタとを含む第２カレントミラー回路を有していることが好ましい。このような構成では、後述する式（９）に示すように、第２カレントミラー回路において、第３および第４トランジスタのコレクタ電流が等しいことを利用して、第１カレントミラー回路の第１および第２トランジスタのコレクタ電流を補正電流として取り出すことができる。

前記受光アンプ回路において、前記第２カレントミラー回路は前記能動負荷と同一に構成されていることが好ましい。このような構成により、後述する式（９）に示すように、差動トランジスタ対のコレクタ電圧差によるオフセット電圧と、能動負荷のベース電流誤差によるオフセット電圧とを同時に補正することができる。

前記受光アンプ回路において、前記電圧差生成手段は、前記第１カレントミラー回路と前記電流差生成回路との間に形成される２つの電流経路のそれぞれに配される第５および第６トランジスタと、該第５および第６トランジスタのコレクタ間の電圧差が前記コレクタ電圧差となるように前記第５および第６トランジスタのベースに電圧を印加する電圧印加手段とを有していることが好ましい。このような構成では、第５および第６トランジスタのベースに電圧印加手段による上記の電圧を印加すると、第５および第６トランジスタのコレクタ間に現れる電圧差が差動トランジスタ対のコレクタ電圧差となるので、所望の電圧差を第１カレントミラーの２つの出力に与えることができる。

前記の構成により、前記コレクタ電圧差に等しい電圧差を生成することが理想的であるが、実際には受光アンプ回路が形成されるＩＣチップの温度勾配や能動負荷と第２カレントミラー回路との素子配置の差異によって、両電圧差が等しくならないことがある。

そこで、下記のような各種の調整手段を用いて両電圧差のずれを補償して適正な補正電流を生成することができる。
（ａ）前記第１カレントミラー回路を有する受光アンプ回路において、前記第１カレントミラー回路の２つの出力電流を同時または単独に調整する出力電流調整手段。
（ｂ）前記電圧差生成手段を有する受光アンプ回路において、前記電圧差生成手段が発生する電圧差を調整する電圧差調整手段。
（ｃ）前記電流差生成手段を有する受光アンプ回路において、前記電流差生成手段の出力電流を調整する電流差調整手段。

本発明の光ピックアップは、前述のように構成される各受光アンプ回路を備えることにより、受光アンプ回路における差動増幅回路のオフセット電圧が補償される。それゆえ、特に、受光アンプ回路がレーザ光源から出射されるレーザビームの光量を検出するためのフロントモニタ素子として用いれば、受光アンプ回路は、正確にレーザパワーに応じた電圧を光量検出のために出力できる。

本発明の受光アンプ回路は、差動トランジスタ対に流れる電流の差に基づく補正電流を補正電流生成手段で生成して差動増幅回路に与えることにより、差動増幅回路におけるオフセット電圧を補償することができる。これにより、入力電圧範囲を制限するようなオフセット電圧補償用のトランジスタを設ける必要がなくなるので、大きな信号を処理することができるという効果を奏する。従って、この受光アンプ回路を光ピックアップのフロントモニタ素子として用いれば、光量検出の出力を広い入力電圧範囲で正確に得ることができるという効果を奏する。

〔実施の形態１〕
本発明の一実施形態について図１ないし図７に基づいて説明すれば以下の通りである。

図１は、本実施の形態に係る受光アンプ回路１の構成を示している。

受光アンプ回路１は、差動増幅器回路２と、入力抵抗Ｒ１と、帰還抵抗Ｒ２とを備えている。また、差動増幅回路２は、トランジスタＱ１〜Ｑ７、定電流源ＣＳ１〜ＣＳ４および補正電流生成回路３を有している。

ＮＰＮ型のトランジスタＱ１，Ｑ２は、差動増幅回路２における差動トランジスタ対をなしており、エミッタがともに定電流源ＣＳ１に接続されている。定電流源ＣＳ１は、トランジスタＱ１に流れる電流Icn1とトランジスタＱ２に流れる電流Icn2との和の電流IEEを一定値に保つ回路である。基準電圧入力端子Ｔ１には基準電圧Vinが入力電圧として印加されており、その基準電圧入力端子Ｔ１と差動増幅回路２の非反転入力端子となるトランジスタＱ１のベースとの間には入力抵抗Ｒ１が接続されている。一方、差動増幅回路２の反転入力端子となるトランジスタＱ２のベースには、受光素子としてのフォトダイオードＰＤ１のカソードが接続されている。フォトダイオードＰＤ１のアノードは、グランドラインに接続されている。また、トランジスタＱ２のベースは、帰還抵抗Ｒ２を介して受光アンプ回路１の出力端子Ｔ２に接続されている。

ＰＮＰ型のトランジスタＱ３，Ｑ４は、それぞれトランジスタＱ１，Ｑ２の能動負荷としてカレントミラー回路を構成している。トランジスタＱ３，Ｑ４のエミッタは、電源電圧Vcc が印加される電源ラインに接続されている。また、トランジスタＱ３，Ｑ４のベースは、互いに接続されるとともに、トランジスタＱ３のコレクタに接続されている。トランジスタＱ３のコレクタは、トランジスタＱ１のコレクタおよびトランジスタＱ５のベースに接続されるとともに、補正電流生成回路３に接続されている。

ＮＰＮ型のトランジスタＱ５のコレクタには、前記の電源ラインが接続されている。定電流源ＣＳ２は、トランジスタＱ５のエミッタとグランドラインとの間に接続されている。一方、トランジスタＱ４のコレクタには、トランジスタＱ６，Ｑ７のベースが接続されている。ＮＰＮ型のトランジスタＱ６のコレクタは、前記の電源ラインが接続されている。定電流源ＣＳ３は、トランジスタＱ６のエミッタとグランドラインとの間に接続されている。トランジスタＱ６は、エミッタフォロワ回路からなる出力回路を構成しており、エミッタから出力端子定２に出力電圧Voを出力する。定電流源ＣＳ４は、ＰＮＰ型のトランジスタＱ７と電源ラインとの間に接続され、トランジスタＱ７のコレクタはグランドラインに接続されている。

補正電流生成回路３は、トランジスタＱ３のコレクタおよびトランジスタＱ３，Ｑ４のベースへ流し込む補正電流Ioffsetを生成する回路である。補正電流Ioffsetは、後述するように、トランジスタＱ３，Ｑ４のコレクタ電流Icn1，Icn2の差に基づいて設定されている。補正電流生成回路３は、この補正電流IoffsetをトランジスタＱ１のコレクタに流し込む。

差動増幅回路２は、出力端子Ｔ２と非反転入力端子（トランジスタＱ２のベース）との間に帰還抵抗Ｒ２が接続されることにより、電流−電圧変換回路として機能する反転増幅器を構成する。上記のように構成される受光アンプ回路１において、フォトダイオードＰＤ１で受光された光が光電流に変換され、フォトダイオードＰＤ１から出力される光電流が上記の反転増幅器で電圧に変換され、光電流に比例した出力電圧Voが得られる。

ここで、上記の受光アンプ回路１における補正電流生成回路３で生成される補正電流Ioffsetについて説明する。

以下の説明で使用する各式における各パラメータは次のように示される。
hFEn：ＮＰＮトランジスタの電流増幅率
hFEp：ＰＮＰトランジスタの電流増幅率
VT：ｋＴ／ｑ（ｋはボルツマン定数、Ｔは絶対温度、ｑは電子荷）で表される熱起電力
VA:トランジスタＱ１，Ｑ２のコレクタ電圧
Vcen1：トランジスタＱ１のコレクタ−エミッタ間電圧
Vcen2：トランジスタＱ２のコレクタ−エミッタ間電圧
Icn1：トランジスタＱ１のコレクタ電流
Icn2：トランジスタＱ２のコレクタ電流
Icn3：トランジスタＱ５のコレクタ電流
Icn4：トランジスタＱ６のコレクタ電流
Icp1：トランジスタＱ３のコレクタ電流
Icp2：トランジスタＱ４のコレクタ電流
Ibp1：トランジスタＱ３のベース電流
Ibp2：トランジスタＱ４のベース電流
Ibp3：トランジスタＱ５のベース電流
IEE：定電流源ＣＳ１に流れる電流
Rf：抵抗Ｒ１，Ｒ２の抵抗値
まず、出力電圧Voと基準電圧Vinの差電圧、即ちオフセット電圧Voffは、次式で表される。

Voff＝Vo−Vin
＝((Icn2−Icn1)×Rf／hFEn)＋
VT×ln((Icn2×(1+(Vcen1／VA)))／(Icn1×(1+(Vcen2／VA))))
上式の第１項は差動対（差動トランジスタ対）のベース電流差による項目であるので、ほぼ０として無視すると、次のように第２項を０とすればVoff＝０が得られる。

VT×ln((Icn2×(1+(Vcen1／VA)))／(Icn1×(1+(Vcen2／VA))))＝０
これより、Icn1，Icn2の差であるΔIcnは次のようにして得られる。

(Icn2×(1+(Vcen1／VA)))／(Icn1×(1+(Vcen2／VA)))＝１
ΔIcn＝Icn1−Icn2＝(Icn2×Vcen1−Icn1×Vcen2)／VA …（５）
このように、差が生じるようにIcn1とIcn2との値を異ならせ、上式を満足することにより、オフセット電圧Voffを０にすることができる。即ち、上式を満足するIoffsetを差動増幅回路２におけるトランジスタＱ１のコレクタに流し込むことにより、Voff＝０が得られる。上式は、下記のように変形できる。

ΔIcn＝Icn1−Icn2＝(Icn2×Vcen1−Icn1×Vcen2)／VA
＝(Icn2／VA)×Vcen1−(Icn1／VA)×Vcen2
ここで、Icn1とIcn2との差は微小と考え、
Icn2／VA＝Icn1／VA＝Icn／VA＝１／ro，（roはトランジスタＱ１，Ｑ２のコレクタ出力抵抗）とすると、補正電流Ioffsetは、次式のように表される。

Ioffset＝ΔIcn
＝(Icn／VA)×(Vcen1−Vcen2)
＝(Vcen1−Vcen2)／ro
＝ΔVce／ro …（６）
これにより、Vcen1とVcen2との差であるΔVceをroで除した値の補正電流を差動増幅回路２に流し込むのが最も適している。

このように、受光アンプ回路１は、差動トランジスタ対に流れる電流Icn1，Icn2の差の差に基づく補正電流Ioffsetを補正電流生成回路３で生成して差動増幅回路２に与えることにより、差動増幅回路２におけるオフセット電圧Voffを補償することができる。これにより、入力電圧範囲を制限するようなオフセット電圧補償用のトランジスタを設ける必要がなくなるので、大きな信号を処理することができる。

また、受光アンプ回路１は、上記のように構成されることで、背景技術で述べたアーリー効果による誤差を補償することができる。アーリー効果を考慮しなければならない場合としては、アーリー効果によるオフセット電圧が無視できないほど厳しい特性を要望される場合や、ＩＣに内蔵された受光アンプ回路１に、高速化のための高速なトランジスタを用いた場合などがある。従って、受光アンプ回路１は、このような場合に、アーリー効果によるオフセット電圧を補償して安定した性能を発揮することができる。

なお、一般的に、トランジスタの動作速度とアーリー電圧はトレードオフの関係にある（トランジスタの動作が速ければアーリー電圧が低く、アーリー効果が大きい）。

図２は、前記のΔVce／roの補正電流Ioffsetを生成するための構成を示している。図２に示す受光アンプ回路１において、補正電流生成回路３は、電流差生成回路４、電圧差生成回路５、ＮＰＮ型のトランジスタＱ８〜Ｑ１０および定電流源ＣＳ５を有している。

定電流源ＣＳ５は、トランジスタＱ８のコレクタと電源ラインとの間に接続されている。トランジスタＱ８において、コレクタとベースとが接続されている。トランジスタＱ８〜Ｑ１０のベースは共に接続されている。また、トランジスタＱ８〜Ｑ１０のエミッタは共にグランドラインに接続されている。これにより、トランジスタＱ８〜Ｑ１０は、カレントミラー回路６を構成している。

トランジスタＱ９，Ｑ１０のコレクタは、共に電流差生成回路４および電圧差生成回路５に接続されている。電流差生成回路４は、トランジスタＱ９に流れるコレクタ電流Ioc1とトランジスタＱ１０に流れるコレクタ電流Ioc2との差を生成する回路である。差動対を構成するトランジスタＱ１，Ｑ２のコレクタ電圧差ΔVceを生成する回路である。

上記のように構成される受光アンプ回路１において、上記の両コレクタ電流の差は、Vocen1，Vocen2をそれぞれトランジスタＱ９，Ｑ１０のコレクタ−エミッタ間電圧とすれば、次式のように表される。

Ioc1−Ioc2＝(Is(1+(Vocen1/VA))×exp(Vbe/VT))−(Is(1+(Vocen2/VA))×exp(Vbe/VT))
＝((Vocen1−Vocen2)/VA)×Is×exp（Vbe/VT）
ここで、Is×exp(Vbe/VT)はアーリー効果を無視した場合のコレクタ電流であり、Iocnで近似できるため、上式は次のように表される。

Ioc1−Ioc2＝(Vocen1−Vocen2)×(Iocn/VA)＝ΔVoce×(Iocn/VA) …（７）
差動対に流し込む補正電流Ioffsetは、式（６）に示すようにΔVce／roであるから、Iocn＝Icn、ΔVoce＝ΔVceとすれば、Ioffset＝Ioc1−Ioc2となり、所望の補正電流値が得られる。Iocn＝Icnは即ち、差動対のコレクタ出力抵抗（1/ro＝Icn/VA）とカレントミラー回路６のコレクタ出力抵抗（1/ro＝Ioc/VA）とを同一にすることと等価である。

図３は、電流差生成回路４の詳細な構成を示す受光アンプ回路１を示している。図３に示すように、電流差生成回路４は、ＰＮＰ型のトランジスタＱ１１〜Ｑ１３を有している。

トランジスタＱ１１，Ｑ１２のエミッタは共に電源ラインに接続され、トランジスタＱ１１，Ｑ１２のベースは互いに接続され、かつトランジスタＱ１３のエミッタに接続されている。トランジスタＱ１３のコレクタはグランドラインに接続されている。トランジスタＱ１１のコレクタおよびトランジスタＱ１３のベースは、共にトランジスタＱ９のコレクタに接続されている。トランジスタＱ１２のコレクタは、トランジスタＱ１０のコクレタに接続されている。この電流差生成回路４は、上記のようにカレントミラー回路を構成している。

図３において、カレントミラー回路６に電流差生成回路４のカレントミラー回路を接続することによって、前記のコレクタ電流Ioc1とトランジスタＱ１１を流れるコレクタ電流Icp1とトランジスタＱ１２を流れるコレクタ電流Icp2との関係はIoc1＝Icp1＝Icp2となる。従って、電流差生成回路４によって、Icp2＝Ioc2＋Ioffsetとなる。これにより、次式が得られる。

Ioffset＝Icp2−Ioc2＝Ioc1−Ioc2
電流差生成回路４のカレントミラー回路はどのような構成でもよいが、カレントミラー回路特有のベース電流誤差をなるべく低減し、Icp1=Icp2を精度よく達成することで上式が精度よく得られる。

図４は、電流差生成回路４の他の詳細な構成を示す受光アンプ回路１を示している。図４に示すように、電流差生成回路４は、差動増幅回路２の能動負荷（トランジスタＱ３，Ｑ４）、即ちカレントミラー回路と同一に構成されている。即ち、トランジスタＱ１１のベースとコレクタとが互いに接続されている。これにより、補正電流Ioffsetの生成と同時に能動負荷のベース電流の誤差を補正することができる。

ここで、図２において、Icn1，Icn2は次式のように表される。

Icn1＝Icp1＋Ibp1＋Ibp2−Ibn4−Ioffset
Icn2＝Icp2−Ibn3
能動負荷として機能するトランジスタＱ３，Ｑ４からなるカレントミラー回路の特性としてIcp1＝Icp2であるので、Icn1，Icn2の差は次式のように表される。

Icn1−Icn2＝Ibp1＋Ibp2＋Ibn3−Ibn4−Ioffsetbp …（８）
ここで、Ioffsetbpは、能動負荷のベース電流誤差の補正電流である。上式において、Ibp＝Ibp1＝Ibp2，Icn3＝Icn4とすれば、Ibn3＝Icn3／hFEn＝Icn4／hFEn＝Ibn4となるので、IEE＝2×Icp＝Icp1＋Icp2と近似すれば、式（８）は次式のように表される。

Icn1−Icn2＝２×Ibp−Ioffsetbp
これにより、Icn1とIcn2との差を０にするには、Ioffsetbp＝２×Ibpが必要である。従って、能動負荷のベース電流誤差を補正するために、補正電流IoffsetbpをトランジスタＱ３のコレクタから引き抜く。

また、この受光アンプ回路１において、次のようにIoc1、Ioc2、2IbpおよびIoffsetの関係から、補正電流Ioffsetが得られる。

Ioc1＝Icp1＋2Ibp＝Icp2＋2Ibp＝Ioc2＋Ioffset＋2Ibp
Ioffset＝(Ioc1−Ioc2)−2Ibp …（９）
上式において、(Ioc1−Ioc2)は前述のようにΔVceによる補正電流であり、−2Ibpは上記の能動負荷のベース電流誤差の補正電流である。これにより、能動負荷のベース電流誤差によるオフセット電圧と、ΔVceによるオフセット電圧とが同時に補正される。

図５は、電圧差生成回路５の詳細な構成を示す受光アンプ回路１を示している。図５に示すように、電圧差生成回路５は、ＮＰＮ型のトランジスタＱ１３，Ｑ１４および電圧源Ｅ１，Ｅ２を有している。

トランジスタＱ１３のコレクタは、電流差生成街路４（トランジスタＱ１１のコレクタ）に接続されている。トランジスタＱ１４のコレクタは、電流差生成街路４（トランジスタＱ１２のコレクタ）に接続されている。また、トランジスタＱ１３のエミッタはトランジスタＱ９のコレクタに接続され、トランジスタＱ１４のエミッタはトランジスタＱ１０のコレクタに接続されている。トランジスタＱ１３のベースは電圧源Ｅ１の正極端子に接続され、トランジスタＱ１４のベースは電圧源Ｅ２の正極端子に接続されている。電圧源Ｅ１，Ｅ２の負極端子は共にグランドラインに接続されている。

電圧源Ｅ１，Ｅ２は、それぞれトランジスタＱ１３，Ｑ１４のベースに印加する定電圧（バイアス電圧）ＶＢ１，ＶＢ２を出力するために、例えば電源回路で構成される。しかしながら、電圧源Ｅ１，Ｅ２は、このような構成に限らず、抵抗と電流源との組み合わせで構成されても良いし、ダイオード等によって定電圧を出力する構成であっても良い。

上記のように構成される電圧差生成回路５を用いれば、ΔVoceは次のように表される。

ΔVoce＝(VB1−Vbe1)−(VB2−Vbe2)＝VB1−VB2
但し、トランジスタＱ１３，Ｑ１４のそれぞれのベース−エミッタ間電圧Vbe1，Vbe2は、Vbe1=Vbe2の関係を有するものとする。

実際の受光アンプ回路１が形成されるＩＣチップ内では、設計段階でIocn＝IcnおよびΔVoce＝ΔVceが成立していても、温度勾配、素子配置等の要因で上式が成立しない場合がある。そのような場合、図６に示すように、下記の微調整のための構成（ａ）ないし（ｃ）を備えることが望ましい。このような各構成を有することにより、補正電流Ioffsetを実際の特性に応じて微調整することが可能となる。
（ａ）カレントミラー回路６の出力電流Ioc1,Ioc2を同時、あるいは単独に微調整する構成（例えば、トランジスタＱ９，Ｑ１０のエミッタとグランドラインとの間にそれぞれ可変抵抗ＶＲ１，ＶＲ２を設ける構成）
（ｂ）電圧差生成回路５の出力する電圧差を微調整する構成（例えば、電圧源Ｅ１，Ｅ２が可変出力型の電圧源である構成）
（ｃ）電流差生成回路４の出力電流を微調整する構成（例えば、トランジスタＱ１２のコレクタとトランジスタＱ３のコレクタとの間に調整用の抵抗Ｒ１１を挿入する構成）
〔実施の形態２〕
本発明の他の実施形態について図７に基づいて説明すれば以下の通りである。なお、本実施形態においても、前述の実施の形態１における構成要素と同等の機能を有する構成要素については同一の符号を付記し、その説明を省略する。

図７は、本実施の形態に係る光ピックアップ１０１の構成を示している。

図７に示すように、本光ピックアップ１０１は、レーザダイオード１１１、レーザパワーモニタ用受光ＩＣ１１２，１１３、信号用受光ＩＣ１１４、コリメータレンズ１１５、スポットレンズ１１６、ビームスプリッタ１１７、コリメータレンズ１１８および対物レンズ１１９を備えている。

レーザ光源としてのレーザダイオード１１１は、ＣＤ用の７８０ｎｍのレーザビームとＤＶＤ用の６５９ｎｍのレーザビームの２種類のレーザビームを発する。レーザダイオード１１１に供給される駆動電流は、図示しないレーザドライバにより生成される。

レーザパワーモニタ用受光ＩＣ１１２，１１３は、前述の実施の形態１の受光アンプ回路１を内蔵しており、受光面にフォトダイオードＰＤ１を配している。レーザパワーモニタ用受光ＩＣ１１２，１１３は、レーザダイオード１１１から出射されるレーザビームの一部を受光して、検出信号として電気信号に変換するためのＩＣであり、いずれか一方があればよい。また、レーザパワーモニタ用受光ＩＣの位置は、レーザビームを検出に必要な量を受けることができる位置であれば、図示された位置に限定されない。

上記のように構成される光ピックアップ１０１においては、レーザダイオード１１１から出射されたレーザビームは、コリメータレンズ１１５によって平行光束に変換され、ビームスプリッタ１１７により偏向する。ビームスプリッタ１１７からのレーザビームは、さらにコリメータレンズ１１８を経て、対物レンズ１１９によって光ディスク１２０に集束される。光ディスク１２０から反射したレーザビームは、対物レンズ１１９およびコリメータレンズ１１７を経て、ビームスプリッタ１１７を透過した後、スポットレンズ１１６によって信号用受光ＩＣ１１４に集束される。信号用受光ＩＣ１１４では、レーザビームが電気信号に変換され、この電気信号からＲＦ信号、トラッキングエラー信号などが生成される。

一方、レーザパワーモニタ用受光ＩＣ１１２，１１３は、レーザダイオード１１１から出射されたレーザビームを受け、内蔵する受光アンプ回路１によって、レーザビームを出力電圧Vo（検出信号）として検出する。この検出信号は、図示しないレーザドライバに与えられる。レーザドライバは、レーザパワーモニタ用受光ＩＣ１１２，１１３からの検出信号をモニタしながら、レーザビームのパワーが所定値になるようにレーザダイオードの駆動電流を制御する。

このように、光ピックアップ１０１においては、レーザパワーモニタ用受光ＩＣ１１２，１１３が受光アンプ回路１を内蔵していることにより、トランジスタなどの素子の特性バラツキや温度に影響されることなく差動増幅回路２のオフセット電圧を常に零にすることができる。これにより、記録時より低下した再生時のレーザパワーに合わせてレーザパワーモニタ用受光ＩＣ１１２，１１３の感度を低下させても、オフセット電圧の影響を受けることなく、正確にレーザビーム（レーザパワー）を正確に検出することができる。それゆえ、レーザパワーの制御を高精度に行うことができる。

なお、本実施の形態では、レーザパワーモニタ用受光ＩＣ１１２，１１３が受光アンプ回路１を内蔵することについて説明したが、信号用受光ＩＣ１１４が受光アンプ回路１を内蔵していてもよい。信号用受光ＩＣ１１４には、レーザパワーモニタ用受光ＩＣ１１２，１１３のように厳格にオフセット電圧を低減させることは要求されないが、差動増幅回路２を構成するＮＰＮトランジスタとＰＮＰトランジスタとの特性が大きく異なるプロセスを要するために、オフセット電圧が仕様値を満たさない場合は、受光アンプ回路１を用いることにより、オフセット電圧を低下させることができ、有効である。

本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

受光アンプ回路における差動増幅回路の差動対を構成する一対のトランジスタのコレクタ−エミッタ間電圧の差に起因するオフセット電圧を、差動増幅回路に上記一対のトランジスタに流れるコレクタ電流間に差に基づく補正電流を供給することにより補正する。これにより、差動増幅回路にオフセット電圧補正用のトランジスタが不要となるので、そのトランジスタに起因する入力電圧範囲の制限を回避することができる。従って、本発明の受光アンプ回路は、光ピックアップにおいてレーザパワーに応じた電圧を正確に出力できるフロントモニタ素子に好適に利用することができる。

本発明の実施の形態１に係る受光アンプ回路の構成を示す回路図である。 上記受光アンプ回路において補正電流生成回路の構成を詳細に示す回路図である。 上記受光アンプ回路において上記補正電流生成回路の電流差生成回路の構成を詳細に示す回路図である。 上記受光アンプ回路において上記補正電流生成回路の電流差生成回路の他の構成を詳細に示す回路図である。 上記受光アンプ回路において上記補正電流生成回路の電圧差生成回路の構成を詳細に示す回路図である。 上記受光アンプ回路においてIocn＝IcnおよびΔVoce＝Δvceを成立させるための微調整を行う構成を示す回路図である。 本発明の実施の形態２に係る光ピックアップの構成を示す図である。 従来の受光アンプ回路を示す回路図である。 従来の他の受光アンプ回路を示す回路図である。 従来のさらに他の受光アンプ回路を示す回路図である。

符号の説明

１ 受光アンプ回路
２ 差動増幅回路
３ 補正電流生成回路（補正電流生成手段）
４ 電流差生成回路（電流差生成手段，第２カレントミラー回路）
５ 電圧差生成回路（電圧差生成手段）
６ カレントミラー回路（第１カレントミラー回路）
１０１ 光ピックアップ
１１１ レーザダイオード（レーザ光源）
１１２，１１３ レーザパワーモニタ用受光ＩＣ
Ｅ１，Ｅ２ 電圧源（電圧印加手段，電圧差微調整手段）
Ｑ１，Ｑ２ トランジスタ（差動トランジスタ対）
Ｑ３，Ｑ４ トランジスタ（能動負荷）
Ｑ９ トランジスタ（第１トランジスタ）
Ｑ１０ トランジスタ（第２トランジスタ）
Ｑ１１ トランジスタ（第３トランジスタ）
Ｑ１２ トランジスタ（第４トランジスタ）
Ｑ１３ トランジスタ（第５トランジスタ）
Ｑ１４ トランジスタ（第６トランジスタ）
Ｒ１１ 抵抗（電流差調整手段）
ＶＲ１，ＶＲ２ 可変抵抗（出力電流調整手段）

Claims (11)

1. 差動トランジスタ対および該差動トランジスタ対の能動負荷を有し、受光素子の出力電流に応じた電圧を出力する差動増幅回路を含む受光アンプ回路において、
   前記差動トランジスタ対に流れる電流の差に基づく補正電流を前記差動増幅回路に与える補正電流生成手段を備えていることを特徴とする受光アンプ回路。
2. 前記補正電流生成手段は、前記差動トランジスタ対のコレクタ電圧差を前記差動トランジスタ対を構成する２つのトランジスタのコレクタ出力抵抗で除した値の前記補正電流を生成することを特徴とする請求項１に記載の受光アンプ回路。
3. 前記補正電流生成手段は、前記差動トランジスタ対を構成する前記トランジスタと同一のコレクタ出力抵抗を有する第１および第２トランジスタを含む第１カレントミラー回路と、該第１カレントミラー回路の２つの出力に前記コレクタ電圧差と同一の電圧差を与える電圧差生成手段と、前記第１カレントミラー回路の出力電流の差を生成する電流差生成手段とを有していることを特徴とする請求項１または２に記載の受光アンプ回路。
4. 前記電流差生成手段は、前記第１トランジスタに電流を流す第３トランジスタと、前記第２トランジスタに電流を流す第４トランジスタとを含む第２カレントミラー回路を有していることを特徴とする請求項３に記載の受光アンプ回路。
5. 前記第２カレントミラー回路は前記能動負荷と同一に構成されていることを特徴とする請求項４に記載の受光アンプ回路。
6. 前記電圧差生成手段は、前記第１カレントミラー回路と前記電流差生成回路との間に形成される２つの電流経路のそれぞれに配される第５および第６トランジスタと、該第５および第６トランジスタのコレクタ間の電圧差が前記コレクタ電圧差となるように前記第５および第６トランジスタのベースに電圧を印加する電圧印加手段とを有していることを特徴とする請求項３ないし５のいずれか１項に記載の受光アンプ回路。
7. 前記第１カレントミラー回路の２つの出力電流を同時または単独に調整する出力電流調整手段を備えていることを特徴とする請求項３ないし６のいずれか１項に記載の受光アンプ回路。
8. 前記電圧差生成手段が発生する電圧差を調整する電圧差調整手段を備えていることを特徴とする請求項請求項３ないし６のいずれか１項に記載の受光アンプ回路。
9. 前記電流差生成手段の出力電流を調整する電流差調整手段を備えていることを特徴とする請求項３ないし６のいずれか１項に記載の受光アンプ回路。
10. 請求項１ないし９のいずれか１項に記載の受光アンプ回路を備えていることを特徴とする光ピックアップ。
11. 前記受光アンプ回路はレーザ光源から出射されるレーザビームの光量を検出するために用いられることを特徴とする請求項１０に記載の光ピックアップ。

Images