JP4515271B2 - 光ピックアップ用受光アンプ素子、それを用いた光ピックアップ装置、およびバイアス回路 - Google Patents

Description

本発明は、ポータブル用の光ディスクにおける再生および／または記録可能な装置の光ピックアップ装置に用いられる光信号を検出する受光アンプ素子に関するものである。

光ディスク記録再生装置は、再生および／または記録のためのレーザ光を光ディスクに照射し、光ディスクからの反射光を受光する光ピックアップ装置を備えている。この光ピックアップ装置には、上記の反射光を受光しこの反射光を電気信号に変換する受光素子と、変換された電気信号を増幅する受光アンプ回路とが一体で作成された受光アンプ素子が設けられている。

図９は、従来の受光アンプ素子を示すブロック図である。受光アンプ素子は、同図に示すように、受光素子であるフォトダイオード（ＰＤ）６０と、アンプ回路６１と、出力回路６２と、バイアス回路６３とで構成されている。

アンプ回路６１は、フォトダイオード６０で変換された電流信号を電圧信号に変換する回路であり、電流電圧増幅回路が用いられる。出力回路６２は、変換された電圧信号を、出力端子６４を介して接続される後段ＬＳＩの入力インピーダンスに影響されないように、インピーダンスが低く、かつ、ダイナミックレンジを確保できるだけの出力ドライブ能力（電流供給能力）が必要である。バイアス回路６３は、このバイアス回路６３にて設計した電流をアンプ回路６１、および出力回路６２のそれぞれにバイアス電流として供給する。

図１０は、従来の受光アンプ素子のバイアス回路の回路構成を示す回路図である（特許文献４参照）。バイアス回路６３は、図１０に示すように、基準電流生成部７０と、基準電流設定部７１と、誤差防止部７２と、を備えている。なお、簡単のため、以下に記載のトランジスタは、ｈｆｅ＝∞であるとする。また、アーリー効果は、生じないものとする（ＶＡ＝∞）。

基準電流生成部７０は、抵抗７３・７４・７５、およびトランジスタＱ３１・Ｑ３２・Ｑ３３・Ｑ３４・Ｑ３５を備えている。

抵抗７３の一端は、電源電圧Ｖｃｃに接続されている一方、他端は、トランジスタＱ３１のコレクタおよびベースに接続されている。トランジスタＱ３１のエミッタは、トランジスタＱ３２のコレクタおよびベースに接続されている。トランジスタＱ３２のエミッタは、トランジスタＱ３３のコレクタおよびベースに接続されている。トランジスタＱ３３のエミッタは、グランドに接続されている。

トランジスタＱ３２のベースは、トランジスタＱ３４のベースに接続されている。トランジスタＱ３４のエミッタは、抵抗７４を介してグラウンドに接続されている。抵抗７５の一端は、電源電圧Ｖｃｃに接続されている一方、他端は、トランジスタＱ３５のエミッタに接続されている。トランジスタＱ３５のコレクタは、トランジスタＱ３４のコレクタに接続されている。

基準電流設定部７１は、抵抗７６・７７・７８、およびトランジスタＱ３６・３７・３８を備えている。

抵抗７６の一端は、電源電圧Ｖｃｃに接続されている一方、他端は、トランジスタＱ３６のエミッタに接続されている。トランジスタＱ３６のベースは、基準電流生成部７０のトランジスタＱ３５のベースに接続されている。また、このトランジスタＱ３６のコレクタは、トランジスタＱ３７のコレクタおよびトランジスタＱ３８のベースに接続されている。トランジスタＱ３７のエミッタは、抵抗７７を介してグランドに接続されている。トランジスタＱ３８のコレクタは、電源電圧Ｖｃｃに接続されている一方、エミッタは、トランジスタＱ３７のベースおよび抵抗７８の一端に接続されている。抵抗７８の他端は、グランドに接続されている。トランジスタＱ３６のベースは、出力回路用の出力端子８０に接続されている。トランジスタＱ３７のベースは、アンプ回路用の出力端子８１に接続されている。

そして、上記の基準電流生成部７０のトランジスタＱ３５と基準電流設定部７１のトランジスタＱ３６とでカレントミラー回路を構成している。

誤差防止部７２は、抵抗７９、およびトランジスタＱ４０を備えている。

抵抗７９の一端は、電源電圧Ｖｃｃに接続されている一方、他端は、トランジスタＱ４０のエミッタ、上記の基準電流生成部７０のトランジスタＱ３５、および基準電流設定部７１のトランジスタＱ３６に接続されている。トランジスタＱ４０のベースは、上記の基準電流生成部７０における、トランジスタＱ３５のコレクタおよびトランジスタＱ３４のコレクタに接続されている。トランジスタＱ４０のコレクタは、グランドに接続されている。トランジスタＱ４０は、上記のカレントミラー回路のベース電流補償用のトランジスタである。すなわち、トランジスタＱ３５のベース−コレクタを短絡（ショート）させた場合と同様である。このように、トランジスタＱ４０を設けることによって、ベース電位にたくさんのトランジスタを接続して同じ電流を供給する回路を構成する場合、接続したトランジスタのベース電流がすべてトランジスタＱ３４のコレクタに流れ込むのを防ぎ、Ｉ２１とトランジスタＱ３５のコレクタ電流との誤差を小さくすることができる。すなわち、トランジスタＱ４０によって、流れ込むベース電流の総和を１／ｈｆｅにして少なくすることができる。また、抵抗７９は、トランジスタＱ４０を挿入した場合のトランジスタの帰還作用による発振を防止する機能を有している。

ここで、電源電圧Ｖｃｃを印加すると、抵抗７３、トランジスタＱ３１、トランジスタＱ３２、およびトランジスタＱ３３に電流が流れる。従って、トランジスタＱ３４のエミッタに接続された、抵抗７４に電圧ＶＢＥが印加される。このため、抵抗７４の抵抗値をＲ１とおくと、トランジスタＱ３４には、電流Ｉ２１（ＶＢＥ／Ｒ１）が流れる。同様に、このトランジスタＱ３４に接続されているトランジスタＱ３５にも、電流Ｉ２１が流れる。

また、トランジスタＱ３５のベースは、トランジスタＱ３６のベースと、接続されており、かつ、トランジスタＱ３６のベースは、出力回路用の出力端子８０と接続されている。従って、出力回路６２に、トランジスタ１３・１４（図５）を設けて、このトランジスタ１３・１４と、トランジスタＱ３５とによって、カレントミラー回路を構成することができる。よって、電流Ｉ２１は、出力回路６２のバイアス電流Ｉ８（図５）の基準電流として設定することができる。なお、図５については、後に、〔発明を実施するための最良の形態〕の欄で詳しく述べる。

また、トランジスタＱ３５と、トランジスタＱ３６とで、カレントミラー回路を構成しているので、トランジスタＱ３６のコレクタにも、電流Ｉ２１に等しい電流値を有する電流Ｉ２２が流れる。同様に、トランジスタＱ３６に接続されているトランジスタＱ３７にも、電流Ｉ２２が流れる。また、上述の通り、トランジスタＱ３７のベースは、アンプ回路用の出力端子８１と接続されている。

従って、アンプ回路６１に、トランジスタ（不図示）を設けて、このトランジスタと、トランジスタＱ３７とによって、カレントミラー回路を構成することができる。よって、上記電流Ｉ２２は、アンプ回路６１のバイアス電流の基準電流として設定することができる。
特開平５−２０６８３８（平成５年８月１３日 公開） 特開平５−２４３３（平成５年１月８日 公開） 特開２００４−７２２５０（平成１６年３月４日 公開） 特開２００３−１１５７２７（平成１５年４月１８日 公開）

しかしながら、従来は、出力回路６２のバイアス電流の基準電流、およびアンプ回路６１のバイアス電流Ｉ８の基準電流について、電源電圧Ｖｃｃに依存しない、一定の電流を用いる、という思想しか存在しなかった。

そのため、電源電圧Ｖｃｃを下げても、出力回路６２のバイアス電流Ｉ８の基準電流として設定される電流Ｉ２１（ＶＢＥ／Ｒ１）は、変化しない。このように、電流Ｉ２１は電源電圧Ｖｃｃに依存しないため、電源電圧Ｖｃｃを下げても、消費電流のロスを低減することができない、という問題があった。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、消費電流のロスを極力なくした、受光アンプ素子、これを備えた光ピックアップ装置、およびバイアス回路を提供するものである。

本発明の光ピックアップ用受光アンプ素子は、上記課題を解決するために、受光信号を電気信号に変換する受光素子と、変換された電気信号を増幅するアンプ回路と、上記アンプ回路にて増幅された電気信号を出力するための出力回路と、カレントミラーによって、出力回路バイアス基準電流に応じた電流を出力回路へ伝達する一方、アンプ回路バイアス基準電流に応じた電流をアンプ回路へ伝達するバイアス回路と、を有する光ピックアップ用受光アンプ素子であって、上記バイアス回路は、アンプ回路バイアス基準電流に応じた電流をアンプ回路へ伝達するアンプ回路用のアンプ用バイアス回路と、出力回路バイアス基準電流に応じた電流を出力回路へ伝達する出力回路用の出力用バイアス回路とを備えていることを特徴としている。

また、本発明のバイアス回路は、上記課題を解決するために、カレントミラーによって、出力回路バイアス基準電流に応じた電流を出力回路へ伝達する一方、アンプ回路バイアス基準電流に応じた電流をアンプ回路へ伝達するバイアス回路であって、
アンプ回路バイアス基準電流に応じた電流をアンプ回路へ伝達するアンプ回路用のアンプ用バイアス回路と、出力回路バイアス基準電流に応じた電流を出力回路へ伝達する出力回路用の出力用バイアス回路とを備えていることを特徴としている。

上記構成によれば、バイアス回路は、アンプ回路用のアンプ用バイアス回路と、出力回路用の出力用バイアス回路とを別々に有している。従って、それぞれのバイアス回路は、それぞれ独立にアンプ回路、または出力回路へ最適な電流、すなわち、必要最小限の電流を流すことができる。従って、消費電力のロスを極力避けることができる。

本発明の光ピックアップ用受光アンプ素子では、上記アンプ用バイアス回路では、上記アンプ回路バイアス基準電流の電流値が、上記アンプ用バイアス回路の電源電圧値の増減に依存しないことが好ましい。

上記構成によれば、アンプ用バイアス回路は、バイアス電流が電源電圧に依存しない。このため、アンプ回路の特性が変化しないため、回路の発振や応答特性が良好になる。さらに、電源電圧の可変に対する電流の供給量を変化させる必要がないので、必要最小限の電流量に設計し、消費電力を抑えた理想的な回路とすることができる。

本発明の光ピックアップ用受光アンプ素子、および、上記出力用バイアス回路では、上記出力回路バイアス基準電流の電流値が、上記出力用バイアス回路の電源電圧値の増減に依存して増減することが好ましい。

上記構成によれば、電源電圧値の増減に依存して出力回路バイアス基準電流が増減する。このため、電源電圧の増減に依存して出力回路のバイアス電流を変化させることができる。従って、出力回路からの出力電流も調整することでき、消費電力のロスをなくすことができる。

本発明の光ピックアップ用受光アンプ素子、および、バイアス回路では、上記出力用バイアス回路には、定電流源と、この定電流源に接続される第１の抵抗と、が備えられ、この第１の抵抗と上記定電流源との接続点一方の電位が上記出力用バイアス回路の電源電圧値の増減に依存して変化し、上記定電流源を流れる電流と上記第１の抵抗を流れる電流との和を上記出力回路バイアス基準電流とすることが好ましい。

上記構成によれば、電源電圧値の増減に依存して第１の抵抗を流れる電流を電源電圧値に応じて変化させることができる。このため、この電流と定電流源を流れる電流との和である出力回路バイアス基準電流も変化させることができるため、電源電圧値の増減に依存して出力回路のバイアス電流を増減させることができる。従って、出力回路からの出力電流も調整することでき、消費電力のロスをなくすことができる。

本発明の光ピックアップ用受光アンプ素子、および、バイアス回路では、エミッタが上記出力用バイアス回路の電源電圧に接続され、かつ、カレントミラーを構成する第１のトランジスタと、
上記カレントミラーのベース間とエミッタが接続され、かつ、第１のトランジスタのコレクタおよび上記接続点の一方と、ベースとが接続されていることが好ましい。

これによって、出力回路のバイアス電流を出力回路へ供給するカレントミラーを用いて電源電圧に依存する電流を作成することができ、回路構成の簡略化を図ることができる。

本発明の光ピックアップ用受光アンプ素子、および、バイアス回路では、上記定電流の電流値をＩｏ、上記第１の抵抗に流れる電流の電流値をＩｘ、第１の抵抗の抵抗値をＲｘ、トランジスタのベース・エミッタ間電圧をＶＢＥ、上記出力用バイアス回路の電源電圧値をＶｃｃ、上記出力用バイアス回路の電源電圧の最大値をＶｃｃｍａｘ、上記出力用バイアス回路の電源電圧の最小値をＶｃｃｍｉｎ、出力回路バイアス基準電流値をＩｏｕｔ、出力回路バイアス基準電流の最大値をＩｏｕｔｍａｘ、および出力回路バイアス基準電流の最小値をＩｏｕｔｍｉｎ、とした場合、
Ｒｘ＝（Ｖｃｃｍａｘ−Ｖｃｃｍｉｎ）／（Ｉｏｕｔｍａｘ−Ｉｏｕｔｍｉｎ）
Ｉｘ＝（Ｖｃｃ−２ＶＢＥ）／Ｒｘ
Ｉｏ＝Ｉｏｕｔ−Ｉｘ
を満たすことが好ましい。

上記構成によれば、単に上記のような抵抗値、電流値を満たすように設計するだけで、容易に消費電流のロスをなくすことができる。

本発明の光ピックアップ用受光アンプ素子、および、バイアス回路では、上記出力用バイアス回路は、定電流源と、電源電圧依存手段とを有しており、上記電源電圧依存手段は、出力用バイアス回路の電源電圧に接続された第２の抵抗と、この第２の抵抗にコレクタおよびベースが接続された第３のトランジスタと、この第３のトランジスタとカレントミラーを構成する第４のトランジスタと、を備えており、この第４のトランジスタが上記の定電流源と接続されており、第４のトランジスタを流れる電流と、定電流源を流れる電流との和を上記出力回路バイアス基準電流とすることが好ましい。

上記構成によれば、第２の抵抗に流れる電流、すなわち、第３のトランジスタに流れる電流を電源電圧値に応じて変化させることができる。また、第３のトランジスタとカレントミラーを構成している第４のトランジスタにも同じ電流を流すことができる。

そして、第４のトランジスタを流れる電流と定電流源を流れる電流との和が出力回路バイアス基準電流となるため、出力回路バイアス基準電流は、電源電圧値に依存して変化する。

従って、この電源電圧依存手段を挿入することによって、電源電圧の増減に依存して出力回路バイアス基準電流を増減させることができる。このため、電源電圧の増減に依存して出力回路のバイアス電流を変化させることができる。従って、出力回路からの出力電流も調整することでき、消費電力のロスをなくすことができる。

本発明の光ピックアップ用受光アンプ素子、および、バイアス回路では、上記定電流の電流値をＩｏ’、上記電源電圧依存手段よって生成される電流の電流値をＩｘ’、第２の抵抗の抵抗値をＲｘ’、トランジスタのベース・エミッタ間電圧をＶＢＥ、上記出力用バイアス回路の電源電圧値をＶｃｃ’、上記出力用バイアス回路の電源電圧の最大値をＶｃｃｍａｘ’、上記出力用バイアス回路の電源電圧の最小値をＶｃｃｍｉｎ’、出力回路バイアス基準電流をＩｏｕｔ’、出力回路バイアス基準電流の最大値Ｉｏｕｔｍａｘ’、および出力回路バイアス基準電流の最小値をＩｏｕｔｍｉｎ’とした場合、
Ｒｘ’＝（Ｖｃｃｍａｘ’−Ｖｃｃｍｉｎ’）／（Ｉｏｕｔｍａｘ’−Ｉｏｕｔｍｉｎ’）
Ｉｘ’＝（Ｖｃｃ’−ＶＢＥ）／Ｒｘ’
Ｉｏ’＝Ｉｏｕｔ’−Ｉｘ’
を満たすことが好ましい。

上記構成によれば、単に上記のような抵抗値、電流値を満たすように設計するだけで、容易に消費電流のロスをなくすことができる。

本発明の光ピックアップ用受光アンプ素子、および、バイアス回路では、上記出力用バイアス回路には、定電流源と、この定電流源に接続され、第３の抵抗を外付けできる調整用パッドとが備えられ、この調整用パッドと上記定電流源との接続点の一方の電位が上記出力用バイアス回路の電源電圧値の増減に依存して変化し、上記定電流源の電流と上記第３の抵抗を流れる電流との和を上記出力回路バイアス基準電流とすることが好ましい。上記構成によれば、プロセス工程のばらつきなどによる特性不良を補正することができる。

本発明の光ピックアップ装置では、上記いずれかに記載の光ピックアップ用受光アンプ素子を用いていることが好ましい。

本発明の光ピックアップ用受光アンプ素子は、以上のように、バイアス回路は、アンプ回路バイアス基準電流に応じた電流をアンプ回路へ伝達するアンプ回路用のアンプ用バイアス回路と、出力回路バイアス基準電流に応じた電流を出力回路へ伝達する出力回路用の出力用バイアス回路とを備えている。

また、本発明のバイアス回路は、アンプ回路バイアス基準電流に応じた電流をアンプ回路へ伝達するアンプ回路用のアンプ用バイアス回路と、出力回路バイアス基準電流に応じた電流を出力回路へ伝達する出力回路用の出力用バイアス回路とを備えている。

それゆえ、消費電流のロスを極力なくした、受光アンプ素子を提供することができるという効果を奏する。

〔実施の形態１〕
本発明の一実施形態について、図１ないし図６に基づいて説明すると、以下の通りである。

図２は、記録／再生装置１の光学系の説明図であり、記録／再生装置１に、本発明の実施の一形態である光ピックアップ用受光アンプ素子（以下、単に受光アンプ素子と称する）が搭載されている。

ここで、発光素子であるレーザダイオード３より出射されたレーザ光は、コリメータレンズ４において平行光とされ、ビームスプリッタ５において光路が９０°曲げられた後、コリメータレンズ６及び対物レンズ７を介して、−ＲＯＭ、−Ｒ、±ＲＷ、−ＲＡＭなどの光ディスク（光ディスクメディア）２に照射される。

そして、光ディスク２からの反射光は、上記対物レンズ７及びコリメータレンズ６からビームスプリッタ５を通過し、スポットレンズ８で集光されて、光ピックアップ素子９に入射される。光ピックアップ素子９は、入射した光信号から、情報信号を再生するとともに、トラッキングやフォーカシングサーボ用の信号を作成し、図示しない信号処理回路や制御回路などへ出力する。記録時には、レーザダイオード３からの出射光が、書込むべきデータに対応して変調される。

上記の光ピックアップ素子９は、上記の反射光を受光し、電気信号に変換する受光素子（フォトダイオード）と、変換された電気信号を増幅する受光アンプ回路（アンプ回路）とが一体で形成された受光アンプ素子を備えている。なお、上記のレーザ光の波長は、例えばＣＤの場合は７８０ｎｍ、ＤＶＤの場合は６５０ｎｍ、青色の場合は４０５ｎｍである。

図１は、本発明の実施形態のポータブル機器用の受光アンプ素子を示すブロック図である。受光アンプ素子は、同図に示すように、アノードがグランドに接続された受光素子であるフォトダイオード１０、このフォトダイオード１０からの電流信号を電圧信号に変換するアンプ回路１１、この電圧信号を出力端子２３から後段ＬＳＩ２４（図６）へ出力するための出力回路１２、アンプ回路用のバイアス回路（以下、単にアンプ用バイアス回路と称する）１３、および出力回路用のバイアス回路（以下、単に出力用バイアス回路と称する）１４を備えている。同図に示すように、本実施の形態の受光アンプ素子には、特に、アンプ用バイアス回路１３と、出力用バイアス回路１４と、の２つのバイアス回路が別々に設けられている。

このように、アンプ回路１１と出力回路１２との別々のバイアス回路１３・１４を設けることによって、それぞれのバイアス回路１３・１４は、アンプ回路１１、出力回路１２へ別々に必要最小限の電流を供給することができる。このため、トータルでの消費電力のロスを減らすことができる。

アンプ用バイアス回路１３は、アンプ回路１１および出力用バイアス回路１４に対してベース電圧を印加する機能を有する。また、出力用バイアス回路１４は、出力回路１２に対してベース電圧を印加する機能を有する。

また、後述するように、アンプ用バイアス回路１３は、電源電圧に依存しない一方、出力用バイアス回路１４は、電源電圧に依存する。

図３は、アンプ用バイアス回路の回路構成を示す回路図である。アンプ用バイアス回路１３は、同図に示すように、基準電流生成部１５と、基準電流設定部１６とを備えている。なお、簡単のため、以下に記載のトランジスタは、ｈｆｅが無限大である（すなわち、ベース電流を無視できるもの）とする。また、アーリー効果は、考慮しないものとする。

基準電流生成部１５は、抵抗３１・３２・３３、およびトランジスタＱ１・Ｑ２・Ｑ３・Ｑ４・Ｑ５を備えている。

抵抗３１の一端は、電源電圧Ｖｃｃに接続されている一方、他端は、ｎｐｎ型のトランジスタＱ１のコレクタおよびベースに接続されている。トランジスタＱ１のエミッタは、ｎｐｎ型のトランジスタＱ２のコレクタおよびベースに接続されている。トランジスタＱ２のエミッタは、ｎｐｎ型のトランジスタＱ３のコレクタおよびベースに接続されている。トランジスタＱ３のエミッタは、グランドに接続されている。なお、トランジスタＱ１、トランジスタＱ、およびトランジスタＱ３は、いずれもダイオード接続されている。

さらに、トランジスタＱ２のベースは、ｎｐｎ型のトランジスタＱ４のベースに接続されている。このトランジスタＱ４のエミッタは、抵抗３２を介してグラウンドに接続されている。

抵抗３３の一端は、電源電圧Ｖｃｃに接続されている一方、他端は、ｐｎｐ型のトランジスタＱ５のエミッタに接続されている。このトランジスタＱ５のコレクタおよびベースは、トランジスタＱ４のコレクタに接続されている。トランジスタＱ５では、ベース−コレクタを短絡させている。

基準電流設定部１６は、抵抗３４・３５・３６、トランジスタＱ６・Ｑ８・Ｑ９を備えている。抵抗３４の一端は、電源電圧Ｖｃｃに接続されている一方、他端は、ｐｎｐ型のトランジスタＱ６のエミッタに接続されている。トランジスタＱ６のベースは、上記の基準電流生成部１５のトランジスタＱ５のベースに接続されている。また、トランジスタＱ６のコレクタは、ｎｐｎ型のトランジスタＱ８のコレクタおよびｎｐｎ型のトランジスタＱ９のベースに接続されている。

トランジスタＱ８のエミッタは、抵抗３５を介してグランドに接続されている。トランジスタＱ９のコレクタは、電源電圧Ｖｃｃに接続されている一方、エミッタは、トランジスタＱ８のベースおよび抵抗３６の一端に接続されている。抵抗３６の他端は、グランドに接続されている。

トランジスタＱ８のベースおよびトランジスタＱ９のエミッタおよび抵抗３６の一端は、同図に示すように、出力端子１７に接続されている。出力端子１７は、後段のアンプ回路１１および出力用バイアス回路１４に接続されている。

ここで、電源電圧Ｖｃｃを印加すると、抵抗３１、トランジスタＱ１・Ｑ２・トランジスタＱ３に電流Ｉ１が流れる。そのため、トランジスタＱ４のエミッタに接続された、抵抗３２に電圧ＶＢＥが印加される。

従って、抵抗３２の抵抗値をＲ１とおくと、トランジスタＱ４には、電流Ｉ２（＝ＶＢＥ／Ｒ１）が流れる。同様に、このトランジスタＱ４に接続されているトランジスタＱ５にも、電流Ｉ２が流れる。

そして、トランジスタＱ５と、トランジスタＱ６とで、カレントミラー回路（カレントミラー）が構成されているので、トランジスタＱ６にも、上記電流Ｉ２と電流値が等しい電流Ｉ３が流れる。同様に、このトランジスタＱ６に接続されているトランジスタＱ８にも、電流Ｉ３（本発明の「アンプ回路バイアス基準電流」）が流れる。

また、上述の通り、トランジスタＱ８のベースは、出力端子１７を介してアンプ回路１１に接続されている。

従って、アンプ回路１１に、トランジスタを設けて、該トランジスタとトランジスタＱ８とによって、カレントミラー回路を構成することができる。この構成によって、電流Ｉ３は、アンプ回路１１のアンプ回路のバイアス電流の基準電流として設定（設計）することができる。

また、電流Ｉ３は、ＶＢＥ／Ｒ１であり、ＶＢＥを基準に作成されるため、電源電圧Ｖｃｃへの依存が小さい。

また、Ｉ１を決定する際のＶＢＥは、抵抗３１に流れる電流Ｉ１の増減に対して変化が少ない。この点について、以下に説明する。

電流Ｉ１の電流値をＩａとすると、ＶＢＥは、次の式（１）で定義される。
ＶＢＥ＝５９ｍＶ×ｌｏｇ_１０（Ｉａ／Ｉｓ）・・・（１）
なお、Ｉｓは、飽和電流のことである。

ここで、例えばＩｓ＝１０^−１８Ａ、Ｉａ＝１００μＡの場合には、上記式（１）から
ＶＢＥ＝５９ｍＶ×ｌｏｇ_１０１０^１４＝５９ｍＶ×１４＝８２６ｍＶ
となる。

ゆえに、たとえＩ１が２倍になったとしても、ＶＢＥは、約１８ｍＶの変化である。そして、ＶＢＥは、約０．８Ｖであるので、約２％の変化にすぎない。従って、電流Ｉ１の増減に対してＶＢＥの変化は少ない。

なお、図３において、抵抗３３・３４の抵抗値は互いに等しい。

次に、本発明の最重要部である出力用バイアス回路１４について説明する。図４は、本実施の形態の出力用バイアス回路の回路構成を示す回路図である。出力用バイアス回路１４は、同図に示すように、定電流源部５８と依存型電流源部５５とを備えている。

定電流源部５８は、トランジスタＱ１０・Ｑ１１（本発明の「第１のトランジスタ」）・Ｑ１２（本発明の「第２のトランジスタ」）、抵抗３７を有している。なお、抵抗３７の抵抗値は、図３における抵抗３５と互いに等しい。出力用バイアス回路１４の前段には、アンプ用バイアス回路１３に接続するための入力端子１８が配設されている一方、後段には、出力回路１２に接続するための出力端子１９が配設されている。

入力端子１８は、アンプ用バイアス回路１３のバイアス電圧を入力するために用いられる。トランジスタＱ１０は、ベースがこの入力端子１８に接続されているとともに、エミッタが、抵抗３７を介してグランドに接続されている。トランジスタＱ１１のエミッタは、電源電圧Ｖｃｃに接続されているとともに、ベースは、出力端子１９に接続されているとともに、コレクタは、トランジスタＱ１０のコレクタに接続されている。

トランジスタＱ１０は、上記のアンプ用バイアス回路１３のトランジスタＱ８とでカレントミラー回路を構成している。

このため、トランジスタＱ１０には、上記の電流Ｉ３と電流値が等しい電流Ｉ４（本発明の「定電流」）が流れる。上記の通り、Ｉ３は電源電圧Ｖｃｃへの依存がほとんどないため、この電流Ｉ４も電源電圧Ｖｃｃへの依存がほとんどない。従って、トランジスタＱ１０は、定電流を作成する。

また、トランジスタＱ１１のベースおよび出力端子１９は、トランジスタＱ１２のエミッタに接続されている。トランジスタＱ１２のコレクタは、グランドに接続されているとともに、ベースは、トランジスタＱ１１のコレクタおよびトランジスタＱ１０のコレクタに接続されている。

出力端子１９は、トランジスタＱ１１のベースに接続されているため、トランジスタＱ１１に流れる電流をＩ６（本発明の「バイアス基準電流」）とおくと、出力回路１２にトランジスタを設けることによって、このトランジスタとトランジスタＱ１１とでカレントミラー回路を構成し、電流Ｉ６を出力回路１２のバイアス電流の基準電流として用いることができる。

ここで、特に注目すべきは、抵抗３８（本発明の「第１の抵抗」）を備えた依存型電流源部５５を有している点である。

この抵抗３８は、定電流源部５８のトランジスタＱ１０と並列に、接続されている。すなわち、トランジスタＱ１０のコレクタ、トランジスタＱ１１のコレクタ、およびトランジスタＱ１２のベースに、抵抗３８の一端を接続している。抵抗３８の他端は、グランドに接続されている。従って、抵抗３８とトランジスタＱ１０との接続点Ａの電圧は、Ｖｃｃ−２ＶＢＥである。つまり、抵抗３８の一端には電源電圧Ｖｃｃから２ＶＥの電圧降下が生じている。

上記の通り、定電流である電流Ｉ４を作成するトランジスタＱ１０に並列に抵抗３８を接続しているので、この抵抗３８に流れる電流Ｉ５は、この電流Ｉ５の電流値をＩｘ、および抵抗３８の抵抗値をＲｘとおくと、次の式（２）を満たす。
Ｉｘ＝（Ｖｃｃ−２ＶＢＥ）／Ｒｘ・・・（２）
電流Ｉ５は、この式（２）に示すように、電源電圧Ｖｃｃに依存して増減する。

さらに、トランジスタＱ１１を流れる電流Ｉ６は、互いに並列に接続されたトランジスタＱ１０と抵抗３８に分流するので、電流Ｉ４に流れる電流値をＩｏおよび電流Ｉ６に流れる電流値をＩｏｕｔとおくと、
次の式（３）を満たす。
Ｉｏｕｔ＝Ｉｏ＋Ｉｘ・・・（３）
電流Ｉｏｕｔは、式（２）および式（３）から、電源電圧Ｖｃｃに依存して増減する。

図５は、図１における出力回路の回路構成を示す回路図である。ところで、出力回路１２は、エミッタフォロワ出力段であり、同図に示すように、トランジスタＱ１３およびトランジスタＱ１４を有する定電流源部２０と、トランジスタＱ１５およびトランジスタＱ１６を有するエミッタフォロワ部２１とを備えている。そして、この出力回路１２には、出力用バイアス回路１４と接続するための入力端子２２と、後段のＬＳＩと接続するための出力端子２３とが接続されている。なお、便宜上、フォトダイオード１０、アンプ回路１１についても同図中に記載しているが、既に説明済のため、ここでの説明は省略する。

定電流源部２０のトランジスタＱ１３およびトランジスタＱ１４は、互いに並列に接続されている。これらのトランジスタＱ１３・１４は、エミッタが電源電圧Ｖｃｃに接続されているとともに、ベースが入力端子２２に接続されているとともに、コレクタがエミッタフォロワ部２１および出力端子２３に接続されている。

エミッタフォロワ部２１のトランジスタＱ１５およびトランジスタＱ１６は、ベースがアンプ回路１１に接続されているとともに、コレクタがグランドに接続されているとともに、エミッタが定電流源部２０および出力端子２３に接続されている。

定電流源部２０に設けた、トランジスタＱ１３およびトランジスタＱ１４は、いずれも、上記出力用バイアス回路１４のトランジスタＱ１１とカレントミラー回路を構成している。

従って、トランジスタＱ１３およびトランジスタＱ１４には、それぞれ上記のトランジスタＱ１１に流れる電流Ｉ６と電流値（Ｉｏｕｔ）が等しい電流Ｉ７が流れる。このため、定電流源部２０に、電流値がＩｏｕｔ×２となる電流Ｉ８を流すことができる。一般には、定電流源部２０にｎ（トランジスタの倍率）個のトランジスタを配設することによって、Ｉｏｕｔ×ｎの電流を流すことができる。

また、エミッタフォロワ部２１のトランジスタＱ１５およびトランジスタＱ１６には、フォトダイオード１０に照射した光の強度に応じた電流が流れるようになっている。

次に、ダイナミックレンジについて、図６を用いて説明する。図６は、上記出力回路１２の最大出力電圧Ｖｍａｘの電源電圧Ｖｃｃへの依存を示す説明図である。なお、同図では、便宜上、アンプ用バイアス回路１３および出力用バイアス回路１４（図１）については省略されている。また、フォトダイオード１０から出力回路１２までの説明は、上述と同様であるため、その説明を省略する。

出力回路１２の後段には、同図に示すように、出力端子２３を介して、抵抗４０を備えた、後段ＬＳＩ２４が配設されている。

この図６のダイナミックレンジでは、図５において流さなければいけない電流Ｉ８の大きさの決め方を説明する。

図５では、フォトダイオード１０で変換された信号の大きさに応じてトランジスタＱ１５・トランジスタＱ１６のコレクタ電流が変わり、（電流Ｉ８の電流値）−（Ｑ１５・Ｑ１６のコレクタ電流の電流値の和）が出力端子２３から電流Ｉ９として流れる。従って、電流Ｉ９の大きさの範囲は、フォトダイオード１０で変換される信号の大きさで決まる。

一方、図５の回路構成上で決まる電流Ｉ９の上限値は、トランジスタＱ１５・Ｑ１６がＯＦＦのときに起こり、（電流Ｉ９の上限値）＝（電流Ｉ８の電流値）となります。従って、図６の電流Ｉ９の最大値は、上限値である電流Ｉ８の電流値以下でなければならない。逆に言えば、電流Ｉ８の電流値は、電流Ｉ９の最大値以上に設定する必要がある。

また、図６では、入力抵抗４０にかかる電圧は、抵抗４０の抵抗値をＲｉｎとすると、Ｉ９×Ｒｉｎとなる。また、図５から分かるように、入力抵抗４０にかかる電圧は（電源電圧Ｖｃｃ）−（トランジスタＱ１３・Ｑ１４のＶｃｅ）である。従って、（Ｉ９×Ｒｉｎ）＝（電源電圧Ｖｃｃ）−（トランジスタＱ１３・Ｑ１４のＶｃｅ）となる。

ここで、（トランジスタＱ１３・Ｑ１４のＶｃｅ）の値はＩｃ−Ｖｃｅの静特性より一定のコレクタ電流（＝Ｉ７）の下（アーリー効果なしと仮定し、さらにベース電流が一定）で変わりうるものであり、その最小値を飽和電圧と呼んでいるが、コレクタ電流を一定にする限り、Ｖｃｅは、この飽和電圧より低下しない。この飽和電圧のことを「Ｖｓａｔ＝約０．３Ｖ」という。

従って、Ｖｍａｘ＝（Ｉ９×Ｒｉｎの最大値）≦（電源電圧Ｖｃｃ）−（飽和電圧Ｖｓａｔ）となる。Ｉ９＝Ｖｍａｘ／Ｒｉｎとなるので、
Ｉ８（Ｉｏｕｔ×２）≧Ｉ９＝Ｖｍａｘ／Ｒｉｎ・・・（４）
としなければならない。

上記の説明では、Ｖｍａｘは、（Ｉ９×Ｒｉｎの最大値）のことであり、Ｖｍａｘの回路構成上の制約からくる上限は、（Ｖｃｃ−Ｖｓａｔ）である。この（Ｖｍａｘの上限値）＝（Ｖｃｃ−Ｖｓａｔ）がダイナミックレンジの上限を規定している。すなわち、（Ｖｍａｘの上限値）は電源電圧Ｖｃｃに依存して増減する。このように、出力回路用のバイアス電流は、Ｉ８≧Ｉ９＝Ｖｍａｘ／Ｒｉｎというように、電源電圧Ｖｃｃに応じて変えなければならない。

逆に言えば、電源電圧Ｖｃｃが小さくなれば、その分、Ｉ８を小さくすることができる。すなわち、必要最小限のバイアス電流Ｉ８は、電源電圧Ｖｃｃに応じて変化する。

上記事項を踏まえて、出力回路１２のＶｍａｘは、電源電圧Ｖｃｃに応じて増減する。電源電圧Ｖｃｃが、Ｖｃｃｍａｘ〜Ｖｃｃｍｉｎまで変化すると、
出力回路１２の最大出力電圧Ｖｍａｘは、
Ｖｃｃｍｉｎ−Ｖｓａｔ≦Ｖｍａｘ≦Ｖｃｃｍａｘ−Ｖｓａｔ・・・（５）
と変化する。

従って、上記式（４）・式（５）から
（Ｉｏｕｔ×２）ｍａｘ＝（Ｖｃｃｍａｘ−Ｖｓａｔ）／Ｒｉｎから（Ｉｏｕｔ×２）ｍｉｎ＝（Ｖｃｃｍｉｎ−Ｖｓａｔ）／Ｒｉｎへと電源電圧Ｖｃｃの増減に伴って、電流Ｉ９を可変させることができるので消費電流のロスがなく理想的である。

次に、このように、消費電力のロスを極力減らせるような、図４に示した出力用バイアス回路１４の抵抗３８、電流（定電流）Ｉ４、電流（依存型電流）Ｉ５の値を求める。抵抗３８の抵抗値をＲｘとする。

電源電圧Ｖｃｃの範囲をＶｃｃｍａｘ〜Ｖｃｃｍｉｎとすると、電流Ｉ９は、上記したように
（Ｉｏｕｔ×２）ｍａｘ＝（Ｖｃｃｍａｘ−Ｖｓａｔ）／Ｒｉｎ〜Ｉ９ｍｉｎ＝（Ｖｃｃｍｉｎ−Ｖｓａｔ）／Ｒｉｎで可変する。

さらに、上記したように、電流Ｉ６の値は、電流Ｉ９の値を図５の定電流源部２０に設けたトランジスタの数（トランジスタの倍率；本実施の形態では２）で割った値に等しい。

従って、
（Ｉｏｕｔ）ｍａｘ＝（Ｉｏｕｔ×２）ｍａｘ／２
（Ｉｏｕｔ）ｍｉｎ＝（Ｉｏｕｔ×２）ｍｉｎ／２
となる。

ゆえに、
Ｒｘ＝（Ｖｃｃｍａｘ−Ｖｃｃｍｉｎ）／（Ｉｏｕｔ）ｍａｘ−（Ｉｏｕｔ）ｍｉｎ
Ｉｘ＝（Ｖｃｃ−２ＶＢＥ）／Ｒｘ
Ｉｏ＝Ｉｏｕｔ−Ｉｘ
となり、電源電圧Ｖｃｃに依存した出力電流を供給することができる。
そして、
Ｒｘ＝（Ｖｃｃｍａｘ−Ｖｃｃｍｉｎ）／（Ｉｏｕｔ）ｍａｘ−（Ｉｏｕｔ）ｍｉｎ
Ｉｘｍｉｎ＝（Ｖｃｃｍｉｎ−２ＶＢＥ）／Ｒｘ
Ｉｏ＝Ｉ６ｍｉｎ−Ｉｘｍｉｎ
となるような、抵抗３８、電流Ｉ４、および電流Ｉ５を用いることによって、消費電力のロスを最大限なくすことができる。

以上のように、本実施の形態では、出力回路１２のバイアス電流の基準電流として設定される電流Ｉ８の電流値Ｉｏｕｔ×２は、
Ｉｏｕｔ×２＝（Ｉｏ＋（Ｖｃｃ−２ＶＢＥ）／Ｒｘ）×２
であるため、電源電圧Ｖｃｃに依存する。

従って、電流Ｉ８と電流値が等しい電流Ｉ９もＶｃｃに依存する。従って、電源電圧Ｖｃｃの値に応じて、電流（出力電流）Ｉ９を調整することができる。このため、消費電力のロスをなくすことができる。

なお、本実施の形態では、トランジスタの倍率を２とした、これは単なる一例にすぎず、任意の自然数ｎでもよいことは言うまでもない。また、ＣＤプレーヤーやＤＶＤプレーヤーなどのポータブル機器（光ディスク記録再生装置）は、電力の消費を極力減らして、長時間再生することが求められている。

すなわち、これらの機器に使用される受光アンプ素子は、受光アンプ回路（アンプ回路）一体型の受光アンプ素子であり、アンプ回路における消費電流と電源電圧とを低減（消費電力を低減）することが求められている。

光ディスクメディア（光ディスク）は、−ROM、−R、±RW、および−RAMなど多岐にわたる。これらすべての光ディスクに対応し、再生可能にするために受光アンプ素子には、感度の上昇、および出力ダイナミックレンジの拡大という特性が求められている。このように、ダイナミックレンジを拡大するためには、電源電圧と出力ドライブ電流とを高くすることが必要である。

しかしながら、上記のように、出力ダイナミックレンジを拡大するには、電源電圧と、出力（ドライブ）電流と、を高くすることが必要であるため、消費電流の低減とは、トレードオフの関係になる。本発明は、消費電力を極力減らしてダイナミックレンジの確保を満たせるために電源電圧の増減に依存して出力ドライブ電流を増減する受光アンプ素子のバイアス回路の構成、回路機構について述べたものである。

なお、本実施の形態では、電源電圧を全ての回路で共通にしたが、各回路毎に設けてもよい。

〔実施の形態２〕
本発明の他の実施形態について、図７を用いて説明する。本実施の形態では、上記実施の形態との相違点について説明するため、説明の便宜上、上記実施の形態で説明した部材と同様の機能を有する部材には同一の番号を付し、その説明を省略する。

上記実施の形態１における出力用バイアス回路１４は、抵抗３８を備えた依存型電流源部５５を有していた（図４）。しかしながら、依存型電流源部５５は、上記の構成に限られない。

図７は、本実施の形態の出力用バイアス回路の回路構成を示す回路図である。出力用バイアス回路５９は、同図に示すように、定電流源部４１と、依存型電流源部（本発明の「電源電圧依存手段」）４２とを有している。

定電流源部４１は、上記図４に示した定電流源部５８と異なり、トランジスタＱ１１のエミッタに抵抗４５が接続されている。この抵抗４５は、電源電圧Ｖｃｃに接続されている。

従って、この出力用バイアス回路５９の後段に出力端子４７を介して接続される出力回路１２は、この出力回路１２に配設されるトランジスタＱ１３・１４と、トランジスタＱ１１とがカレントミラーを構成するために、トランジスタＱ１３・１４のエミッタと電源電圧Ｖｃｃとの間に抵抗（不図示）を接続する必要がある。

さらに、依存型電流源部４２は、トランジスタＱ１７・１８、および抵抗４３を有している。そして、このトランジスタＱ１７とトランジスタＱ１８とでカレントミラーを構成している。

抵抗４３（本発明の「第２の抵抗」）は一端が電源電圧Ｖｃｃに接続されている一方、他端がｎｐｎ型のトランジスタＱ１７のコレクタおよびベースに接続されている。トランジスタＱ１７のエミッタはグランドに接続されている。また、トランジスタＱ１７はダイオード接続されている。

また、ｎｐｎ型のトランジスタＱ１８のベースは、トランジスタＱ１７のベースに接続されている。トランジスタＱ１８のエミッタはグランドに接続されている。トランジスタＱ１８のコレクタは、トランジスタＱ１１のコレクタ、トランジスタＱ１２のベース、およびトランジスタＱ１０のコレクタに接続されている。アンプ用バイアス回路１３のバイアス電圧を入力に用いて、基準電流源の定電流Ｉ４をトランジスタＱ１０で作成する。

このトランジスタＱ１０と並列に、電源電圧Ｖｃｃに依存する依存型電流源部４２のトランジスタＱ１８を接続する。これによって、トランジスタＱ１７に流れる電流と電流値が等しい電流Ｉ５が、トランジスタＱ１８にも流れる。従って、出力回路のバイアス基準電流が、（Ｉ５＋Ｉ４）となる。

本実施の形態では、抵抗４３の抵抗値をＲｘ’、抵抗４３の両端にかかる電圧を（Ｖｃｃ−ＶＢＥ）、電源電圧値をＶｃｃ’、トランジスタＱ１０に流れる電流Ｉ４の電流値をＩｘ’、トランジスタＱ１８に流れる電流Ｉ５の電流値をＩｏ’トランジスタＱ１１に流れる電流Ｉ６に流れる電流Ｉ６の電流値をＩｏｕｔ’、トランジスタＱ１１に流れる電流Ｉ６に流れる電流Ｉ６の最大値をＩｏｕｔｍａｘ’、最小値をＩｏｕｔｍｉｎ’とすると、
上記実施の形態と同様にして、
Ｒｘ’＝（Ｖｃｃｍａｘ’−Ｖｃｃｍｉｎ’）／（Ｉｏｕｔｍａｘ’−Ｉｏｕｔｍｉｎ’）
Ｉｘ’＝（Ｖｃｃ’−ＶＢＥ’）／Ｒｘ’
Ｉｏ’＝Ｉｏｕｔ’−Ｉｘ’
となり、電源電圧に依存した出力電流を供給することができ、さらに、
Ｒｘ’＝（Ｖｃｃｍａｘ’−Ｖｃｃｍｉｎ’）／（Ｉｏｕｔｍａｘ’−Ｉｏｕｔｍｉｎ’）
Ｉｘ’＝（Ｖｃｃｍｉｎ’−ＶＢＥ）／Ｒｘ’
Ｉｏ’＝Ｉｏｕｔｍｉｎ’−Ｉｘ’
とすることによって、上記実施の形態１と同様に、消費電力のロスを最大限なくすことができる。

なお、抵抗４５の抵抗値は、図３における抵抗３３・３４・３５、および図４における抵抗３７と互いに等しい。また、抵抗４３の抵抗値は、図４における抵抗３８と互いに抵抗値が等しい。

〔実施の形態３〕
本発明のさらに他の実施形態について図８を用いて説明する。本実施の形態では、上記実施の形態１・２との相違点について説明するため、説明の便宜上、実施の形態１・２で説明した部材と同様の機能を有する部材には同一の番号を付し、その説明を省略する。

図８は、本実施の形態の出力用バイアス回路の回路構成を示す回路図である。出力用バイアス回路４９は、同図に示すように、定電流源部４１と、依存型電流源部５７とを有している。

依存型電流源部５７は、図示しない抵抗（本発明の「第３の抵抗」）を外付けで挿入できるようなパッド（本発明の「調整用パッド」）５２を有している。パッド５２は、定電流源部４１の定電流を作成するトランジスタＱ１０と並列に接続されている。

具体的には、パッド５２は、トランジスタＱ１０のコレクタ、トランジスタＱ１１のコレクタ、およびトランジスタＱ１２のベースに接続されている。このパッド５２に抵抗を挿入することによって、すなわち、図示しない外部抵抗を設置することによって、上記実施の形態１・２と同様に、電源電圧に依存した出力電流を供給することができ、消費電力のロスをなくすことができるともに、プロセス工程のばらつきなどによる特性不良を補正することができる。

本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明の受光アンプ素子は、ＣＤプレーヤー、ＤＶＤプレーヤーなどに搭載された光ピックアップに特に好適に適用できる。

本発明の実施形態の受光アンプ素子を示すブロック図である。 本発明の受光アンプ素子を搭載した光ピックアップ装置の概略構成図である。 アンプ用バイアス回路の回路構成を示す回路図である。 本発明の実施の形態１の出力用バイアス回路の回路構成を示す回路図である。 図１における出力回路の回路構成を示す回路図である。 ダイナミックレンジ特性と電源電圧との関係を示す説明図である。 本発明の実施の形態２の出力用バイアス回路の回路構成を示す回路図である。 本発明の実施の形態３の出力用バイアス回路の回路構成を示す回路図である。 従来の受光アンプ素子を示すブロック図である。 従来のアンプ用バイアス回路の回路構成を示す回路図である。

符号の説明

１ 光ピックアップ装置
２ 光ディスク
１０ フォトダイオード（受光素子）
１１ アンプ回路
１２ 出力回路
１３ アンプ用バイアス回路
１４ 出力用バイアス回路
３８ 抵抗（第１の抵抗）
４２ 依存型電流源部（電源電圧依存手段）
４３ 抵抗（第２の抵抗）
５２ パッド（調整用パッド）
Ｉ３ 電流（アンプ回路バイアス基準電流）
Ｉ４ 電流（定電流）
Ｉ６ 電流（出力回路バイアス基準電流）
Ｖｃｃ 電源電圧（電源電圧値）
Ｑ１１ トランジスタ（第１のトランジスタ）
Ｑ１２ トランジスタ（第２のトランジスタ）
Ｑ１８ トランジスタ（第４のトランジスタ）
Ｑ１７ トランジスタ（第３のトランジスタ）

Claims (13)

1. 受光信号を電気信号に変換する受光素子と、
   変換された電気信号を増幅するアンプ回路と、
   上記アンプ回路にて増幅された電気信号を出力するための出力回路と、
   カレントミラーによって、出力回路バイアス基準電流に応じた電流を出力回路へ伝達する出力用バイアス回路と、
   アンプ回路バイアス基準電流に応じた電流をアンプ回路へ伝達するアンプ用バイアス回路と、を有する光ピックアップ用受光アンプ素子であって、
   上記出力用バイアス回路には、定電流源と、この定電流源に接続される第１の抵抗と、が備えられ、この第１の抵抗と上記定電流源との接続点一方の電位が上記出力用バイアス回路の電源電圧値の増減に依存して変化し、
   上記定電流源を流れる電流と上記第１の抵抗を流れる電流との和を上記出力回路バイアス基準電流とすることを特徴とすることを特徴とする光ピックアップ用受光アンプ素子。
2. エミッタが上記出力用バイアス回路の電源電圧に接続され、かつ、カレントミラーを構成する第１のトランジスタと、
   上記カレントミラーのベース間とエミッタが接続され、かつ、第１のトランジスタのコレクタおよび上記接続点の一方と、ベースとが接続されている第２のトランジスタと、を有することを特徴とする請求項１に記載の光ピックアップ用受光アンプ素子。
3. 上記定電流の電流値をＩｏ、上記第１の抵抗に流れる電流の電流値をＩｘ、第１の抵抗の抵抗値をＲｘ、トランジスタのベース・エミッタ間電圧をＶＢＥ、上記出力用バイアス回路の電源電圧値をＶｃｃ、上記出力用バイアス回路の電源電圧の最大値をＶｃｃｍａｘ、上記出力用バイアス回路の電源電圧の最小値をＶｃｃｍｉｎ、出力回路バイアス基準電流値をＩｏｕｔ、出力回路バイアス基準電流の最大値をＩｏｕｔｍａｘ、および出力回路バイアス基準電流の最小値をＩｏｕｔｍｉｎ、とした場合、
   Ｒｘ＝（Ｖｃｃｍａｘ−Ｖｃｃｍｉｎ）／（Ｉｏｕｔｍａｘ−Ｉｏｕｔｍｉｎ）
   Ｉｘ＝（Ｖｃｃ−２ＶＢＥ）／Ｒｘ
   Ｉｏ＝Ｉｏｕｔ−Ｉｘ
   を満たすことを特徴とする請求項２に記載の光ピックアップ用受光アンプ素子。
4. 受光信号を電気信号に変換する受光素子と、
   変換された電気信号を増幅するアンプ回路と、
   上記アンプ回路にて増幅された電気信号を出力するための出力回路と、
   カレントミラーによって、出力回路バイアス基準電流に応じた電流を出力回路へ伝達する出力用バイアス回路と、
   アンプ回路バイアス基準電流に応じた電流をアンプ回路へ伝達するアンプ用バイアス回路と、を有する光ピックアップ用受光アンプ素子であって、
   上記出力用バイアス回路は、定電流源と、電源電圧依存手段とを有しており、
   上記電源電圧依存手段は、出力用バイアス回路の電源電圧に接続された第２の抵抗と、この第２の抵抗にコレクタおよびベースが接続された第３のトランジスタと、この第３のトランジスタとカレントミラーを構成する第４のトランジスタと、を備えており、
   この第４のトランジスタが上記の定電流源と接続されており、
   第４のトランジスタを流れる電流と、定電流源を流れる電流との和を上記出力回路バイアス基準電流とすることを特徴とする光ピックアップ用受光アンプ素子。
5. 上記定電流の電流値をＩｏ’、上記電源電圧依存手段よって生成される電流の電流値をＩｘ’、第２の抵抗の抵抗値をＲｘ’、トランジスタのベース・エミッタ間電圧をＶＢＥ、上記出力用バイアス回路の電源電圧値をＶｃｃ’、上記出力用バイアス回路の電源電圧の最大値をＶｃｃｍａｘ’、上記出力用バイアス回路の電源電圧の最小値をＶｃｃｍｉｎ’、出力回路バイアス基準電流をＩｏｕｔ’、出力回路バイアス基準電流の最大値Ｉｏｕｔｍａｘ’、および出力回路バイアス基準電流の最小値をＩｏｕｔｍｉｎ’とした場合、
   Ｒｘ’＝（Ｖｃｃｍａｘ’−Ｖｃｃｍｉｎ’）／（Ｉｏｕｔｍａｘ’−Ｉｏｕｔｍｉｎ’）
   Ｉｘ’＝（Ｖｃｃ’−ＶＢＥ）／Ｒｘ’
   Ｉｏ’＝Ｉｏｕｔ’−Ｉｘ’
   を満たすことを特徴とする請求項４に記載の光ピックアップ用受光アンプ素子。
6. 受光信号を電気信号に変換する受光素子と、
   変換された電気信号を増幅するアンプ回路と、
   上記アンプ回路にて増幅された電気信号を出力するための出力回路と、
   カレントミラーによって、出力回路バイアス基準電流に応じた電流を出力回路へ伝達する出力用バイアス回路と、
   アンプ回路バイアス基準電流に応じた電流をアンプ回路へ伝達するアンプ用バイアス回路と、を有する光ピックアップ用受光アンプ素子であって、
   上記出力用バイアス回路には、定電流源と、この定電流源に接続される第３の抵抗を外付けできる調整用パッドとが備えられ、この調整用パッドと上記定電流源との接続点の一方の電位が上記出力用バイアス回路の電源電圧値の増減に依存して変化し、
   上記定電流源の電流と上記第３の抵抗を流れる電流との和を上記出力回路バイアス基準電流とすることを特徴とする光ピックアップ用受光アンプ素子。
7. 上記請求項１ないし６のいずれか１項に記載の光ピックアップ用受光アンプ素子を用いた光ピックアップ装置。
8. カレントミラーによって、出力回路バイアス基準電流に応じた電流を出力回路へ伝達する出力用バイアス回路と、アンプ回路バイアス基準電流に応じた電流をアンプ回路へ伝達するアンプ用バイアス回路とを有するバイアス回路であって、
   上記出力用バイアス回路には、定電流源と、この定電流源に接続される第１の抵抗と、が備えられ、この第１の抵抗と上記定電流源との接続点一方の電位が上記出力用バイアス回路の電源電圧値の増減に依存して変化し、
   上記定電流源を流れる電流と上記第１の抵抗を流れる電流との和を上記出力回路バイアス基準電流とすることを特徴とするバイアス回路。
9. エミッタが上記出力用バイアス回路の電源電圧に接続され、かつ、カレントミラーを構成する第１のトランジスタと、
   上記カレントミラーのベース間とエミッタが接続され、かつ、第１のトランジスタのコレクタおよび上記接続点の一方と、ベースとが接続されている第２のトランジスタと、を有することを特徴とする請求項８に記載のバイアス回路。
10. 上記定電流の電流値をＩｏ、上記第１の抵抗に流れる電流の電流値をＩｘ、第１の抵抗の抵抗値をＲｘ、トランジスタのベース・エミッタ間電圧をＶＢＥ、上記出力用バイアス回路の電源電圧値をＶｃｃ、上記出力用バイアス回路の電源電圧の最大値をＶｃｃｍａｘ、上記出力用バイアス回路の電源電圧の最小値をＶｃｃｍｉｎ、出力回路バイアス基準電流値をＩｏｕｔ、出力回路バイアス基準電流の最大値をＩｏｕｔｍａｘ、および出力回路バイアス基準電流の最小値をＩｏｕｔｍｉｎ、とした場合、
    Ｒｘ＝（Ｖｃｃｍａｘ−Ｖｃｃｍｉｎ）／（Ｉｏｕｔｍａｘ−Ｉｏｕｔｍｉｎ）
    Ｉｘ＝（Ｖｃｃ−２ＶＢＥ）／Ｒｘ
    Ｉｏ＝Ｉｏｕｔ−Ｉｘ
    を満たすことを特徴とする請求項９に記載のバイアス回路。
11. カレントミラーによって、出力回路バイアス基準電流に応じた電流を出力回路へ伝達する出力用バイアス回路と、アンプ回路バイアス基準電流に応じた電流をアンプ回路へ伝達するアンプ用バイアス回路とを有するバイアス回路であって、
    上記出力用バイアス回路は、定電流源と、電源電圧依存手段とを有しており、
    上記電源電圧依存手段は、出力用バイアス回路の電源電圧に接続された第２の抵抗と、この第２の抵抗にコレクタおよびベースが接続された第３のトランジスタと、この第３のトランジスタとカレントミラーを構成する第４のトランジスタと、を備えており、
    この第４のトランジスタが上記の定電流源と接続されており、
    第４のトランジスタを流れる電流と、定電流源を流れる電流との和を上記出力回路バイアス基準電流とすることを特徴とするバイアス回路。
12. 上記定電流の電流値をＩｏ’、上記電源電圧依存手段よって生成される電流の電流値をＩｘ’、第２の抵抗の抵抗値をＲｘ’、トランジスタのベース・エミッタ間電圧をＶＢＥ、上記出力用バイアス回路の電源電圧値をＶｃｃ’、上記出力用バイアス回路の電源電圧の最大値をＶｃｃｍａｘ’、上記出力用バイアス回路の電源電圧の最小値をＶｃｃｍｉｎ’、出力回路バイアス基準電流をＩｏｕｔ’、出力回路バイアス基準電流の最大値Ｉｏｕｔｍａｘ’、および出力回路バイアス基準電流の最小値をＩｏｕｔｍｉｎ’とした場合、
    Ｒｘ’＝（Ｖｃｃｍａｘ’−Ｖｃｃｍｉｎ’）／（Ｉｏｕｔｍａｘ’−Ｉｏｕｔｍｉｎ’）
    Ｉｘ’＝（Ｖｃｃ’−ＶＢＥ）／Ｒｘ’
    Ｉｏ’＝Ｉｏｕｔ’−Ｉｘ’
    を満たすことを特徴とする請求項１１に記載のバイアス回路。
13. カレントミラーによって、出力回路バイアス基準電流に応じた電流を出力回路へ伝達する出力用バイアス回路と、アンプ回路バイアス基準電流に応じた電流をアンプ回路へ伝達するアンプ用バイアス回路とを有するバイアス回路であって、
    上記出力用バイアス回路には、定電流源と、この定電流源に接続される第３の抵抗を外付けできる調整用パッドとが備えられ、この調整用パッドと上記定電流源との接続点の一方の電位が上記出力用バイアス回路の電源電圧値の増減に依存して変化し、
    上記定電流源の電流と上記第３の抵抗を流れる電流との和を上記出力回路バイアス基準電流とすることを特徴とするバイアス回路。

Images