JPH0666606B2 - 電流増幅回路 - Google Patents
電流増幅回路Info
- Publication number
- JPH0666606B2 JPH0666606B2 JP1312551A JP31255189A JPH0666606B2 JP H0666606 B2 JPH0666606 B2 JP H0666606B2 JP 1312551 A JP1312551 A JP 1312551A JP 31255189 A JP31255189 A JP 31255189A JP H0666606 B2 JPH0666606 B2 JP H0666606B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- signal
- bias
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 230000003321 amplification Effects 0.000 description 11
- 238000003199 nucleic acid amplification method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000000605 extraction Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000003503 early effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、集積回路化された電流増幅回路に係り、特に
フォトダイオード等のような高い出力抵抗を持つ電流信
号源からの電流信号入力を増幅する入力前置増幅回路等
に使用される。
フォトダイオード等のような高い出力抵抗を持つ電流信
号源からの電流信号入力を増幅する入力前置増幅回路等
に使用される。
（従来の技術） フォトダイオードからの電流信号入力を増幅する入力前
置増幅回路として、従来、以下に述べるような各種の増
幅回路が使用されている。
置増幅回路として、従来、以下に述べるような各種の増
幅回路が使用されている。
即ち、第６図（ａ）の増幅回路は、フォトダイオードPD
からの電流信号入力をオペアンプOAで受け、このオペア
ンプOAの入出力端間に接続された抵抗Ｒにより電圧信号
に変換して増幅し、電圧信号を出力している。
からの電流信号入力をオペアンプOAで受け、このオペア
ンプOAの入出力端間に接続された抵抗Ｒにより電圧信号
に変換して増幅し、電圧信号を出力している。
また、第６図（ｂ）の増幅回路は、フォトダイオードPD
からの電流信号入力をオペアンプOAで受け、このオペア
ンプOAの入出力端間に接続されたダイオードＤにより電
圧信号に変換（対数圧縮）して増幅し、電圧信号を出力
している。
からの電流信号入力をオペアンプOAで受け、このオペア
ンプOAの入出力端間に接続されたダイオードＤにより電
圧信号に変換（対数圧縮）して増幅し、電圧信号を出力
している。
また、第７図（ａ）の増幅回路は、フォトダイオードPD
からの電流信号入力をそのままカレントミラー型電流増
幅回路50で受けて電流増幅し、電流信号を出力してい
る。
からの電流信号入力をそのままカレントミラー型電流増
幅回路50で受けて電流増幅し、電流信号を出力してい
る。
また、第８図（ａ）の増幅回路は、フォトダイオードPD
からの電流信号入力をそのままオペアンプ60で受けて電
流増幅し、電流信号を出力している。
からの電流信号入力をそのままオペアンプ60で受けて電
流増幅し、電流信号を出力している。
ところで、一般に、フォトダイオードは高い出力抵抗を
持ち、フォトダイオードからの電流信号入力のダイナミ
ックレンジは１μＡ〜100μＡと広い。
持ち、フォトダイオードからの電流信号入力のダイナミ
ックレンジは１μＡ〜100μＡと広い。
このため、電流・電圧変換を行う方式の第６図（ａ）に
示した増幅回路は対応が困難であり、第６図（ｂ）に示
した増幅回路は、高い変換精度を得ることが困難である
等の問題があった。
示した増幅回路は対応が困難であり、第６図（ｂ）に示
した増幅回路は、高い変換精度を得ることが困難である
等の問題があった。
また、第７図（ａ）の増幅回路は、入力ダイナミックレ
ンジを広くとることが可能であるが、入力インピーダン
スが高いので、フォトダイオードPDの接合容量などの寄
生容量Ｃの影響を強く受け、第７図（ｂ）に示す等価回
路のように、入力抵抗Rinとオペアンプの帰還入力端の
寄生容量Ｃとの時定数による位相遅れが生じ、周波数対
帯域が制限されると共にオペアンプの動作が不安定にな
る。即ち、第９図に示す周波数特性のように、高い周波
数領域で利得が大きくなり、高精度の入出力特性が得ら
れない。
ンジを広くとることが可能であるが、入力インピーダン
スが高いので、フォトダイオードPDの接合容量などの寄
生容量Ｃの影響を強く受け、第７図（ｂ）に示す等価回
路のように、入力抵抗Rinとオペアンプの帰還入力端の
寄生容量Ｃとの時定数による位相遅れが生じ、周波数対
帯域が制限されると共にオペアンプの動作が不安定にな
る。即ち、第９図に示す周波数特性のように、高い周波
数領域で利得が大きくなり、高精度の入出力特性が得ら
れない。
これに対して、第８図（ａ）の増幅回路は、オペアンプ
60の帰還入力端にフォトダイオードPDからの電流信号を
入力しているので、入力インピーダンスが低く、フォト
ダイオードPDの接合容量などの寄生容量Ｃの影響をあま
り受けず、周波数特性が改善されている。
60の帰還入力端にフォトダイオードPDからの電流信号を
入力しているので、入力インピーダンスが低く、フォト
ダイオードPDの接合容量などの寄生容量Ｃの影響をあま
り受けず、周波数特性が改善されている。
しかし、第８図（ａ）の増幅回路は、オペアンプ60の信
号電流検出用トランジスタ61に信号電流以外の電流が流
れないので、信号電流の大きさにより周波数特性が変化
し、高精度の入出力特性が得られない。また、オペアン
プ60の出力段にも信号電流以外の電流が流れないので、
出力インピーダンスが高くなる。そして、第８図（ｂ）
に示す等価回路のように、出力抵抗Routと帰還入力端の
寄生容量Ｃとの時定数による位相遅れが生じ、周波数対
帯域が制限されると共にオペアンプ60の動作が不安定に
なる。
号電流検出用トランジスタ61に信号電流以外の電流が流
れないので、信号電流の大きさにより周波数特性が変化
し、高精度の入出力特性が得られない。また、オペアン
プ60の出力段にも信号電流以外の電流が流れないので、
出力インピーダンスが高くなる。そして、第８図（ｂ）
に示す等価回路のように、出力抵抗Routと帰還入力端の
寄生容量Ｃとの時定数による位相遅れが生じ、周波数対
帯域が制限されると共にオペアンプ60の動作が不安定に
なる。
（発明が解決しようとする課題） 上記したように従来の電流増幅回路は、フォトダイオー
ド等のような高い出力抵抗を持つ電流信号源からの電流
信号入力をそのまま受けて電流増幅する場合、信号電流
の大きさにより周波数特性が変化したり、出力抵抗に依
存する時定数により周波数対帯域が制限されると共に動
作が不安定になるという問題がある。
ド等のような高い出力抵抗を持つ電流信号源からの電流
信号入力をそのまま受けて電流増幅する場合、信号電流
の大きさにより周波数特性が変化したり、出力抵抗に依
存する時定数により周波数対帯域が制限されると共に動
作が不安定になるという問題がある。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、周波数特性および出力インピーダンス特性を
改善し、高精度の入出力特性、安定な動作を得ることが
可能な電流増幅回路を提供することにある。
の目的は、周波数特性および出力インピーダンス特性を
改善し、高精度の入出力特性、安定な動作を得ることが
可能な電流増幅回路を提供することにある。
［発明の構成］ （課題を解決するための手段） 本発明は、高い出力抵抗を持つ電流信号源からの電流信
号入力を増幅して出力する電流増幅回路において、入力
端・出力端間に帰還ループを有し、電流信号入力を上記
入力端に受けて電流増幅し、上記帰還ループを通して信
号電流が流れる信号電流検出用トランジスタを出力段に
有するオペアンプと、このオペアンプの信号電流検出用
トランジスタに常にバイアス電流を流すバイアス電流加
算回路と、上記信号電流検出用トランジスタに流れる信
号電流およびバイアス電流の和電流に等しい大きさの電
流が流れるトランジスタを有し、このトランジスタに流
れる電流からバイアス電流を減算して信号電流のみを出
力するバイアス電流減算回路と、前記各バイアス電流の
大きさを定める基準バイアス発生回路とを具備すること
を特徴とする。
号入力を増幅して出力する電流増幅回路において、入力
端・出力端間に帰還ループを有し、電流信号入力を上記
入力端に受けて電流増幅し、上記帰還ループを通して信
号電流が流れる信号電流検出用トランジスタを出力段に
有するオペアンプと、このオペアンプの信号電流検出用
トランジスタに常にバイアス電流を流すバイアス電流加
算回路と、上記信号電流検出用トランジスタに流れる信
号電流およびバイアス電流の和電流に等しい大きさの電
流が流れるトランジスタを有し、このトランジスタに流
れる電流からバイアス電流を減算して信号電流のみを出
力するバイアス電流減算回路と、前記各バイアス電流の
大きさを定める基準バイアス発生回路とを具備すること
を特徴とする。
（作 用） 基準バイアス発生回路から基準バイアスが与えられる各
トランジスタに基準電流源の基準電流に等しい大きさの
電流が流れる。これにより、オペアンプ出力段の信号電
流検出用トランジスタには、帰還ループを通して信号電
流が流れると共にバイアス電流加算回路から常にバイア
ス電流が流れ、信号電流はバイアス電流との和として検
出される。そして、この信号電流検出用トランジスタの
電流に等しい大きさの電流がバイアス電流減算回路のト
ランジスタに流れ、このトランジスタに流れる電流から
バイアス電流が減算されて信号電流のみが取り出される
ようになる。
トランジスタに基準電流源の基準電流に等しい大きさの
電流が流れる。これにより、オペアンプ出力段の信号電
流検出用トランジスタには、帰還ループを通して信号電
流が流れると共にバイアス電流加算回路から常にバイア
ス電流が流れ、信号電流はバイアス電流との和として検
出される。そして、この信号電流検出用トランジスタの
電流に等しい大きさの電流がバイアス電流減算回路のト
ランジスタに流れ、このトランジスタに流れる電流から
バイアス電流が減算されて信号電流のみが取り出される
ようになる。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図は集積回路化された電流増幅回路を示しており、
集積回路外部のフォトダイオードPDからの電流信号入力
をそのままオペアンプ１で受けて電流増幅し、電流信号
を出力するものである。この電流増幅回路は、バイポー
ラトランジスタ群が用いられており、オペアンプ１と、
このオペアンプ１の出力段のトランジスタQ8、Q9に常に
バイアス電流を流すバイアス電流加算回路２と、上記オ
ペアンプ１の出力段の信号電流検出用トランジスタQ9の
出力電流からバイアス電流を減算するバイアス電流減算
回路３と、基準バイアス発生回路４とからなり、1aは信
号電流入力端子（オペアンプ入力端）、1bはオペアンプ
出力端、1cはオペアンプ入・出力端間の帰還ループ、3a
は信号電流出力端子、Vccは電源電位、GNDは接地電位で
ある。
集積回路外部のフォトダイオードPDからの電流信号入力
をそのままオペアンプ１で受けて電流増幅し、電流信号
を出力するものである。この電流増幅回路は、バイポー
ラトランジスタ群が用いられており、オペアンプ１と、
このオペアンプ１の出力段のトランジスタQ8、Q9に常に
バイアス電流を流すバイアス電流加算回路２と、上記オ
ペアンプ１の出力段の信号電流検出用トランジスタQ9の
出力電流からバイアス電流を減算するバイアス電流減算
回路３と、基準バイアス発生回路４とからなり、1aは信
号電流入力端子（オペアンプ入力端）、1bはオペアンプ
出力端、1cはオペアンプ入・出力端間の帰還ループ、3a
は信号電流出力端子、Vccは電源電位、GNDは接地電位で
ある。
上記オペアンプ１において、差動増幅用のPNPトランジ
スタQ1およびQ2の各ベースは対応して前記オペアンプ入
力端1aおよびバイアス電源VBに接続されている。Vcc電
位と上記差動対トランジスタQ1およびQ2のエミッタ共通
接続点との間には定電流源用のPNPトランジスタQ3が接
続され、上記差動対トランジスタQ1およびQ2の各コレク
タとGNDとの間には対応してNPNトランジスタQ4およびQ5
が接続されている。ここで、上記NPNトランジスタQ4は
コレクタ・ベース相互が接続され、このNPNトランジス
タQ4のベースにNPNトランジスタQ5のベースが接続（カ
レントミラー接続）されている。
スタQ1およびQ2の各ベースは対応して前記オペアンプ入
力端1aおよびバイアス電源VBに接続されている。Vcc電
位と上記差動対トランジスタQ1およびQ2のエミッタ共通
接続点との間には定電流源用のPNPトランジスタQ3が接
続され、上記差動対トランジスタQ1およびQ2の各コレク
タとGNDとの間には対応してNPNトランジスタQ4およびQ5
が接続されている。ここで、上記NPNトランジスタQ4は
コレクタ・ベース相互が接続され、このNPNトランジス
タQ4のベースにNPNトランジスタQ5のベースが接続（カ
レントミラー接続）されている。
上記差動対トランジスタのうちのPNPトランジスタQ2の
コレクタ出力は、Vcc電位とGNDとの間に負荷用のPNPト
ランジスタQ6および増幅用のNPNトランジスタQ7が直列
に接続されると共にこのトランジスタQ7のコレクタ・ベ
ース間に位相補償用コンデンサC1が接続されてなるエミ
ッタ接地回路を経て出力段のNPNトランジスタQ8に入力
し、このNPNトランジスタQ8のエミッタとGNDとの間には
コレクタ・ベース相互が接続された信号電流検出用のNP
NトランジスタQ9が接続されている。
コレクタ出力は、Vcc電位とGNDとの間に負荷用のPNPト
ランジスタQ6および増幅用のNPNトランジスタQ7が直列
に接続されると共にこのトランジスタQ7のコレクタ・ベ
ース間に位相補償用コンデンサC1が接続されてなるエミ
ッタ接地回路を経て出力段のNPNトランジスタQ8に入力
し、このNPNトランジスタQ8のエミッタとGNDとの間には
コレクタ・ベース相互が接続された信号電流検出用のNP
NトランジスタQ9が接続されている。
上記NPNトランジスタQ8のコレクタはオペアンプ出力端1
bであり、Vcc電位と上記オペアンプ出力端1bの間にバイ
アス電流加算用のPNPトランジスタQ10のエミッタ・コレ
クタ間が接続されている。
bであり、Vcc電位と上記オペアンプ出力端1bの間にバイ
アス電流加算用のPNPトランジスタQ10のエミッタ・コレ
クタ間が接続されている。
前記バイアス電流減算回路３は、上記信号電流検出用の
NPNトランジスタQ9にカレントミラー接続されたNPNトラ
ンジスタQ11と、Vcc電位と上記NPNトランジスタQ11のコ
レクタとの間に接続されたバイアス電流減算用のPNPト
ランジスタQ12と、同じくVcc電位と上記NPNトランジス
タQ11のコレクタとの間にコレクタ・エミッタ間が接続
され、ベース・コレクタ相互が接続された信号電流取り
出し用のPNPトランジスタQ13と、このPNPトランジスタQ
13にカレントミラー接続され、コレクタが前記信号電流
出力端子3aに接続された信号電流出力用のPNPトランジ
スタQ14とからなり、上記バイアス電流減算用のPNPトラ
ンジスタQ12および信号電流取り出し用のPNPトランジス
タQ14の各ベースには前記基準バイアス発生回路４から
基準バイアスが与えられる。この基準バイアス発生回路
４は、ベース・コレクタ相互が接続された基準バイアス
発生用のPNPトランジスタQ15および基準電流源4aがVcc
電位とGNDとの間に直列に接続されてなり、このPNPトラ
ンジスタQ15のベース・コレクタ相互接続点の電位が上
記基準バイアスとして供給されている。
NPNトランジスタQ9にカレントミラー接続されたNPNトラ
ンジスタQ11と、Vcc電位と上記NPNトランジスタQ11のコ
レクタとの間に接続されたバイアス電流減算用のPNPト
ランジスタQ12と、同じくVcc電位と上記NPNトランジス
タQ11のコレクタとの間にコレクタ・エミッタ間が接続
され、ベース・コレクタ相互が接続された信号電流取り
出し用のPNPトランジスタQ13と、このPNPトランジスタQ
13にカレントミラー接続され、コレクタが前記信号電流
出力端子3aに接続された信号電流出力用のPNPトランジ
スタQ14とからなり、上記バイアス電流減算用のPNPトラ
ンジスタQ12および信号電流取り出し用のPNPトランジス
タQ14の各ベースには前記基準バイアス発生回路４から
基準バイアスが与えられる。この基準バイアス発生回路
４は、ベース・コレクタ相互が接続された基準バイアス
発生用のPNPトランジスタQ15および基準電流源4aがVcc
電位とGNDとの間に直列に接続されてなり、このPNPトラ
ンジスタQ15のベース・コレクタ相互接続点の電位が上
記基準バイアスとして供給されている。
また、前記定電流源用のPNPトランジスタQ3、負荷用のP
NPトランジスタQ6、バイアス電流加算用のPNPトランジ
スタQ10の各ベースにも前記基準バイアス発生回路４か
ら基準バイアスが与えられる。
NPトランジスタQ6、バイアス電流加算用のPNPトランジ
スタQ10の各ベースにも前記基準バイアス発生回路４か
ら基準バイアスが与えられる。
上記構成の電流増幅回路においては、基準バイアス発生
回路４から基準バイアスが与えられる各トランジスタに
基準電流源4aの基準電流に等しい大きさの電流が流れ
る。これにより、オペアンプ出力段のトランジスタQ8お
よびQ9には、帰還ループ1cを通して信号電流が流れると
共にバイアス電流加算用のPNPトランジスタQ10から常に
バイアス電流が流れ、信号電流はバイアス電流との和と
して検出される。そして、信号電流検出用トランジスタ
Q9の電流に等しい大きさの電流がバイアス電流減算回路
３のNPNトランジスタQ11に流れ、このNPNトランジスタQ
11にはバイアス電流減算用のPNPトランジスタQ12の電流
が流れると共に信号電流取り出し用のPNPトランジスタQ
13の信号電流が流れる、換言すれば、バイアス電流が減
算されて信号電流のみが信号電流出力用のPNPトランジ
スタQ14から出力されることになる。
回路４から基準バイアスが与えられる各トランジスタに
基準電流源4aの基準電流に等しい大きさの電流が流れ
る。これにより、オペアンプ出力段のトランジスタQ8お
よびQ9には、帰還ループ1cを通して信号電流が流れると
共にバイアス電流加算用のPNPトランジスタQ10から常に
バイアス電流が流れ、信号電流はバイアス電流との和と
して検出される。そして、信号電流検出用トランジスタ
Q9の電流に等しい大きさの電流がバイアス電流減算回路
３のNPNトランジスタQ11に流れ、このNPNトランジスタQ
11にはバイアス電流減算用のPNPトランジスタQ12の電流
が流れると共に信号電流取り出し用のPNPトランジスタQ
13の信号電流が流れる、換言すれば、バイアス電流が減
算されて信号電流のみが信号電流出力用のPNPトランジ
スタQ14から出力されることになる。
ここで、上記電流増幅回路の入出力特性を第２図に示
し、周波数特性を第３図に示している。周波数特性は平
坦であり、周波数対帯域が500KHz程度まで広くなってい
ることが分る。
し、周波数特性を第３図に示している。周波数特性は平
坦であり、周波数対帯域が500KHz程度まで広くなってい
ることが分る。
即ち、上記電流増幅回路によれば、オペアンプ出力段ト
ランジスタQ8には常にバイアス電流が流れているので、
オペアンプ１の特性が安定化し、出力インピーダンスの
低下および周波数特性の安定化が可能になっている。こ
のため、オペアンプ１の帰還入力端1aにフォトダイオー
ドPDからの電流信号を入力しても、入力インピーダンス
が低く、フォトダイオードPDの接合容量などの寄生容量
の影響をあまり受けず、周波数特性が改善されている。
ランジスタQ8には常にバイアス電流が流れているので、
オペアンプ１の特性が安定化し、出力インピーダンスの
低下および周波数特性の安定化が可能になっている。こ
のため、オペアンプ１の帰還入力端1aにフォトダイオー
ドPDからの電流信号を入力しても、入力インピーダンス
が低く、フォトダイオードPDの接合容量などの寄生容量
の影響をあまり受けず、周波数特性が改善されている。
第４図は本発明の電流増幅回路の他の実施例を示してお
り、第１図の電流増幅回路に対して以下に述べる点が異
なり、その他は同じであるので第１図中と同一符号を付
している。即ち、（１）前記トランジスタQ10のコレク
タとQ8のコレクタとの間にPNPトランジスタQ16のエミッ
タ・コレクタ間が挿入され、Vcc電位と上記トランジス
タQ16のベースとの間にダイオードD1〜D3が順方向の向
きで直列に接続されており、上記トランジスタQ16のベ
ースとGNDとの間に電流源５が接続されている点、
（２）前記トランジスタQ9、Q11に代えて、NPNトランジ
スタQ17、Q18が設けられ、このトランジスタQ17のベー
スとトランジスタQ18のコレクタ・ベースが接続されて
おり、このトランジスタQ17のコレクタとトランジスタQ
18のコレクタとの間にNPNトランジスタQ19のベース・エ
ミッタ間が接続され、このトランジスタQ19のコレクタ
に前記トランジスタQ12のコレクタが接続されている
点、（３）前記トランジスタQ13、Q14に代えて、PNPト
ランジスタQ20、Q21が設けられ、このトランジスタQ20
のベースとトランジスタQ21のコレクタ・ベースが接続
されており、このトランジスタQ21のコレクタとトラン
ジスタQ20のコレクタとの間にPNPトランジスタQ22のエ
ミッタ・ベース間が接続され、このトランジスタQ22の
コレクタが前記信号電流出力端子3aに接続されている点
が異なる。
り、第１図の電流増幅回路に対して以下に述べる点が異
なり、その他は同じであるので第１図中と同一符号を付
している。即ち、（１）前記トランジスタQ10のコレク
タとQ8のコレクタとの間にPNPトランジスタQ16のエミッ
タ・コレクタ間が挿入され、Vcc電位と上記トランジス
タQ16のベースとの間にダイオードD1〜D3が順方向の向
きで直列に接続されており、上記トランジスタQ16のベ
ースとGNDとの間に電流源５が接続されている点、
（２）前記トランジスタQ9、Q11に代えて、NPNトランジ
スタQ17、Q18が設けられ、このトランジスタQ17のベー
スとトランジスタQ18のコレクタ・ベースが接続されて
おり、このトランジスタQ17のコレクタとトランジスタQ
18のコレクタとの間にNPNトランジスタQ19のベース・エ
ミッタ間が接続され、このトランジスタQ19のコレクタ
に前記トランジスタQ12のコレクタが接続されている
点、（３）前記トランジスタQ13、Q14に代えて、PNPト
ランジスタQ20、Q21が設けられ、このトランジスタQ20
のベースとトランジスタQ21のコレクタ・ベースが接続
されており、このトランジスタQ21のコレクタとトラン
ジスタQ20のコレクタとの間にPNPトランジスタQ22のエ
ミッタ・ベース間が接続され、このトランジスタQ22の
コレクタが前記信号電流出力端子3aに接続されている点
が異なる。
上記第４図の電流増幅回路の動作は、基本的には第１図
の電流増幅回路の動作と同様に行われる。この場合、ト
ランジスタQ19はトランジスタQ17、Q18からなるカレン
トミラー回路における電流増幅率hfeの依存度を低下さ
せると共にアーリー効果の補償を行い、トランジスタQ2
2はトランジスタQ20、Q21からなるカレントミラー回路
に対する電流増幅率hfeおよびアーリー効果の補償を行
い、ダイオードD1〜D3およびトランジスタQ16はトラン
ジスタQ10、Q12の各コレクタ電位を同電位に設定してト
ランジスタQ10、Q12のアーリー効果による電流ずれを補
償するので、上記電流増幅回路の入出力特性が高精度化
することになる。
の電流増幅回路の動作と同様に行われる。この場合、ト
ランジスタQ19はトランジスタQ17、Q18からなるカレン
トミラー回路における電流増幅率hfeの依存度を低下さ
せると共にアーリー効果の補償を行い、トランジスタQ2
2はトランジスタQ20、Q21からなるカレントミラー回路
に対する電流増幅率hfeおよびアーリー効果の補償を行
い、ダイオードD1〜D3およびトランジスタQ16はトラン
ジスタQ10、Q12の各コレクタ電位を同電位に設定してト
ランジスタQ10、Q12のアーリー効果による電流ずれを補
償するので、上記電流増幅回路の入出力特性が高精度化
することになる。
また、第５図は本発明の電流増幅回路のさらに他の実施
例を示しており、第１図の電流増幅回路と比べて、オペ
アンプ１における差動増幅用のPNPトランジスタQ1およ
びQ2に代えてＮチャネルMOS（絶縁ゲート型）トランジ
スタT1、T2が用いられている点が異なり、その他は同じ
であるので第１図中と同一符号を付している。
例を示しており、第１図の電流増幅回路と比べて、オペ
アンプ１における差動増幅用のPNPトランジスタQ1およ
びQ2に代えてＮチャネルMOS（絶縁ゲート型）トランジ
スタT1、T2が用いられている点が異なり、その他は同じ
であるので第１図中と同一符号を付している。
上記第５図の電流増幅回路の動作は、基本的には第１図
の電流増幅回路の動作と同様に行われるが、MOSトラン
ジスタT1、T2を用いているので、オペアンプ１の入力バ
イアス電流を補償することが可能になる。
の電流増幅回路の動作と同様に行われるが、MOSトラン
ジスタT1、T2を用いているので、オペアンプ１の入力バ
イアス電流を補償することが可能になる。
［発明の効果］ 上記したように本発明によれば、周波数特性および出力
インピーダンス特性を改善し、高精度の入出力特性、安
定な動作を得ることが可能な電流増幅回路を実現するこ
とができる。
インピーダンス特性を改善し、高精度の入出力特性、安
定な動作を得ることが可能な電流増幅回路を実現するこ
とができる。
第１図は本発明の電流増幅回路の一実施例を示す回路
図、第２図は第１図の電流増幅回路の入出力特性を示す
図、第３図は第１図の電流増幅回路の周波数特性を示す
図、第４図および第５図はそれぞれ本発明の電流増幅回
路の他の実施例を示す回路図、第６図（ａ）および
（ｂ）はそれぞれ従来の電流・電圧変換方式の増幅回路
を示す回路図、第７図（ａ）は従来のカレントミラー型
電流増幅回路を示す回路図、第７図（ｂ）は第７図
（ａ）の電流増幅回路の等価回路図、第８図（ａ）は従
来のオペアンプ型電流増幅回路を示す回路図、第８図
（ｂ）は第８図（ａ）の電流増幅回路の等価回路図、第
９図は従来の電流増幅回路周波数特性を示す図である。 PD……フォトダイオード、１……オペアンプ、1a……信
号電流入力端子（オペアンプ入力端）、1b……オペアン
プ出力端、1c……オペアンプ入・出力端間の帰還ルー
プ、２……バイアス電流加算回路、３……バイアス電流
減算回路、3a……信号電流出力端子、４……基準バイア
ス発生回路、4a……基準電流源、VB……バイアス電源、
Q8……オペアンプ出力段トランジスタ、Q9……信号電流
検出用トランジスタ、Q10……バイアス電流加算用トラ
ンジスタ、Q12……バイアス電流減算用トランジスタ、Q
13……信号電流取り出し用トランジスタ、Q14……信号
電流出力用トランジスタ、Q15……基準バイアス発生用
トランジスタ。
図、第２図は第１図の電流増幅回路の入出力特性を示す
図、第３図は第１図の電流増幅回路の周波数特性を示す
図、第４図および第５図はそれぞれ本発明の電流増幅回
路の他の実施例を示す回路図、第６図（ａ）および
（ｂ）はそれぞれ従来の電流・電圧変換方式の増幅回路
を示す回路図、第７図（ａ）は従来のカレントミラー型
電流増幅回路を示す回路図、第７図（ｂ）は第７図
（ａ）の電流増幅回路の等価回路図、第８図（ａ）は従
来のオペアンプ型電流増幅回路を示す回路図、第８図
（ｂ）は第８図（ａ）の電流増幅回路の等価回路図、第
９図は従来の電流増幅回路周波数特性を示す図である。 PD……フォトダイオード、１……オペアンプ、1a……信
号電流入力端子（オペアンプ入力端）、1b……オペアン
プ出力端、1c……オペアンプ入・出力端間の帰還ルー
プ、２……バイアス電流加算回路、３……バイアス電流
減算回路、3a……信号電流出力端子、４……基準バイア
ス発生回路、4a……基準電流源、VB……バイアス電源、
Q8……オペアンプ出力段トランジスタ、Q9……信号電流
検出用トランジスタ、Q10……バイアス電流加算用トラ
ンジスタ、Q12……バイアス電流減算用トランジスタ、Q
13……信号電流取り出し用トランジスタ、Q14……信号
電流出力用トランジスタ、Q15……基準バイアス発生用
トランジスタ。
Claims (1)
- 【請求項１】入力端・出力端間に帰還ループを有し、電
流信号入力を前記入力端に受けて電流増幅し、前記帰還
ループを通して信号電流が流れる信号電流検出用トラン
ジスタを出力段に有するオペアンプと、 バイアス電流加算用トランジスタから構成され、前記オ
ペアンプの信号電流検出用トランジスタに常にバイアス
電流を流すバイアス電流加算回路と、 前記信号電流検出用トランジスタに流れる信号電流およ
びバイアス電流の和電流に等しい大きさの電流が流れる
ように前記信号電流検出用トランジスタとカレントミラ
ー接続される第１トランジスタ、前記バイアス電流加算
用トランジスタとカレントミラー接続され前記第１トラ
ンジスタに流れる電流からバイアス電流を減算するバイ
アス電流減算用トランジスタ、及び前記第１トランジス
タに流れる電流からバイアス電流を減算した電流を出力
する信号電流出力用トランジスタから構成されるバイア
ス電流減算回路と、 前記バイアス電流の大きさを定める基準バイアス発生回
路と を具備することを特徴とする電流増幅回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1312551A JPH0666606B2 (ja) | 1989-12-01 | 1989-12-01 | 電流増幅回路 |
| US07/619,604 US5111156A (en) | 1989-12-01 | 1990-11-29 | Current amplifier circuit |
| KR1019900019701A KR950003139B1 (ko) | 1989-12-01 | 1990-12-01 | 전류증폭회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1312551A JPH0666606B2 (ja) | 1989-12-01 | 1989-12-01 | 電流増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03173209A JPH03173209A (ja) | 1991-07-26 |
| JPH0666606B2 true JPH0666606B2 (ja) | 1994-08-24 |
Family
ID=18030572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1312551A Expired - Fee Related JPH0666606B2 (ja) | 1989-12-01 | 1989-12-01 | 電流増幅回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5111156A (ja) |
| JP (1) | JPH0666606B2 (ja) |
| KR (1) | KR950003139B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5592124A (en) * | 1995-06-26 | 1997-01-07 | Burr-Brown Corporation | Integrated photodiode/transimpedance amplifier |
| JPH0953984A (ja) * | 1995-08-18 | 1997-02-25 | Mitsubishi Electric Corp | 輝度検出回路 |
| US6472942B1 (en) * | 2000-08-21 | 2002-10-29 | Em (Us) Design, Inc. | Parasitically compensated resistor for integrated circuits |
| US7209524B2 (en) | 2001-04-27 | 2007-04-24 | The Directv Group, Inc. | Layered modulation for digital signals |
| US6885247B2 (en) * | 2001-12-07 | 2005-04-26 | Stmicroelectronics, Inc. | Current amplifier |
| US7406268B2 (en) * | 2003-08-27 | 2008-07-29 | Avago Technologies Limited | Optical receiver circuit |
| US7388435B2 (en) * | 2003-12-05 | 2008-06-17 | Parsec Technologies, Inc. | Linearized trans-impedance amplifier |
| JP4515271B2 (ja) * | 2005-01-21 | 2010-07-28 | シャープ株式会社 | 光ピックアップ用受光アンプ素子、それを用いた光ピックアップ装置、およびバイアス回路 |
| NL1034125C2 (nl) * | 2007-07-12 | 2009-01-13 | Berkin Bv | Flowmeter van het Coriolis type. |
| JP2015154288A (ja) * | 2014-02-14 | 2015-08-24 | セイコーインスツル株式会社 | センサ装置 |
| JP6366879B2 (ja) * | 2016-04-05 | 2018-08-01 | 三菱電機株式会社 | 増幅器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS564905A (en) * | 1979-06-27 | 1981-01-19 | Toshiba Corp | Voltage-current converting circuit |
| JPH0616572B2 (ja) * | 1984-12-19 | 1994-03-02 | 株式会社東芝 | 半導体回路装置 |
-
1989
- 1989-12-01 JP JP1312551A patent/JPH0666606B2/ja not_active Expired - Fee Related
-
1990
- 1990-11-29 US US07/619,604 patent/US5111156A/en not_active Expired - Lifetime
- 1990-12-01 KR KR1019900019701A patent/KR950003139B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950003139B1 (ko) | 1995-04-01 |
| JPH03173209A (ja) | 1991-07-26 |
| KR910013690A (ko) | 1991-08-08 |
| US5111156A (en) | 1992-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3282039B2 (ja) | 自動利得制御回路に指数関数段を接続する回路，自動利得制御回路及び温度補償回路 | |
| JPH0666606B2 (ja) | 電流増幅回路 | |
| JPS6340366B2 (ja) | ||
| US5929623A (en) | Regulated power supply circuit | |
| US4935703A (en) | Low bias, high slew rate operational amplifier | |
| US4333059A (en) | Power amplifying circuit | |
| US11539337B2 (en) | Amplifier with input bias current cancellation | |
| JPH0476524B2 (ja) | ||
| JPH0621969B2 (ja) | 電流発生器 | |
| US5371476A (en) | Amplifying circuit | |
| US20090201087A1 (en) | Differential input amplifier | |
| EP0074680A2 (en) | Differential amplifier | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| JP3232560B2 (ja) | 位相比較回路 | |
| US4300103A (en) | Push-pull amplifier | |
| US5115204A (en) | Differential amplifier | |
| US4293824A (en) | Linear differential amplifier with unbalanced output | |
| USRE30572E (en) | Low distortion signal amplifier arrangement | |
| JP4128282B2 (ja) | 増幅回路 | |
| JP2682460B2 (ja) | 演算増幅器 | |
| US5973562A (en) | Amplifier stage with constant input impedance | |
| JPS643371B2 (ja) | ||
| JPH06326526A (ja) | トランジスタの制御電流補償用回路装置 | |
| JPS646583Y2 (ja) | ||
| JPH0332094Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |