JPH03173209A - 電流増幅回路 - Google Patents
電流増幅回路Info
- Publication number
- JPH03173209A JPH03173209A JP1312551A JP31255189A JPH03173209A JP H03173209 A JPH03173209 A JP H03173209A JP 1312551 A JP1312551 A JP 1312551A JP 31255189 A JP31255189 A JP 31255189A JP H03173209 A JPH03173209 A JP H03173209A
- Authority
- JP
- Japan
- Prior art keywords
- current
- bias
- transistor
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims abstract description 24
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 24
- 238000001514 detection method Methods 0.000 claims description 12
- 238000000605 extraction Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000003503 early effect Effects 0.000 description 3
- 210000000988 bone and bone Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- WYROLENTHWJFLR-ACLDMZEESA-N queuine Chemical compound C1=2C(=O)NC(N)=NC=2NC=C1CN[C@H]1C=C[C@H](O)[C@@H]1O WYROLENTHWJFLR-ACLDMZEESA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の口約］
（産業上の利用分野）
本発明は、集積回路化された電流増幅回路に係り、特に
フォトダイオード、等のような高い出力抵抗を持つ電流
信号源からの電流信号入力を増幅する人力前置増幅回路
等に使用される。
フォトダイオード、等のような高い出力抵抗を持つ電流
信号源からの電流信号入力を増幅する人力前置増幅回路
等に使用される。
（従来の技術）
フォトダイオードからの電流信号入力を増幅する人力前
置増幅回路として、従来、以ドに述べるような各種の増
幅回路が使用されている。
置増幅回路として、従来、以ドに述べるような各種の増
幅回路が使用されている。
即ち、第６図（ａ）の増幅回路は、フォトダイオードＰ
Ｄからの電流信号人力をオペアンプＯＡで受け、このオ
ペアンプＯＡの入出力端間に接続された抵抗Ｒにより電
圧信号に変換して増幅し、電圧１５号を出力している。
Ｄからの電流信号人力をオペアンプＯＡで受け、このオ
ペアンプＯＡの入出力端間に接続された抵抗Ｒにより電
圧信号に変換して増幅し、電圧１５号を出力している。
また、第６図（ｂ）の増幅回路は、フォトダイオードＰ
Ｄからの電流信号人力をオペアンプＯＡで受け、このオ
ペアンプＯＡの入出力端間に接続されたダイオードＤに
より電圧信号に変換（対数圧縮）して増幅し、電圧信号
を出力している。
Ｄからの電流信号人力をオペアンプＯＡで受け、このオ
ペアンプＯＡの入出力端間に接続されたダイオードＤに
より電圧信号に変換（対数圧縮）して増幅し、電圧信号
を出力している。
また、第７図（ａ）の増幅回路は、フォトダイオードＰ
Ｄからの電流信号人力をそのままカレントミラー型電流
増幅回路５０で受けて電流増幅し、電流信号を出力して
いる。
Ｄからの電流信号人力をそのままカレントミラー型電流
増幅回路５０で受けて電流増幅し、電流信号を出力して
いる。
また、第８図（ａ）の増幅回路は、フォトダイオードＰ
Ｄからの電流信号人ツノをそのままオペアンプ６０で受
けて電流増幅し、電流信号を出力している。
Ｄからの電流信号人ツノをそのままオペアンプ６０で受
けて電流増幅し、電流信号を出力している。
ところで、一般に、フォトダイオードは高い出力抵抗を
持ち、フォトダイオードからの電流信号入力のダイナミ
ックレンジは１μＡ〜１００ ｌｔ Ａと広い。
持ち、フォトダイオードからの電流信号入力のダイナミ
ックレンジは１μＡ〜１００ ｌｔ Ａと広い。
このため、電流・電圧変換を行う方式の第６図（ａ）に
示した増幅回路は対応が困難であり、第６図（ｂ）に示
した増幅回路は、高い変換精度を得ることが困難である
等の問題があった。
示した増幅回路は対応が困難であり、第６図（ｂ）に示
した増幅回路は、高い変換精度を得ることが困難である
等の問題があった。
また、第７図（ａ）の増幅回路は、人力ダイナミックレ
ンジを広くとることがＩ′＋１能であるが、人ツノイン
ピーダンスが高いので、フォトダイオードＰＤの接合容
量などの寄生容量Ｃの影響を強く受け、第７図（ｂ）に
示す等価回路のように、人力抵抗Ｒｉｎとオペアンプの
帰還入力端の寄生容量Ｃとの時定数による位相遅れが生
じ、周波数対帯域が制限されると共にオペアンプの動作
が不安定になる。即ち、第９図に示す周波数特性のよう
に、高い周波数領域で利得が大きくなり、高精度の人出
力特性が得られない。
ンジを広くとることがＩ′＋１能であるが、人ツノイン
ピーダンスが高いので、フォトダイオードＰＤの接合容
量などの寄生容量Ｃの影響を強く受け、第７図（ｂ）に
示す等価回路のように、人力抵抗Ｒｉｎとオペアンプの
帰還入力端の寄生容量Ｃとの時定数による位相遅れが生
じ、周波数対帯域が制限されると共にオペアンプの動作
が不安定になる。即ち、第９図に示す周波数特性のよう
に、高い周波数領域で利得が大きくなり、高精度の人出
力特性が得られない。
これに対して、第８図（ａ）の増幅回路は、オペアンプ
６０の帰還入力端にフォトダイオードＰＤからの電流信
号を入力しているので、入力インピーダンスが低く、フ
ォトダイオードＰＤの接合容量などの寄生容量Ｃの影響
をあまり受けず、周波数特性が改善されている。
６０の帰還入力端にフォトダイオードＰＤからの電流信
号を入力しているので、入力インピーダンスが低く、フ
ォトダイオードＰＤの接合容量などの寄生容量Ｃの影響
をあまり受けず、周波数特性が改善されている。
しかし、第８図（ａ）の増幅回路は、オペアンプ６０の
信号電流検出用トランジスタ６１に信号電流以外の電流
が流れないので、信号電流の大きさにより周波数特性が
変化し、高精度の入出力特性が得られない。また、オペ
アンプ６０の出力段にも信号電流以外の電流が流れない
ので、出力インビーダンスが高くなる。そして、第８図
（ｂ）に示す等価回路のように、出力抵抗Ｒｏｕｔと帰
還入力端の寄生容量Ｃとの時定数による位相遅れが生じ
、周波数対帯域が制限されると共にオペアンプ６０の動
作が不安定になる。
信号電流検出用トランジスタ６１に信号電流以外の電流
が流れないので、信号電流の大きさにより周波数特性が
変化し、高精度の入出力特性が得られない。また、オペ
アンプ６０の出力段にも信号電流以外の電流が流れない
ので、出力インビーダンスが高くなる。そして、第８図
（ｂ）に示す等価回路のように、出力抵抗Ｒｏｕｔと帰
還入力端の寄生容量Ｃとの時定数による位相遅れが生じ
、周波数対帯域が制限されると共にオペアンプ６０の動
作が不安定になる。
（発明が解決しようとする課題）
上記したように従来の電流増幅沖１路は、フォトダイオ
ード等のような高い出力抵抗を持つ電流信号源からの電
流信号人力をそのまま受けて電流増幅する場合、信号電
流の大きさにより周波数特性が変化したり、出力抵抗に
依存する時定数により周波数対帯域が制限されると共に
動作が不安定になるという問題がある。
ード等のような高い出力抵抗を持つ電流信号源からの電
流信号人力をそのまま受けて電流増幅する場合、信号電
流の大きさにより周波数特性が変化したり、出力抵抗に
依存する時定数により周波数対帯域が制限されると共に
動作が不安定になるという問題がある。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、周波数特性および出力インピーダンス特性を
改善し、高精度の人出力特性、安定な動作を得ることが
ｎＩ能な電流増幅回路を提供することにある。
の目的は、周波数特性および出力インピーダンス特性を
改善し、高精度の人出力特性、安定な動作を得ることが
ｎＩ能な電流増幅回路を提供することにある。
［発明の構成コ
（課題を解決するための手段）
本発明は、高い出力抵抗を持つ電流信号源からの電流信
号入力を増幅して出力する電流増幅回路において、入力
端・出力端間に帰還ループを有し、電流信号入力を上記
入力端に受けて電流増幅し、上記帰還ループを通して信
号電流が流れる信号電流検出用トランジスタを出力段に
有するオペアンプと、このオペアンプの信号電流検出用
トランジスタに常にバイアス電流を流すバイアス電流加
算回路と、上記信号電流検出用トランジスタに流れる信
号電流およびバイアス電流の和電流に等しい大きさの電
流が流れるトランジスタを白し、このトランジスタに流
れる電流からバイアス電流を減算して信号電流のみを出
力するバイアス電流減算回路と、前記各バイアス電流の
大きさを定める基準バイアス発生回路とを具備すること
を特徴とする。
号入力を増幅して出力する電流増幅回路において、入力
端・出力端間に帰還ループを有し、電流信号入力を上記
入力端に受けて電流増幅し、上記帰還ループを通して信
号電流が流れる信号電流検出用トランジスタを出力段に
有するオペアンプと、このオペアンプの信号電流検出用
トランジスタに常にバイアス電流を流すバイアス電流加
算回路と、上記信号電流検出用トランジスタに流れる信
号電流およびバイアス電流の和電流に等しい大きさの電
流が流れるトランジスタを白し、このトランジスタに流
れる電流からバイアス電流を減算して信号電流のみを出
力するバイアス電流減算回路と、前記各バイアス電流の
大きさを定める基準バイアス発生回路とを具備すること
を特徴とする。
（作 用）
基準バイアス発生回路から基準バイアスが与えられる各
トランジスタに、基準電流源の基準電流に等しい大きさ
の電流が流れる。これにより、オペアンプ出力段の信号
電流検出用トランジスタには、帰還ループを通して信号
電流が流れると共にバイアス電流加算回路から常にバイ
アス電流が流れ、信号電流はバイアス電流との和として
検出される。そして、この信号電流検出用トランジスタ
の電流に等しい大きさの電流がバイアス電流減算回路の
トランジスタに流れ、このトランジスタに流れる電流か
らバイアス電流が減算されて信号電流のみが取り出され
るようになる。
トランジスタに、基準電流源の基準電流に等しい大きさ
の電流が流れる。これにより、オペアンプ出力段の信号
電流検出用トランジスタには、帰還ループを通して信号
電流が流れると共にバイアス電流加算回路から常にバイ
アス電流が流れ、信号電流はバイアス電流との和として
検出される。そして、この信号電流検出用トランジスタ
の電流に等しい大きさの電流がバイアス電流減算回路の
トランジスタに流れ、このトランジスタに流れる電流か
らバイアス電流が減算されて信号電流のみが取り出され
るようになる。
（実施例）
以ド、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図は集積回路化された電流増幅回路を示しており、
集積回路外部のフォトダイオードＰＤからの電流（５号
人力をそのままオペアンプ１で受けて電流増幅し、電流
信号を出力するものである。
集積回路外部のフォトダイオードＰＤからの電流（５号
人力をそのままオペアンプ１で受けて電流増幅し、電流
信号を出力するものである。
この電流増幅回路は、バイポーラトランジスタ群が用い
られており、オペアンプ１と、このオペアンプ１の出力
段のトランジスタＱ８、Ｑ９に常にバイアス電流を流す
バイアス電流加算回路２と、上記オペアンプ１の出力段
の信号電流検出用トランジスタＱ９の出力電流からバイ
アス電流を減算するバイアス電流減算回路３と、基準バ
イアス発生回路４とからなり、１ａは信号電流入力端子
（オペアンプ入力端）、１ｂはオペアンプ出力端、１ｃ
はオペアンプ人骨出力端間の帰還ループ、３ａは信号電
流出力端子、Ｖｃｅは電源電位、ＧＮＤは接地電位であ
る。
られており、オペアンプ１と、このオペアンプ１の出力
段のトランジスタＱ８、Ｑ９に常にバイアス電流を流す
バイアス電流加算回路２と、上記オペアンプ１の出力段
の信号電流検出用トランジスタＱ９の出力電流からバイ
アス電流を減算するバイアス電流減算回路３と、基準バ
イアス発生回路４とからなり、１ａは信号電流入力端子
（オペアンプ入力端）、１ｂはオペアンプ出力端、１ｃ
はオペアンプ人骨出力端間の帰還ループ、３ａは信号電
流出力端子、Ｖｃｅは電源電位、ＧＮＤは接地電位であ
る。
上記オペアンプ１において、差動増幅用のＰＮＰトラン
ジスタＱ１およびＱ２の各ベースは対応して前記オペア
ンプ入力端１ａおよびバイアス屯１１ｊＸ Ｖ ｏに接
続されている。ＶＣＣ電位と上記差動対トランジスタＱ
１およびＱ２のエミッタノ（連接読点との間には定電流
源用のＰＮＰ トランジスタＱ３が接続され、上記差動
対トランジスタＱ１およびＱ２の各コレクタとＧＮＤと
の間にはχ・１応してＮＰＮ ）ランジスタＱ４および
Ｑ５が接続されている。ここで、上シ己ＮＰＮトランジ
スタＱ４はコレクタ・ベース相互が接続され、このＮＰ
ＮトランジスタＱ４のベースにＮＰＮ トランジスタＱ
５のベースが接続（カレントミラー接続）されている。
ジスタＱ１およびＱ２の各ベースは対応して前記オペア
ンプ入力端１ａおよびバイアス屯１１ｊＸ Ｖ ｏに接
続されている。ＶＣＣ電位と上記差動対トランジスタＱ
１およびＱ２のエミッタノ（連接読点との間には定電流
源用のＰＮＰ トランジスタＱ３が接続され、上記差動
対トランジスタＱ１およびＱ２の各コレクタとＧＮＤと
の間にはχ・１応してＮＰＮ ）ランジスタＱ４および
Ｑ５が接続されている。ここで、上シ己ＮＰＮトランジ
スタＱ４はコレクタ・ベース相互が接続され、このＮＰ
ＮトランジスタＱ４のベースにＮＰＮ トランジスタＱ
５のベースが接続（カレントミラー接続）されている。
上記差動対トランジスタのうちのＰＮＰＩ−ラレジスタ
Ｑ２のコレクタ出力は、Ｖｃｃ電位とＧＮＤとの間に負
荷用のＰＮＰ トランジスタＱ６および増幅用のＮＰＮ
ｈランジスタＱ７が直列に接続されると共にこのトラ
ンジスタＱ７のコレクタ・ベス間に位相補償用コンデン
サＣ１が接続されてなるエミッタ接地回路を経て出力段
のＮＰＮ トランジスタＱ８に入力し、このＮＰＮ ｈ
ランジスタＱ８のエミッタとＧＮＤとの間にはコレクタ
・ベース相互が接続された信号電流検出用のＮＰＮトラ
ンジスタＱ９が接続されている。
Ｑ２のコレクタ出力は、Ｖｃｃ電位とＧＮＤとの間に負
荷用のＰＮＰ トランジスタＱ６および増幅用のＮＰＮ
ｈランジスタＱ７が直列に接続されると共にこのトラ
ンジスタＱ７のコレクタ・ベス間に位相補償用コンデン
サＣ１が接続されてなるエミッタ接地回路を経て出力段
のＮＰＮ トランジスタＱ８に入力し、このＮＰＮ ｈ
ランジスタＱ８のエミッタとＧＮＤとの間にはコレクタ
・ベース相互が接続された信号電流検出用のＮＰＮトラ
ンジスタＱ９が接続されている。
上記ＮＰＮトランジスタＱ８のコレクタはオペアンプ出
力端１ｂであり、ＶＣＣ電位と上記オペアンプ出力端］
ｂの間にバイアス電流加算用のＰＮＰ ）ランジスタＱ
ＩＯのエミッタ・コレクタ間が接続されている。
力端１ｂであり、ＶＣＣ電位と上記オペアンプ出力端］
ｂの間にバイアス電流加算用のＰＮＰ ）ランジスタＱ
ＩＯのエミッタ・コレクタ間が接続されている。
前記バイアス電流減算回路３は、上記信号電流検出用の
ＮＰＮ ）ランジスタＱ９にカレントミラー接続された
ＮＰＮ ）ランジスタＱｌｌと、Ｖｃｃ電位と上記ＮＰ
Ｎ ）ランジスタＱｌｌのコレクタとの間に接続された
バ・「アス屯流減算用のＰＮＰトランジスタＱ１２と、
同じ＜Ｖｃｃ電位と上記ＮＰＮ ）ランジスタＱｌｌの
コレクタとの間に７レクタ・エミッタ間が接続され、ベ
ース・コレクタ相互が接続された信号電流取り出し用の
ＰＮＰトランジスタＱ１３と、このＰＮＰ トランジス
タＱ１３にカレントミラー接続され、コレクタか的シ己
信号電流出力端子３ａに接続された信号電流出力用のＰ
ＮＰ トランジスタＱ１４とからなり、上記バイアス電
流減算用のＰＮＰトランジスタＱ１２および信号電流取
り出し用のＰＮＰ ）ランジスタＱ１４の各ベースには
前記基Ｑ バイアス発生回路４から基準バイアスが与え
られる。この括僧バイアス発生回路４は、ベース・コレ
クタ相互が接続された基僧バイアス発生用のＰＮＰ ト
ランジスタＱ１５および基／４Ｐ７（、流源４ａがＶ
ｃ Ｃ’；ｉ３ （４とＧＮＤとの間に直列に接続され
てなり、このＰＮＰ トランジスタＱ１５のベース中コ
レクタ相互接続点の電位が上記基準バイアスとして供給
されている。
ＮＰＮ ）ランジスタＱ９にカレントミラー接続された
ＮＰＮ ）ランジスタＱｌｌと、Ｖｃｃ電位と上記ＮＰ
Ｎ ）ランジスタＱｌｌのコレクタとの間に接続された
バ・「アス屯流減算用のＰＮＰトランジスタＱ１２と、
同じ＜Ｖｃｃ電位と上記ＮＰＮ ）ランジスタＱｌｌの
コレクタとの間に７レクタ・エミッタ間が接続され、ベ
ース・コレクタ相互が接続された信号電流取り出し用の
ＰＮＰトランジスタＱ１３と、このＰＮＰ トランジス
タＱ１３にカレントミラー接続され、コレクタか的シ己
信号電流出力端子３ａに接続された信号電流出力用のＰ
ＮＰ トランジスタＱ１４とからなり、上記バイアス電
流減算用のＰＮＰトランジスタＱ１２および信号電流取
り出し用のＰＮＰ ）ランジスタＱ１４の各ベースには
前記基Ｑ バイアス発生回路４から基準バイアスが与え
られる。この括僧バイアス発生回路４は、ベース・コレ
クタ相互が接続された基僧バイアス発生用のＰＮＰ ト
ランジスタＱ１５および基／４Ｐ７（、流源４ａがＶ
ｃ Ｃ’；ｉ３ （４とＧＮＤとの間に直列に接続され
てなり、このＰＮＰ トランジスタＱ１５のベース中コ
レクタ相互接続点の電位が上記基準バイアスとして供給
されている。
また、前記定電流源用のＰＮＰ トランジスタＱ３、負
荷用のＰＮＰトランジスタＱ６、バイアス電流加算用の
ＰＮＰ トランジスタＱ１０の各ベースにも前記基準バ
イアス発生回路４から基準バイアスが与えられる。
荷用のＰＮＰトランジスタＱ６、バイアス電流加算用の
ＰＮＰ トランジスタＱ１０の各ベースにも前記基準バ
イアス発生回路４から基準バイアスが与えられる。
上記構成の電流増幅回路においては、基準バイアス発生
回路４から基準バイアスが与えられる各トランジスタに
基準電流源４ａの基準電流に等しい大きさの電流が流れ
る。これにより、オペアンプ出力段のトランジスタＱ８
およびＱ９には、帰還ループＩＣを通して信号電流が流
れると共にバイアス電流加算用のＰＮＰ）ランジスタＱ
ＩＯから常にバイアス電流が流れ、信号電流はバイアス
電流との和として検出される。そして、信号電流検出用
トランジスタＱ９の電流に等しい大きさの電流がバイア
ス電流減算回路３ＯＮＰＮ）ランジスタＱｌｌに流れ、
このＮＰＮ ）ランジスタＱ１１にはバイアス電流減算
用のＰＮＰ ）ランジスタＱ１２の電流が流れると共に
信号電流取り出し用のＰＮＰ トランジスタ０１３の信
号電流が流れる、換言すれば、バイアス電流が減算され
て信号電流のみが信号電流出力用のＰＮＰ ）ランジス
タＱ１４から出力されることになる。
回路４から基準バイアスが与えられる各トランジスタに
基準電流源４ａの基準電流に等しい大きさの電流が流れ
る。これにより、オペアンプ出力段のトランジスタＱ８
およびＱ９には、帰還ループＩＣを通して信号電流が流
れると共にバイアス電流加算用のＰＮＰ）ランジスタＱ
ＩＯから常にバイアス電流が流れ、信号電流はバイアス
電流との和として検出される。そして、信号電流検出用
トランジスタＱ９の電流に等しい大きさの電流がバイア
ス電流減算回路３ＯＮＰＮ）ランジスタＱｌｌに流れ、
このＮＰＮ ）ランジスタＱ１１にはバイアス電流減算
用のＰＮＰ ）ランジスタＱ１２の電流が流れると共に
信号電流取り出し用のＰＮＰ トランジスタ０１３の信
号電流が流れる、換言すれば、バイアス電流が減算され
て信号電流のみが信号電流出力用のＰＮＰ ）ランジス
タＱ１４から出力されることになる。
ここで、上記電流増幅回路の人出力持性を第２図に示し
、周波数特性を第３図に示している。周波数特性は平坦
であり、周波数対帯域が５００ＫＨｚ程度まで広くなっ
ていることが分る。
、周波数特性を第３図に示している。周波数特性は平坦
であり、周波数対帯域が５００ＫＨｚ程度まで広くなっ
ていることが分る。
即ちζ上記電流増幅回路によれば、オペアンプ出力段ト
ランジスタＱ８には常にバイアス電流が流れているので
、オペアンプ１の特性が安定化し、出力インピーダンス
の低下および周波数特性の安定化が可能になっている。
ランジスタＱ８には常にバイアス電流が流れているので
、オペアンプ１の特性が安定化し、出力インピーダンス
の低下および周波数特性の安定化が可能になっている。
このため、オペアンプ１の帰還入力端１ａにフォトダイ
オードＰＤからの電流信号を入力しても、入力インピー
ダンスが低く、フォトダイオードＰＤの接合容量などの
寄生容量の影響をあまり受けず、周波数特性が改善され
ている。
オードＰＤからの電流信号を入力しても、入力インピー
ダンスが低く、フォトダイオードＰＤの接合容量などの
寄生容量の影響をあまり受けず、周波数特性が改善され
ている。
第４図は本発明の電流増幅回路の他の実施例を示してお
り、第１図の電流増幅回路に対して以下に述べる点が異
なり、その他は同じであるので第１図中と同一符号を付
している。即ち、（１）前に己トランジスタＱＩＯのコ
レクタとＱ８のコレクタとの間にＰＮＰトランジスタＱ
１６のエミッタ・コレクタ間が挿入され、Ｖｃｃ電位と
上記トランジスタＱ１６のベースとの間にダイオードＤ
１〜Ｄ３が順方向の向きで直列に接続されており、上記
トランジスタＱ１６のベースとＧＮＤとの間に電流源５
が接続されている点、（２）前記トランジスタＱ９、Ｑ
ｌｌに代えて、ＮＰＮ ）ランジスタＱ１７．０１８が
設けられ、このトランジスタＱ１７のベースとトランジ
スタＱ１８のコレクタ・ベースが接続されており、この
トランジスタＱ１７のコレクタとトランジスタ０１８の
コレクタとの間にＮＰＮトランジスタＱ１９のベース・
エミッタ間が接続され、このトランジスタＱ１９のコレ
クタ１こ前Ｓ己トランジスタＱ１２のコレクタが接続さ
れている点、（３）前記トランジスタ０１３、Ｑ１４に
代えて、ＰＮＰトランジスタＱ２０、ｇ２１が設けられ
、このトランジスタＱ２０のベースとトランジスタＱ２
１のコレクタ・ベースが接続されており、このトランジ
スタＱ２１のコレクタとトランジスタＱ２０のコレクタ
との間にＦ’ＮＰ）ランジスタＱ２２のエミッターベー
ス間が接続され、このトランジスタＱ２２のコレクタが
前記信号電流出力端子３ａに接続されている点が異なる
。
り、第１図の電流増幅回路に対して以下に述べる点が異
なり、その他は同じであるので第１図中と同一符号を付
している。即ち、（１）前に己トランジスタＱＩＯのコ
レクタとＱ８のコレクタとの間にＰＮＰトランジスタＱ
１６のエミッタ・コレクタ間が挿入され、Ｖｃｃ電位と
上記トランジスタＱ１６のベースとの間にダイオードＤ
１〜Ｄ３が順方向の向きで直列に接続されており、上記
トランジスタＱ１６のベースとＧＮＤとの間に電流源５
が接続されている点、（２）前記トランジスタＱ９、Ｑ
ｌｌに代えて、ＮＰＮ ）ランジスタＱ１７．０１８が
設けられ、このトランジスタＱ１７のベースとトランジ
スタＱ１８のコレクタ・ベースが接続されており、この
トランジスタＱ１７のコレクタとトランジスタ０１８の
コレクタとの間にＮＰＮトランジスタＱ１９のベース・
エミッタ間が接続され、このトランジスタＱ１９のコレ
クタ１こ前Ｓ己トランジスタＱ１２のコレクタが接続さ
れている点、（３）前記トランジスタ０１３、Ｑ１４に
代えて、ＰＮＰトランジスタＱ２０、ｇ２１が設けられ
、このトランジスタＱ２０のベースとトランジスタＱ２
１のコレクタ・ベースが接続されており、このトランジ
スタＱ２１のコレクタとトランジスタＱ２０のコレクタ
との間にＦ’ＮＰ）ランジスタＱ２２のエミッターベー
ス間が接続され、このトランジスタＱ２２のコレクタが
前記信号電流出力端子３ａに接続されている点が異なる
。
上記第４図の電流増幅回路の動作は、基本的には第１図
の電流増幅回路の動作と同様に行、われる。
の電流増幅回路の動作と同様に行、われる。
この場合、トランジスタＱ１９はトランジスタＱ１７、
Ｑ１８からなるカレントミラー回路における電流増幅率
ｈｆｅの依存度を低ドさせると共にアーリー効果の補償
を行い、トランジスタＱ２２はトランジスタＱ２０、Ｑ
２１からなるカレン］・ミラー回路に対する電流増幅率
ｈｆｅおよびアーリー効果の補償を行い、ダイオードＤ
１〜Ｄ３およびトランジスタＱ１６はトランジスタＱ］
０ＳＱ１２の呂コレクタ７ｕ位を同電位に設定してトラ
ンジスタＱＩＯ１Ｑ１２のアーリー効果による電流ずれ
を補償するので、上記電流増幅回路の人出力特性が高精
度化することになる。
Ｑ１８からなるカレントミラー回路における電流増幅率
ｈｆｅの依存度を低ドさせると共にアーリー効果の補償
を行い、トランジスタＱ２２はトランジスタＱ２０、Ｑ
２１からなるカレン］・ミラー回路に対する電流増幅率
ｈｆｅおよびアーリー効果の補償を行い、ダイオードＤ
１〜Ｄ３およびトランジスタＱ１６はトランジスタＱ］
０ＳＱ１２の呂コレクタ７ｕ位を同電位に設定してトラ
ンジスタＱＩＯ１Ｑ１２のアーリー効果による電流ずれ
を補償するので、上記電流増幅回路の人出力特性が高精
度化することになる。
また、第５図は本発明の電流増幅回路のさらに他の実施
例を示しており、第１図の電流増幅回路と比べて、オペ
アンプ１における差動増幅用のＰＮＰ トランジスタＱ
１およびＱ２に代えてＮチトネルＭＯ３（絶縁ゲート型
）トランジスタＴ〕、Ｔ２が用いられている点が異なり
、その他は同じであるので第１図中と同一符号を付して
いる。
例を示しており、第１図の電流増幅回路と比べて、オペ
アンプ１における差動増幅用のＰＮＰ トランジスタＱ
１およびＱ２に代えてＮチトネルＭＯ３（絶縁ゲート型
）トランジスタＴ〕、Ｔ２が用いられている点が異なり
、その他は同じであるので第１図中と同一符号を付して
いる。
上記第５図の電流増幅回路の動作は、基本的には第１図
の電流増幅回路の動作と同様に行われるが、ＭＯ３Ｉ−
ランジスタＴ１、Ｔ２を用いているので、オペアンプ１
の入力バイアス電流を補償することが口１能になる。
の電流増幅回路の動作と同様に行われるが、ＭＯ３Ｉ−
ランジスタＴ１、Ｔ２を用いているので、オペアンプ１
の入力バイアス電流を補償することが口１能になる。
［発明の効果］
上述したように本発明によれば、周波数特性および出力
インピーダンス特性を改善し、高精度の人出力特性、安
定な動作を得ることが可能な電流増幅回路を実現するこ
とができる。
インピーダンス特性を改善し、高精度の人出力特性、安
定な動作を得ることが可能な電流増幅回路を実現するこ
とができる。
第１図は本発明の電流増幅回路の一実施例を示す回路図
、第２図は第１図の電流増幅回路の入出力特性を示す図
、第３図は第１図の電流増幅回路の周波数特性を示す図
、第４図および第５図はそれぞれ本発明の電流増幅回路
の他の実施例を示す回路図、第６図（ａ）および（ｂ）
はそれぞれ従来の電流・電圧変換方式の増幅回路を示す
回路図、第７図（ａ）は従来のカレントミラー型電流増
幅回路を示す回路図、第７図（ｂ）は第７図（ａ）の電
流増幅回路の等価回路図、第８図（ａ）は従来のオペア
ンプ型電流増幅用路を示す回路図、第８図（ｂ）は第８
図（ａ）の電流増幅回路の等価回路図、第９図は従来の
電流増幅回路周波数特性を示す図である。 ＰＤ・・フォトダイオード、１・・・オペアンプ、１ａ
・・・信号電流入力端子（オペアンプ入力端）、１ｂ・
・・オペアンプ出力端、ＩＣ・・・オペアンプ人・出力
端間の帰還ループ、２・・・バイアス電流加算回路、３
・・・バイアス電流減算回路、３ａ・・・信号電流出力
端子、４・・・基準バイアス発生回路、４ａ・・・基４
７′ｉＳ流源、ＶＲ・・・バイアス電源、Ｑ８・・・オ
ペアンプ出力段トランジスタ、Ｑ９・・・信号電流検出
用トランジスタ、ＱＩＯ・・・バイアス電流加算用トラ
ンジスタ、Ｑ１２・・・バイアス電流減算用トランジス
タ、Ｑ１３・・・信号電流取り出し用トランジスタ、Ｑ
１４・・・信号電流出力用トランジスタ、Ｑ１５・・・
基■バイアス発生用トランジスタ。
、第２図は第１図の電流増幅回路の入出力特性を示す図
、第３図は第１図の電流増幅回路の周波数特性を示す図
、第４図および第５図はそれぞれ本発明の電流増幅回路
の他の実施例を示す回路図、第６図（ａ）および（ｂ）
はそれぞれ従来の電流・電圧変換方式の増幅回路を示す
回路図、第７図（ａ）は従来のカレントミラー型電流増
幅回路を示す回路図、第７図（ｂ）は第７図（ａ）の電
流増幅回路の等価回路図、第８図（ａ）は従来のオペア
ンプ型電流増幅用路を示す回路図、第８図（ｂ）は第８
図（ａ）の電流増幅回路の等価回路図、第９図は従来の
電流増幅回路周波数特性を示す図である。 ＰＤ・・フォトダイオード、１・・・オペアンプ、１ａ
・・・信号電流入力端子（オペアンプ入力端）、１ｂ・
・・オペアンプ出力端、ＩＣ・・・オペアンプ人・出力
端間の帰還ループ、２・・・バイアス電流加算回路、３
・・・バイアス電流減算回路、３ａ・・・信号電流出力
端子、４・・・基準バイアス発生回路、４ａ・・・基４
７′ｉＳ流源、ＶＲ・・・バイアス電源、Ｑ８・・・オ
ペアンプ出力段トランジスタ、Ｑ９・・・信号電流検出
用トランジスタ、ＱＩＯ・・・バイアス電流加算用トラ
ンジスタ、Ｑ１２・・・バイアス電流減算用トランジス
タ、Ｑ１３・・・信号電流取り出し用トランジスタ、Ｑ
１４・・・信号電流出力用トランジスタ、Ｑ１５・・・
基■バイアス発生用トランジスタ。
Claims (1)
- 【特許請求の範囲】 入力端・出力端間に帰還ループを有し、電流信号入力を
前記入力端に受けて電流増幅し、前記帰還ループを通し
て信号電流が流れる信号電流検出用トランジスタを出力
段に有するオペアンプと、このオペアンプの信号電流検
出用トランジスタに常にバイアス電流を流すバイアス電
流加算回路と、 前記信号電流検出用トランジスタに流れる信号電流およ
びバイアス電流の和電流に等しい大きさの電流が流れる
トランジスタを有し、このトランジスタに流れる電流か
らバイアス電流を減算して信号電流のみを出力するバイ
アス電流減算回路と、前記各バイアス電流の大きさを定
める基準バイアス発生回路と を具備することを特徴とする電流増幅回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1312551A JPH0666606B2 (ja) | 1989-12-01 | 1989-12-01 | 電流増幅回路 |
| US07/619,604 US5111156A (en) | 1989-12-01 | 1990-11-29 | Current amplifier circuit |
| KR1019900019701A KR950003139B1 (ko) | 1989-12-01 | 1990-12-01 | 전류증폭회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1312551A JPH0666606B2 (ja) | 1989-12-01 | 1989-12-01 | 電流増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03173209A true JPH03173209A (ja) | 1991-07-26 |
| JPH0666606B2 JPH0666606B2 (ja) | 1994-08-24 |
Family
ID=18030572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1312551A Expired - Fee Related JPH0666606B2 (ja) | 1989-12-01 | 1989-12-01 | 電流増幅回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5111156A (ja) |
| JP (1) | JPH0666606B2 (ja) |
| KR (1) | KR950003139B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006203704A (ja) * | 2005-01-21 | 2006-08-03 | Sharp Corp | 光ピックアップ用受光アンプ素子、それを用いた光ピックアップ装置、およびバイアス回路 |
| JP2015154288A (ja) * | 2014-02-14 | 2015-08-24 | セイコーインスツル株式会社 | センサ装置 |
| CN108886344A (zh) * | 2016-04-05 | 2018-11-23 | 三菱电机株式会社 | 放大器 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5592124A (en) * | 1995-06-26 | 1997-01-07 | Burr-Brown Corporation | Integrated photodiode/transimpedance amplifier |
| JPH0953984A (ja) * | 1995-08-18 | 1997-02-25 | Mitsubishi Electric Corp | 輝度検出回路 |
| US6472942B1 (en) * | 2000-08-21 | 2002-10-29 | Em (Us) Design, Inc. | Parasitically compensated resistor for integrated circuits |
| US7209524B2 (en) | 2001-04-27 | 2007-04-24 | The Directv Group, Inc. | Layered modulation for digital signals |
| US6885247B2 (en) * | 2001-12-07 | 2005-04-26 | Stmicroelectronics, Inc. | Current amplifier |
| US7406268B2 (en) * | 2003-08-27 | 2008-07-29 | Avago Technologies Limited | Optical receiver circuit |
| US7388435B2 (en) * | 2003-12-05 | 2008-06-17 | Parsec Technologies, Inc. | Linearized trans-impedance amplifier |
| NL1034125C2 (nl) * | 2007-07-12 | 2009-01-13 | Berkin Bv | Flowmeter van het Coriolis type. |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61144907A (ja) * | 1984-12-19 | 1986-07-02 | Toshiba Corp | 半導体回路装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS564905A (en) * | 1979-06-27 | 1981-01-19 | Toshiba Corp | Voltage-current converting circuit |
-
1989
- 1989-12-01 JP JP1312551A patent/JPH0666606B2/ja not_active Expired - Fee Related
-
1990
- 1990-11-29 US US07/619,604 patent/US5111156A/en not_active Expired - Lifetime
- 1990-12-01 KR KR1019900019701A patent/KR950003139B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61144907A (ja) * | 1984-12-19 | 1986-07-02 | Toshiba Corp | 半導体回路装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006203704A (ja) * | 2005-01-21 | 2006-08-03 | Sharp Corp | 光ピックアップ用受光アンプ素子、それを用いた光ピックアップ装置、およびバイアス回路 |
| JP2015154288A (ja) * | 2014-02-14 | 2015-08-24 | セイコーインスツル株式会社 | センサ装置 |
| CN108886344A (zh) * | 2016-04-05 | 2018-11-23 | 三菱电机株式会社 | 放大器 |
| CN108886344B (zh) * | 2016-04-05 | 2022-02-25 | 三菱电机株式会社 | 放大器 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950003139B1 (ko) | 1995-04-01 |
| JPH0666606B2 (ja) | 1994-08-24 |
| KR910013690A (ko) | 1991-08-08 |
| US5111156A (en) | 1992-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1529068A (en) | Differential amplifier circuit | |
| JPH03173209A (ja) | 電流増幅回路 | |
| JP3697679B2 (ja) | 安定化電源回路 | |
| US4935703A (en) | Low bias, high slew rate operational amplifier | |
| JPS6014523B2 (ja) | カスコ−ド増幅器回路 | |
| JPH0476524B2 (ja) | ||
| EP0074680A2 (en) | Differential amplifier | |
| JPH05218755A (ja) | 広帯域出力回路 | |
| JP2963934B2 (ja) | 受光増幅回路 | |
| KR930008345Y1 (ko) | 전류제어 증폭기 | |
| JP2553135B2 (ja) | 可変利得回路のベース電流補償回路 | |
| JP2926591B2 (ja) | 差動トランジスタ回路 | |
| JPH0332094Y2 (ja) | ||
| JP3795648B2 (ja) | 交流結合バッファ回路 | |
| JP2607166Y2 (ja) | 電流／電圧変換回路 | |
| KR930001882Y1 (ko) | 입력 바이어스 전류 제거회로 | |
| JPS646583Y2 (ja) | ||
| JPH04119005A (ja) | 演算増幅回路 | |
| JP2604132Y2 (ja) | 信号強度検出回路 | |
| JPH0541618A (ja) | 直流オフセツトの補正回路 | |
| JPH05121971A (ja) | 差動増幅器 | |
| RU2060579C1 (ru) | Двухтактный усилитель тока | |
| JPH0363847B2 (ja) | ||
| JPS6234283B2 (ja) | ||
| JPH02295207A (ja) | 増幅装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |