JPH0953984A - 輝度検出回路 - Google Patents

輝度検出回路

Info

Publication number
JPH0953984A
JPH0953984A JP7210610A JP21061095A JPH0953984A JP H0953984 A JPH0953984 A JP H0953984A JP 7210610 A JP7210610 A JP 7210610A JP 21061095 A JP21061095 A JP 21061095A JP H0953984 A JPH0953984 A JP H0953984A
Authority
JP
Japan
Prior art keywords
current
voltage
electrode
transistor
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7210610A
Other languages
English (en)
Inventor
Tatsuya Houmoto
竜也 法本
Hiroshi Murakami
博志 村上
Kunihiko Karasawa
国彦 唐沢
Hideo Hara
英夫 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Engineering Co Ltd
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Engineering Co Ltd
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Engineering Co Ltd, Mitsubishi Electric Corp filed Critical Mitsubishi Electric Engineering Co Ltd
Priority to JP7210610A priority Critical patent/JPH0953984A/ja
Priority to US08/578,969 priority patent/US5693934A/en
Publication of JPH0953984A publication Critical patent/JPH0953984A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H03K17/795—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors

Landscapes

  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】 輝度検出回路の回路規模を削減する。 【解決手段】 第１の電流経路２1〜２n中に配設された
光検出回路１1〜１nが出力する光電流を、第１の電流経
路２1〜２n中に配設された電流増幅手段３1〜３nがそれ
ぞれ増幅する。複数の電流増幅手段３1〜３nが出力する
電流を、全て一つの電流電圧変換手段５で電圧に変換す
る。電流増幅手段３1〜３nは制御信号３1S〜３nSによっ
てオンオフ制御されており、そのため輝度検出回路は必
要な光検出素子の電流のみを増幅して電流電圧変換手段
５に出力する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、入射光量に応じ
て光検出素子が発生する電流を増幅して電流電圧変換を
行う輝度検出回路に関し、特に複数の光検出素子を複数
に分割された受光面に割り付けた多分割センサを使用
し、輝度を検出する光検出素子をスイッチによって選択
する輝度検出回路に関するものである。
【０００２】
【従来の技術】図２１は、従来の多分割型の輝度検出回
路を示す回路図である。図において、１００iは輝度検
出回路の出力端子１０４iに接続された出力端子とを有
する演算増幅器、１０１iは演算増幅器１００iの反転入
力端子に接続されたアノード端子と演算増幅器１００i
の非反転入力端子及び基準電圧（Vref）に接続されたカ
ソード端子とを有する光検出素子、１０２iは演算増幅
器１００iの反転入力端子及び光検出素子１０１iのアノ
ード端子に接続されたアノード端子と演算増幅器１００
iの出力端子に接続されたカソード端子とを有するダイ
オードである。図２１に示した各符号の添字は同じ添字
の光検出素子に各部分を示す。なお、光検出素子には、
例えば光電池等が含まれ、光電池には例えばシリコン受
光素子が含まれ、シリコン受光素子には例えばホトダイ
オードやホトトランジスタが含まれる。
【０００３】光検出素子１０１1〜１０１nに基準電圧Ｖ
refを印加すると、各光検出素子１０１1〜１０１nは入
射光に応じた光起電流を発生する。そして、光検出素子
１０１1〜１０１nは所定の電流経路に配置されているた
め、その電流経路には光電流が発生する。この光検出素
子１０１1〜１０１nが発生した電流ＩX1〜ＩXnは、対応
する光検出素子１０１1〜１０１nにそれぞれ直列に接続
されているダイオード１０２1〜１０２nに流れ込み、各
ダイオード１０２1〜１０２nの両端には電流ＩX1〜ＩXn
の値の対数に等しい値を有する電圧Ｖbe1〜Ｖbenが発生
する。ダイオード１０２1〜１０２nの両端に発生する電
圧Ｖbe1〜Ｖbenと電流ＩX1〜ＩXnとの関係を数１に示
す。
【０００４】
【数１】
【０００５】各演算増幅器１００1〜１００nの反転入力
端子は、その非反転入力端子とイマジナリーショートと
なり、演算増幅器１００1〜１００nの反転入力端子の電
圧は基準電圧Ｖrefとほぼ等しくなる。そのため、各演
算増幅器１００1〜１００nの出力端子には、基準電圧Ｖ
refよりその出力端子とその反転入力端子との間に接続
されたダイオード１０２1〜１０２nの両端に生じる電圧
を引いた電圧が出力される。この時の演算増幅器の出力
電圧Ｖoutを数２に示す。
【０００６】
【数２】
【０００７】このようにして電流電圧変換を行い、出力
された電圧Ｖoutと基準電圧Ｖrefとの差、つまりダイオ
ード１０２1〜１０２nにより対数変換された電圧を求め
て、輝度を検出する。
【０００８】図２２は平面に配置された５つの光検出素
子１０５1〜１０５5である。多分割機構による光検出素
子１０５1〜１０５5を用いた場合、各光検出素子一つに
つき演算増幅器を一つ配置しているため、光検出素子１
０５1〜１０５5全てについて５個の電流電圧変換回路が
必要になる。以上のような電流電圧変換回路及び光検出
素子を一つのチップ上に集積して輝度検出回路を構成し
ている。
【０００９】
【発明が解決しようとする課題】従来の輝度検出回路は
以上のように構成されているので、光検出素子で発生す
る光電流を入力電流とし、直接ダイオードに流して電流
電圧変換を行っていたため、電流が微少領域（数pA〜数
十pA）になると、演算増幅器等のわずかなノイズに対し
て影響を受けやすくなる。このため従来の輝度検出回路
では、微少電流による電流電圧変換が難しく、光電流は
光検出素子の面積に比例して発生するため一定以上の入
力電流を確保するには、ある程度の大きさをもった光検
出素子が必要となる。現在の光検出素子は、チップ面積
に対する割合が非常に高いため、チップサイズの増大、
更にはコストの増加につながる。また、多分割構成によ
るセンサを使用しているので、センサ一つにつき演算増
幅器を一つ用いていたため、回路規模が大きくなり、チ
ップサイズの増大、ひいては製造コストの増加につなが
る。
【００１０】この発明は、上記のような問題点を解消す
るためになされたもので、チップサイズの縮小による、
コストの削減を目的としている。
【００１１】
【課題を解決するための手段】第１の発明に係る輝度検
出回路は、複数の第１の電流経路と、前記複数の第１の
電流経路中にそれぞれ配設され、入射光に反応して該複
数の第１の電流経路で光電流をそれぞれ発生する複数の
光検出素子と、単一の第２の電流経路と、前記複数の第
１の電流経路中にそれぞれ配設され、対応する前記複数
の光検出素子にそれぞれ直列に接続された入力端子、及
び前記第２の電流経路に接続された出力端子をそれぞれ
持ち、対応する前記複数の光検出素子が発生する光電流
を増幅し、それぞれに与えられる制御信号に応じてオン
オフ制御され、増幅した電流を前記第２の電流経路に出
力する複数の電流増幅手段と、前記第２の電流経路に接
続され、前記第２の電流経路に流れる電流を電圧に変換
する電流電圧変換手段とを備えて構成される。
【００１２】第２の発明に係る輝度検出回路は、第１の
発明の輝度検出回路において、前記複数の電流増幅手段
は、それぞれ、所定の電圧が与えられる一方電流電極、
対応する前記光検出素子に接続された他方電流電極、及
び前記他方電流電極の電圧に応じた電圧が与えられる制
御電極を持つ所定の導電型の第１のバイポーラトランジ
スタと、前記所定の電圧が与えられる一方電流電極、前
記第２の電流経路に接続された他方電流電極、及び前記
第１のバイポーラトランジスタの前記制御電極に接続さ
れた制御電極を持つ前記所定の導電型の第２のバイポー
ラトランジスタと、前記第１のバイポーラトランジスタ
の前記制御電極に接続された一方端、及び前記所定の電
圧が与えられる他方端とを有し、前記制御信号に応じて
導通／非導通が制御されるスイッチ手段とを備えて構成
される。
【００１３】第３の発明に係る輝度検出回路は、第１の
発明の輝度検出回路において、前記電流増幅手段は、そ
れぞれ、所定の電圧が与えられる一方電流電極、対応す
る前記光検出素子に接続された制御電極、前記第２の電
流経路に接続された他方電流電極を持つバイポーラトラ
ンジスタと、前記制御電極に接続された一方端、及び前
記所定の電圧が与えられる他方端とを有し、前記制御信
号に応じて導通／非導通が制御されるスイッチ手段とを
備えて構成される。
【００１４】第４の発明に係る輝度検出回路は、複数の
第１の電流経路と、前記複数の第１の電流経路中にそれ
ぞれ配設され、入射光に反応して該複数の第１の電流経
路で光電流をそれぞれ発生する複数の光検出素子と、前
記複数の第１の電流経路が接続している単一の第２の電
流経路と、前記複数の第１の電流経路中にそれぞれ配設
され、前記複数の第１の電流経路のうちの対応するもの
から前記第２の電流経路へ流れる電流のオンオフを制御
する複数のスイッチ手段と、前記第２の電流経路に接続
され、前記第２の電流経路に流れる電流を増幅して出力
する電流増幅手段と、前記電流増幅手段に接続され、前
記電流増幅手段が出力する電流を電圧に変換する電流電
圧変換手段とを備えて構成される。
【００１５】第５の発明に係る輝度検出回路は、第４の
発明の輝度検出回路において、前記電流増幅手段は、所
定の電圧が与えられる一方電流電極、前記第２の電流経
路に接続された他方電流電極、及び前記他方電流電極の
電圧に応じた電圧が与えられる制御電極を持つ所定の導
電型の第１のバイポーラトランジスタと、前記所定の電
圧が与えられる一方電流電極、前記電流電圧変換手段に
接続された他方電流電極、及び前記第１のバイポーラト
ランジスタの前記制御電極に接続された制御電極を持つ
所定の導電型の第２のバイポーラトランジスタとを備え
て構成される。
【００１６】第６の発明に係る輝度検出回路は、第５の
発明の輝度検出回路において、前記電流増幅手段は、所
定の電圧が与えられる一方電流電極、前記第２の電流経
路に接続された制御電極、前記電流電圧変換手段に接続
された他方電流電極を持つバイポーラトランジスタを備
えて構成される。
【００１７】第７の発明に係る輝度検出回路は、複数の
第１の電流経路中にそれぞれ配置され、入射光に反応し
て該複数の第１の電流経路に光電流をそれぞれ発生する
複数の光検出素子と、単一の第２の電流経路と、前記複
数の第１の電流経路に接続された一方端、及び前記第２
の電流経路に接続された他方端をそれぞれ有し、前記第
１の電流経路から前記第２の電流経路へ流れる電流のオ
ンオフを制御する複数のスイッチ手段と、前記第２の電
流経路に接続され、該第２の電流経路に流れる電流を電
圧に変換する電流電圧変換手段とを備えて構成される。
【００１８】
【発明の実施の形態】
＜実施の形態１＞以下この発明の実施の形態１による輝
度検出回路を図について説明する。図１はこの発明の実
施の形態１による輝度検出回路の構成を示すブロック図
である。図１において、１iは第１の電流経路２i中に配
置され入射光に反応して第１の電流経路２iで光電流を
発生する光検出素子、３iは第１の電流経路２i中で光検
出素子１iに直列に接続された入力３ia及び第２の電流
経路４に接続された出力３ibを持ち第１の電流経路２i
中で光検出素子１iが発生する光電流を増幅して与えら
れる制御信号３iSに応じてオンオフ制御されるとともに
増幅した電流を第２の電流経路４に出力する電流増幅手
段、５は第２の電流経路４に接続され第２の電流経路４
に流れる電流を電圧に変換して出力端子６から出力する
電流電圧変換手段である。
【００１９】電流電圧変換手段５は複数の光検出素子１
1〜１nと複数の電流増幅手段３1〜３nに対して共通に設
けられている。これは、複数の電流増幅手段３1〜３
nは、対応する複数の光検出素子１1〜１nが発生した光
電流をそれぞれ増幅すること、及び複数の電流増幅手段
３1〜３nの出力電流の全てが第２の電流経路４を流れる
ことから可能になる。電流電圧変換手段５が第２の電流
経路４に流れる電流を電圧に変換するが、複数の電流増
幅手段３1〜３nの出力を制御信号３1S〜３nSによって個
別にオンオフ制御することで光検出素子１1〜１nのうち
必要な出力電流の総和を電圧に変換させ出力端子６から
出力することができる。電流電圧変換手段５が複数の光
検出素子１1〜１nに対して共通に設けられていることか
ら、回路規模を縮小でき、チップサイズの縮小が可能と
なり、コストの削減ができる。
【００２０】次に、この発明の実施の形態１の第１の態
様について図２を用いて説明する。図２はこの第１の態
様による輝度検出回路の構成を示す回路図である。図２
において、１０は接地電圧が与えられる一方端とノード
Ｎ１に接続された他方端とを有しノードＮ１を第２の電
圧Ｖ2にするための基準電源、１１iはカソードとノード
Ｎ１に接続されたアノードとを有するシリコン受光素子
｛以下ＳＰＤ（Silicon Photo Diode）という。｝、Ｑ
１iはエミッタと接地電圧が与えられるコレクタとＳＰ
Ｄ１１iのカソードに接続されたベースとを有するＰＮ
Ｐトランジスタ、Ｑ２iはトランジスタＱ１iのベースに
接続されたコレクタと第１の電圧Ｖ1が与えられるエミ
ッタとトランジスタＱ１iのエミッタに接続されたベー
スとを有するＰＮＰトランジスタ、Ｑ３iはコレクタと
第１の電圧Ｖ1が与えられるエミッタとトランジスタＱ
２iのベースに接続されたベースとを有するＰＮＰトラ
ンジスタ、ＳＷ１iは第１の電圧Ｖ1が与えられる一方端
とトランジスタＱ２iのベースに接続された他方端とを
有し与えられる制御信号Ｓ１iによってオンオフ制御さ
れるスイッチ、１２はトランジスタＱ３1〜Ｑ３nのコレ
クタに共通に接続された反転入力端子と第２の電圧Ｖ2
が与えられる非反転入力端子とその反転入力端子及びそ
の非反転入力端子間の電位差を出力する出力端子とを有
する演算増幅器、１３は演算増幅器１２の出力端子に接
続されたカソードと演算増幅器１３の反転入力端子に接
続されたアノードとを有するダイオードである。
【００２１】カレントミラー回路ＣＭ１iはトランジス
タＱ１iとトランジスタＱ２iとトランジスタＱ３iとス
イッチＳＷ１iで構成される。ただし、この発明の各実
施の形態の説明に用いているｉは１〜ｎの任意の整数で
ある。カレントミラー回路ＣＭiにおいて、トランジス
タＱ２iのコレクタが入力端子に相当し、トランジスタ
Ｑ３iのコレクタが出力端子に相当する。
【００２２】次に動作について説明する。ＳＰＤ１１i
が入射光に応じてそれぞれ光電流Ｉ1iを発生する。発生
した電流Ｉ1iはカレントミラー回路ＣＭ１iの入力端子
に入力され、カレントミラー回路ＣＭ１iの電流増幅特
性によってｎ倍された電流Ｉ2iが出力端子より出力され
る。カレントミラー回路ＣＭ11〜ＣＭ1nから出力された
全ての電流Ｉ21〜Ｉ2nはダイオード１３に流れ込み、ダ
イオード１３の両端には電流Ｉ21〜Ｉ2nの総和の対数に
等しい値を有する電圧Ｖbeが発生する。ここで、ｉは１
〜ｎの任意の整数である。
【００２３】
【数３】
【００２４】演算増幅器１２の出力端子には、第２の電
圧Ｖ2からダイオード１３の両端に生じる電圧を引いた
電圧Ｖoutが発生する。
【００２５】
【数４】
【００２６】このようにして電流電圧変換を行い、出力
された出力電圧Ｖoutと第２の電圧との電位差、つまり
ダイオード１３による電圧を求め、輝度を検出する。カ
レントミラー回路ＣＭ1iは制御信号Ｓ1iによってオンオ
フ制御されており、ＳＰＤ１１iの電流を出力する必要
がある場合のみスイッチを開くことよって、トランジス
タＱ２i，Ｑ３iを動作させてカレントミラー回路から増
幅した電流を出力させることができる。カレントミラー
回路ＣＭ1iから電流を出力させる必要がない場合には、
スイッチを閉じることでトランジスタＱ２i，Ｑ３iをオ
フすることによってカレントミラー回路ＣＭ1iからの出
力電流をゼロにすることができる。
【００２７】そして、オンオフ制御が可能なカレントミ
ラー回路ＣＭ１1〜ＣＭ１nを用いることによって、多分
割センサにおいて、電流電圧変換手段を構成する演算増
幅器１２とダイオード１３とを共通化できる。そのため
輝度検出回路の回路規模を縮小でき、チップサイズの縮
小が可能となり、コストの削減ができる。また、接続さ
れるＳＰＤの個数が測定対象に応じて変化するときで
も、カレントミラー回路を用いることによって電流増幅
が安定して容易に行える。
【００２８】次に、この発明の実施の形態１の第２の態
様について図３を用いて説明する。図３はこの第２の態
様による輝度検出回路の構成を示す回路図である。図３
において、１５iはカソードとノードＮ２に接続された
アノードとを有するＳＰＤ、ＣＭ２iは出力端子とＳＰ
Ｄ１５iのカソードに接続された入力端子とを有するカ
レントミラー回路、１６はカレントミラー回路ＣＭ２1
〜ＣＭ２nの出力端子に共通に接続された入力端子と当
該入力端子から入力された電圧をインピーダンス変換し
て出力する出力端子とを有する緩衝増幅器、１７は緩衝
増幅器１６の入力端子に接続されたアノードとノードＮ
２に接続されたカソードとを有するダイオードである。
ノードＮ２の電圧は、電源１０によって第２の電圧Ｖ2
に設定されている。カレントミラー回路ＣＭ２ｉは３個
のＰＮＰトランジスタを用いて図２に示したカレントミ
ラー回路ＣＭ１ｉと同様に構成されている。
【００２９】実施の形態１の第２の態様が、実施の形態
１の第１の態様と異なる点は、電流電圧変換手段の構成
にある。第２の態様では、演算増幅器の代わりに緩衝増
幅器１６を用いている。第１の態様と同様にカレントミ
ラー回路ＣＭ２1〜ＣＭ２nにより増幅された電流が、ダ
イオード１７を流れる。ダイオード１７の両端に電流Ｉ
21〜Ｉ2nの総和の対数に等しい値を有する電圧Ｖbeが生
じ、緩衝増幅器１６の入力端子には第２の電圧Ｖ2にダ
イオード１７の両端の電圧が加えられた電圧が入力さ
れ、緩衝増幅器１６の出力端子より出力される。
【００３０】このようにして電流電圧変換を行い、ダイ
オード１７での電圧降下を求めて、輝度を検出する。
【００３１】そして、第１の態様と同様にオンオフ制御
が可能なカレントミラー回路ＣＭ２1〜ＣＭ２nを用いる
ことによって、多分割センサにおいて、電流電圧変換手
段を構成する緩衝増幅器１６とダイオード１７とを共通
化できる。そのため輝度検出回路の回路規模を縮小で
き、チップサイズの縮小が可能となり、コストの削減が
できる。
【００３２】次に、この発明の実施の形態１の第３の態
様について図４を用いて説明する。図４はこの第３の態
様による輝度検出回路の構成を示す回路図である。図４
において、２１iはアノードとノードＮ３に接続された
カソードとを有するＳＰＤ、Ｑ４iはエミッタと第１の
電圧Ｖ1が与えられるコレクタとＳＰＤ２１iのアノード
に接続されたベースとを有するＮＰＮトランジスタ、Ｑ
５iはＳＰＤ２１iのアノードに接続されたコレクタと接
地電圧が与えられるエミッタとトランジスタＱ４iのエ
ミッタに接続されたベースとを有するＮＰＮトランジス
タ、Ｑ６iはコレクタとトランジスタＱ５iのベースに接
続されたベースと接地電圧が与えられるエミッタとを有
するＮＰＮトランジスタ、２２はノードＮ３に接続され
た非反転入力端子とトランジスタＱ６1〜Ｑ６nに接続さ
れた反転入力端子とその反転入力端子及びその非反転入
力端子間の電位差を出力するための出力端子とを有する
演算増幅器、２３は演算増幅器２２の出力端子に接続さ
れたアノードと演算増幅器２２の反転入力端子との間に
接続されたダイオードである。
【００３３】カレントミラー回路ＣＭ３iは、３つのト
ランジスタＱ４i，Ｑ５i，Ｑ６iと制御信号Ｓ3iで制御
可能な一つのスイッチＳＷ２iとで構成されている。こ
のカレントミラー回路ＣＭ３iの入力端子は、トランジ
スタＱ５iのコレクタであり、その出力端子はトランジ
スタＱ６iのコレクタである。そして、カレントミラー
回路ＣＭ３iは制御信号Ｓ3iによってオンオフ制御さ
れ、オフ状態での出力電流はゼロである。
【００３４】実施の形態１の第１の態様のカレントミラ
ー回路ＣＭ１iがＰＮＰトランジスタで構成されている
のに対して、この第３の態様においては、カレントミラ
ー回路ＣＭ３iがＮＰＮトランジスタで構成されてい
る。そのため、電流は演算増幅器２２の出力端子から反
転入力端子に向けて流れる。電流の向きに合わせてダイ
オードの向きも第１の態様とは反対に接続されており、
アノードが演算増幅器２２の出力端子に接続される構成
となっている。このような構成の第３の態様も、第１の
態様と同様の効果を奏する。
【００３５】次に、この発明の実施の形態１の第４の態
様について図５を用いて説明する。図５はこの第４の態
様による輝度検出回路の構成を示す回路図である。図５
において、ＣＭ４iは入力端子の入力電流を増幅して出
力端子から出力する実施の形態１の第３の態様と同様の
構成のカレントミラー回路、２５iはカレントミラー回
路ＣＭ４iの入力端子に接続されたアノードと第１の電
圧Ｖ1が与えられるカソードとを有するＳＰＤ、２６は
ノードＮ４の電圧をインピーダンス変換して出力する緩
衝増幅器、２７は全てのＳＰＤ２５1〜２５nのカソード
に共通に接続されたアノードとノードＮ４に接続された
カソードとを有するダイオードであり、ノードＮ４には
カレントミラー回路ＣＭ４1〜ＣＭ４nの出力端子が全て
接続されている。そして、カレントミラー回路ＣＭ４i
は制御信号Ｓ3iによってオンオフ制御され、オフ状態で
の出力電流はゼロである。
【００３６】実施の形態１の第２の態様のカレントミラ
ー回路ＣＭ２iがＰＮＰトランジスタで構成されている
のに対して、この第４の態様においては、カレントミラ
ー回路ＣＭ４iがＮＰＮトランジスタで構成されてい
る。そのため、電流は緩衝増幅器２６の入力端子からカ
レントミラー回路ＣＭ４1〜ＣＭ４nに向かう方向へ流れ
る。電流の向きに合わせてダイオードの向きも第２の態
様とは反対に接続されており、ダイオード２７のカソー
ドが緩衝増幅器２６の入力端子に接続される構成となっ
ている。このような構成の第４の態様も、第２の態様と
同様の効果を奏する。
【００３７】次に、この発明の実施の形態１の第５の態
様について図６を用いて説明する。図６はこの第５の態
様による輝度検出回路の構成を示す回路図である。図６
において、３１iはアノードと第１の電圧Ｖ1が与えられ
るカソードとを有するＳＰＤ、Ｑ７iはノードＮ５に接
続されたコレクタとＳＰＤ３１iのアノードに接続され
たベースと接地電圧が与えられるエミッタとを有するＮ
ＰＮトランジスタ、ＳＷ３iは接地電圧が与えられる一
方端とＳＰＤ３１iのアノードに接続された他方端とを
有し制御信号Ｓ5iによってオンオフ制御されるスイッ
チ、３３は第１の電圧Ｖ1が与えられるアノードとノー
ドＮ５に接続されたカソードとを有するダイオード、３
２はノードＮ５に接続された入力端子とノードＮ５の電
圧をインピーダンス変換して出力するための出力端子と
を有する緩衝増幅器である。
【００３８】トランジスタＱ７1〜Ｑ７nは電流増幅手段
として働き、トランジスタＱ７1〜Ｑ７nはそれぞれＳＰ
Ｄ３１1〜３１nの出力する光電流を増幅してノードＮ５
に接続された一つの電流経路から電流を引き抜く。一般
的にトランジスタの電流増幅率は百倍程度であるため、
カレントミラー回路を使用するよりも、少ない回路規模
で大きな増幅率が得られるという利点がある。トランジ
スタＱ７1〜Ｑ７nに流れる電流は全てダイオード３３を
流れるので、ダイオード３３の両端にこの電流値の対数
に等しい値を有する電圧降下が生じる。ダイオード３３
の両端に発生する電圧を第１の電圧Ｖ1から差し引いた
電圧を緩衝増幅器３２が出力する。
【００３９】このようにして電流電圧変換を行い、ダイ
オード３３による電圧降下を求め、輝度を検出する。ト
ランジスタＱ７1〜Ｑ７nはそれぞれ制御信号Ｓ51〜Ｓ5n
よってオンオフ制御されており、ＳＰＤ３１iの電流を
出力する必要がある場合のみスイッチを開くことよっ
て、トランジスタＱ７1〜Ｑ７nのうちの必要なトランジ
スタを動作させて増幅した電流を出力させることができ
る。トランジスタＱ７1〜Ｑ７nのうちの電流を出力させ
る必要がないトランジスタについては、スイッチＳＷ３
1〜ＳＷ３nのうちその不要なトランジスタのベースに接
続されているスイッチを閉じることでトランジスタをオ
フすることによってトランジスタからの出力電流をゼロ
にすることができる。
【００４０】そして、トランジスタＱ７１〜Ｑ７ｎのベ
ースにスイッチＳＷ３1〜ＳＷ３nを用いることによっ
て、多分割センサにおいて、電流電圧変換手段を構成す
る緩衝増幅器３２とダイオード３３とを共通化できる。
そのため輝度検出回路の回路規模を縮小でき、チップサ
イズの縮小が可能となり、コストの削減ができる。
【００４１】次に、この発明の実施の形態１の第６の態
様について図７を用いて説明する。図７はこの第６の態
様による輝度検出回路の構成を示す回路図である。図７
において、３５iはアノードとノードＮ６に接続された
カソードとを有するＳＰＤ、Ｑ８iはコレクタとＳＰＤ
３５iのアノードに接続されたベースと接地電位が与え
られるエミッタとを有するＮＰＮトランジスタ、ＳＷ４
iは接地電位が与えられる一方端とＳＰＤ３５iのアノー
ドに接続された他方端とを有し制御信号Ｓ6iによってオ
ンオフ制御されるスイッチ、３６はノードＮ６に接続さ
れた非反転入力端子とトランジスタＱ８1〜Ｑ８nの全て
のコレクタに接続された反転入力端子とその反転入力端
子及びその非反転入力端子間の電位差を出力するための
出力端子とを有する演算増幅器、３７は演算増幅器３６
の出力端子に接続されたアノードと反転入力端子に接続
されたカソードとを有するダイオードである。
【００４２】実施の形態１の第６の態様が、実施の形態
１の第５の態様と異なる点は、電流電圧変換手段の構成
にある。第６の態様では、緩衝増幅器とその入力端子に
接続されたダイオードに代えて演算増幅器３６とその出
力端子と反転入力端子間に接続されたダイオードを用い
ている。第５の態様と同様にトランジスタＱ８1〜Ｑ８n
により増幅された電流が、ダイオード３７を流れる。ダ
イオード３７の両端にトランジスタＱ８１〜Ｑ８ｎの総
和の対数に等しい値を有する電圧が生じ、演算増幅器３
６の出力端子には第１の電圧Ｖ1にダイオード３７の両
端の電圧を加えた電圧が出力される。このような構成の
第６の態様も、第５の態様と同様の効果を奏する。
【００４３】次に、この発明の実施の形態１の第７の態
様について図８を用いて説明する。図８はこの第７の態
様による輝度検出回路の構成を示す回路図である。図８
において、４１iはカソードと接地電圧が与えられるア
ノードとを有するＳＰＤ、Ｑ９iはノードＮ７に接続さ
れたコレクタとＳＰＤ４１iのカソードに接続されたベ
ースと第１の電圧Ｖ1が与えられるエミッタとを有する
ＰＮＰトランジスタ、ＳＷ５iは第１の電圧Ｖ1が与えら
れる一方端とトランジスタＱ９iのベースに接続された
他方端とを有するスイッチ、４３はノードＮ７に接続さ
れたアノードと接地電圧が与えられるカソードとを有す
るダイオード、４２はノードＮ７に接続された入力端子
とその入力端子の電圧をインピーダンス変換して出力す
るための出力端子とを有する緩衝増幅器である。
【００４４】そして、スイッチＳＷ５1〜ＳＷ５nは制御
信号Ｓ3iによってオンオフ制御される。スイッチＳＷ５
1〜ＳＷ５nのうちのオフしているスイッチに接続されて
いるトランジスタＱ９1〜Ｑ９nはオフ状態となり、オフ
しているトランジスタの出力電流はゼロである。
【００４５】実施の形態１の第５の態様の電流増幅手段
がＮＰＮトランジスタで構成されているのに対して、こ
の第７の態様においては、電流増幅手段がＰＮＰトラン
ジスタで構成されている。そのため、電流はトランジス
タＱ９1〜Ｑ９nからノードＮ７に向けて流れる。この電
流の向きに合わせてダイオードの向きも第５の態様とは
反対に接続されており、カソードに接地電圧が与えられ
るダイオード４３のアノードが、緩衝増幅器３２の入力
端子に接続される構成となっている。このような構成の
第７の態様も、第５の態様と同様の効果を奏する。
【００４６】次に、この発明の実施の形態１の第８の態
様について図９を用いて説明する。図９はこの第８の態
様による輝度検出回路の構成を示す回路図である。図９
において、４５iはカソードとノードＮ８に接続された
アノードとを有するＳＰＤ、Ｑ１０iはコレクタとＳＰ
Ｄ４５iのカソードに接続されたベースと第１の電圧Ｖ1
が与えられるエミッタとを有するＰＮＰトランジスタ、
ＳＷ６iは第１の電圧Ｖ1が与えられる一方端とトランジ
スタＱ１０iのベースに接続された他方端とを有するス
イッチ、４６はトランジスタＱ１０1〜Ｑ１０nの全ての
コレクタに接続された反転入力端子とノードＮ８に接続
された非反転入力端子とその反転入力端子及び非反転入
力端子間の電位差を出力するための出力端子とを有する
演算増幅器、４７は演算増幅器４６の出力端子に接続さ
れたカソードと演算増幅器４６の反転入力端子に接続さ
れたアノードとを有するダイオードである。ノードＮ８
には基準電源１０によって、第２の電圧Ｖ2が与えられ
る。そして、スイッチＳＷ６1〜ＳＷ６nは制御信号Ｓ3i
によってオンオフ制御され、第７の態様と同様の動作を
行う。
【００４７】実施の形態１の第６の態様の電流増幅手段
がＮＰＮトランジスタで構成されているのに対して、こ
の第８の態様においては、電流増幅手段がＰＮＰトラン
ジスタで構成されている。そのため、電流はトランジス
タＱ１０1〜Ｑ１０nから演算増幅器４６の反転入力端子
に向けて流れる。この電流の向きに合わせてダイオード
４７の向きも第６の態様とは反対に接続される構成とな
っている。このような構成の第８の態様も、第６の態様
と同様の効果を奏する。
【００４８】＜実施の形態２＞次にこの発明の実施の形
態２による輝度検出回路を図について説明する。図１０
はこの発明の実施の形態２による輝度検出回路の構成を
示すブロック図である。図１０において、５１iは第１
の電流経路５２i中にそれぞれ配置され、入射光に反応
して第１の電流経路５２iに光電流を発生する光検出素
子、ＳＷ７iは第１の電流経路５２iに配設され第１の電
流経路５２iから第２の電流経路５３へ流れる電流のオ
ンオフを制御するスイッチ手段、５４は第２の電流経路
５３に接続され第２の電流経路５３に流れる電流を増幅
して出力する電流増幅手段、５５は電流増幅手段５４に
接続され電流増幅手段５４が出力する電流を電圧に変換
して出力端子５６から出力する電流電圧変換手段であ
る。
【００４９】電流増幅手段５４は、複数の光検出素子５
１1〜５１nが発生した電流が流れる第２の電流経路５３
の電流を増幅するので、複数の光検出素子５１1〜５１n
に対して一つで対応できる。そして、一つの電流電圧変
換手段５５で一つの電流増幅手段５４の出力電流を電圧
に変換する。必要な光検出素子５１1〜５１nの光電流
は、スイッチ手段ＳＷ７1〜ＳＷ７nによって選択的に第
２の電流経路５３に流される。スイッチ手段ＳＷ７1〜
ＳＷ７nによって選択的に光検出素子５１1〜５１nの出
力電流を電流増幅手段５４に供給することによって、電
流増幅手段５４及び電流電圧変換手段５５を複数の光検
出素子５１1〜５１nに対して共通化でき、輝度検出回路
の回路規模を縮小でき、チップサイズの縮小が可能とな
り、コストの削減ができる。
【００５０】次にこの発明の実施の形態２の第１の態様
について図１１を用いて説明する。図１１はこの第１の
態様による輝度検出回路の構成を示す回路図である。図
１１において、６１iはカソードとノードＮ９に接続さ
れたアノードとを有するＳＰＤ、ＳＷ８iは一方端とＳ
ＰＤ６１iのカソードに接続された他方端とを有し制御
信号Ｓ10iによってオンオフ制御されるスイッチ、Ｑ１
１はエミッタと接地電圧が与えられるコレクタとスイッ
チＳＷ８1〜ＳＷ８nの全ての一方端に接続されたベース
とを有するＰＮＰトランジスタ、Ｑ１２は第１の電圧Ｖ
1が与えられるエミッタとトランジスタＱ１１のベース
に接続されたコレクタとトランジスタＱ１１のエミッタ
に接続されたベースとを有するＰＮＰトランジスタ、Ｑ
１３はコレクタと第１の電圧Ｖ1が与えられるエミッタ
とトランジスタＱ１２のベースに接続されたベースとを
有するＰＮＰトランジスタ、６２はノードＮ９に接続さ
れた非反転入力端子とトランジスタＱ１３のコレクタに
接続された反転入力端子とその非反転入力端子及びその
反転入力端子間の電位差を出力するための出力端子とを
有する演算増幅器、６３は演算増幅器６２の出力端子に
接続されたカソードと演算増幅器６２の反転入力端子に
接続されたアノードとを有するダイオードである。ノー
ドＮ９の電圧は基準電源１０によって第２の電圧Ｖ2で
ある。
【００５１】トランジスタＱ１１〜Ｑ１３はカレントミ
ラー回路を構成しており、トランジスタＱ１２のコレク
タから引き抜かれる電流を増幅してトランジスタＱ１３
のコレクタから出力する。トランジスタＱ１３から出力
された電流は、演算増幅器６２とダイオード６３から成
る電流電圧変換手段で電圧に変換される。第２の電圧Ｖ
2から演算増幅器６２の出力電圧を引いて得られる電圧
がダイオード６３の両端に発生する電圧で、この電圧よ
り輝度を検出することができる。そして、スイッチＳＷ
８1〜ＳＷ８nにより必要とするＳＰＤ６１1〜６１nのう
ちの必要なものの光電流をカレントミラー回路に与える
ことができる。カレントミラー回路に電流を与えるＳＰ
Ｄ６１1〜６１nは複数づつであっても単数毎であっても
良い。
【００５２】スイッチＳＷ８1〜ＳＷ８nによってＳＰＤ
６１1〜６１nを選択するようにしたので、電流増幅手段
であるトランジスタＱ１１〜Ｑ１３と電流電圧変換手段
である演算増幅器６２とダイオード６３とを複数のＳＰ
Ｄに対して共通化することができる。そのため、輝度検
出回路の回路規模を縮小でき、チップサイズの縮小が可
能となり、コストの削減ができる。
【００５３】次にこの発明の実施の形態２の第２の態様
について図１２を用いて説明する。図１２はこの第２の
態様による輝度検出回路の構成を示す回路図である。図
１２において、６５iはカソードとノードＮ１０に接続
されたアノードとを有するＳＰＤ、ＳＷ９iは一方端と
ＳＰＤ６５iのカソードに接続された他方端とを有し制
御信号Ｓ11iによってオンオフ制御されるスイッチ、Ｑ
１４はエミッタと接地電圧が与えられるコレクタとスイ
ッチＳＷ９1〜ＳＷ９nの全ての一方端に接続されたベー
スとを有するＰＮＰトランジスタ、Ｑ１５は第１の電圧
Ｖ1が与えられるエミッタとトランジスタＱ１４のベー
スに接続されたコレクタとトランジスタＱ１４のエミッ
タに接続されたベースとを有するＰＮＰトランジスタ、
Ｑ１６はコレクタと第１の電圧Ｖ1が与えられるエミッ
タとトランジスタＱ１５のベースに接続されたベースと
を有するＰＮＰトランジスタ、６６はトランジスタＱ１
６のコレクタに接続された入力端子とその入力端子の電
圧をインピーダンス変換して出力するための出力端子と
を有する緩衝増幅器、６７は緩衝増幅器６６の入力端子
に接続されたアノードとノードＮ１０に接続されたカソ
ードとを有するダイオードである。ノードＮ１０の電圧
は基準電源１０によって第２の電圧Ｖ2になっている。
【００５４】実施の形態２の第２の態様が、実施の形態
２の第１の態様と異なる点は、電流電圧変換手段の構成
にある。第２の態様では、演算増幅器の代わりに緩衝増
幅器６６を用いている。第１の態様と同様にカレントミ
ラー回路により増幅された電流が、ダイオード６７を流
れる。ダイオード６７の両端にＳＰＤ６５1〜６５nが出
力する電流の総和の対数に等しい値を有する電圧が生
じ、緩衝増幅器６６の入力端子には第２の電圧Ｖ2にダ
イオード６７の両端の電圧が加えられた電圧が入力さ
れ、緩衝増幅器６６の出力端子より出力される。このよ
うな構成の第２の態様も、第１の態様と同様の効果を奏
する。
【００５５】次にこの発明の実施の形態２の第３の態様
について図１３を用いて説明する。図１３はこの第３の
態様による輝度検出回路の構成を示す回路図である。図
１３において、ＳＷ１０iはノードＮ１１に接続された
一方端と他方端とを有し制御信号Ｓ12iによってオンオ
フ制御されるスイッチ、７１iはアノードとスイッチＳ
Ｗ１０iの他方端に接続されたカソードとを有するＳＰ
Ｄ、Ｑ１７はエミッタと第１の電圧Ｖ1が与えられるコ
レクタとＳＰＤ７１1〜７１nの全ての一方端に接続され
たベースとを有するＮＰＮトランジスタ、Ｑ１８は接地
電圧が与えられるエミッタとトランジスタＱ１７のベー
スに接続されたコレクタとトランジスタＱ１７のエミッ
タに接続されたベースとを有するＮＰＮトランジスタ、
Ｑ１９はコレクタと接地電圧が与えられるエミッタとト
ランジスタＱ１８のベースに接続されたベースとを有す
るＮＰＮトランジスタ、７２はトランジスタＱ１９のコ
レクタに接続された反転入力端子とノードＮ１１に接続
された非反転入力端子とその反転入力端子及びその非反
転入力端子間の電位差を出力するための出力端子とを有
する演算増幅器、７３は演算増幅器７２の出力端子に接
続されたアノードと演算増幅器７２の反転入力端子に接
続されたカソードとを有するダイオードである。ノード
Ｎ１１の電圧は基準電源１０によって第２の電圧Ｖ2に
なっている。
【００５６】実施の形態２の第１の態様のカレントミラ
ー回路がＰＮＰトランジスタで構成されているのに対し
て、この第３の態様においては、カレントミラー回路が
ＮＰＮトランジスタで構成されている。そのため、電流
は演算増幅器７２の出力端子からその反転入力端子に向
けて流れる。電流の向きに合わせてダイオードの向きも
第１の態様とは反対に接続されており、アノードが演算
増幅器７２の出力端子に接続される構成となっている。
このような構成の第３の態様も、第１の態様と同様の効
果を奏する。
【００５７】次にこの発明の実施の形態２の第４の態様
について図１４を用いて説明する。図１４はこの第４の
態様による輝度検出回路の構成を示す回路図である。図
１４において、ＳＷ１１iは第１の電圧Ｖ1が与えられる
一方端と他方端とを有し制御信号Ｓ13iによってオンオ
フ制御されるスイッチ、７５iはスイッチＳＷ１１iの他
方端に接続されたカソードとアノードとを有するＳＰ
Ｄ、Ｑ２０はエミッタと第１の電圧Ｖ1が与えられるコ
レクタとＳＰＤ７５1〜７５nの全てのアノードに接続さ
れたベースとを有するＮＰＮトランジスタ、Ｑ２１は接
地電圧が与えられるエミッタとトランジスタＱ２０のベ
ースに接続されたコレクタとトランジスタＱ２０のエミ
ッタに接続されたベースとを有するＮＰＮトランジス
タ、Ｑ２２はコレクタと接地電圧が与えられるエミッタ
とトランジスタＱ２１のベースに接続されたベースとを
有するＮＰＮトランジスタ、７６はトランジスタＱ２２
のコレクタに接続された入力端子とその入力端子の電圧
をインピーダンス変換して出力するための出力端子とを
有する緩衝増幅器、７７は緩衝増幅器７６の入力端子に
接続されたカソードと第１の電圧が与えられるアノード
とを有するダイオードである。
【００５８】実施の形態２の第４の態様が、実施の形態
２の第３の態様と異なる点は、電流電圧変換手段の構成
にある。第４の態様では、演算増幅器の代わりに緩衝増
幅器７６を用いている。第３の態様と同様にカレントミ
ラー回路により増幅された電流が、ダイオード７７を流
れる。ダイオード７７の両端にＳＰＤ７５1〜７５nが出
力する電流の総和の対数に等しい値を有する電圧が生
じ、緩衝増幅器７６の入力端子には第１の電圧Ｖ1にダ
イオード７７の両端の電圧降下を差し引いた電圧が入力
され、緩衝増幅器７６の出力端子より出力される。この
ような構成の第２の態様も、第１の態様と同様の効果を
奏する。
【００５９】次にこの発明の実施の形態２の第５の態様
について図１５を用いて説明する。図１５はこの第５の
態様による輝度検出回路の構成を示す回路図である。図
１５において、ＳＷ１２iは第１の電圧Ｖ1が与えられる
一方端と他方端とを有し制御信号Ｓ14iによってオンオ
フ制御されるスイッチ、８１iはスイッチＳＷ１２iの他
方端に接続されたカソードとアノードとを有するＳＰ
Ｄ、Ｑ２３はコレクタと接地電圧が与えられるエミッタ
とＳＰＤ８１1〜８１nのアノード全てに接続されたベー
スとを有するＮＰＮトランジスタ、８２はトランジスタ
Ｑ２３のコレクタに接続された入力端子とその入力端子
の電圧をインピーダンス変換して出力するための出力端
子とを有する緩衝増幅器、８３は緩衝増幅器８２の入力
端子に接続されたカソードとスイッチＳＷ１２1〜ＳＷ
１２nの他方端に接続されたアノードとを有するダイオ
ードである。
【００６０】実施の形態２の第５の態様が、実施の形態
２の第４の態様と異なる点は、電流増幅手段の構成にあ
る。第４の態様では、電流増幅手段としてカレントミラ
ー回路の代わりにＮＰＮトランジスタＱ２３を用いてい
る。第４の態様と同様にトランジスタＱ２３により増幅
された電流が、ダイオード８３を流れる。ダイオード８
３の両端にＳＰＤ８１1〜８１nが出力する電流の総和の
対数に等しい値を有する電圧が生じ、緩衝増幅器８２の
入力端子には第１の電圧Ｖ1からダイオード８３の両端
の電圧を差し引いた電圧が入力され、緩衝増幅器８２の
出力端子より出力される。このような構成の第５の態様
も、第４の態様と同様の効果を奏する。
【００６１】次にこの発明の実施の形態２の第６の態様
について図１６を用いて説明する。図１６はこの第６の
態様による輝度検出回路の構成を示す回路図である。図
１６において、ＳＷ１３iはノードＮ１２に接続された
一方端と他方端とを有し制御信号Ｓ15iによってオンオ
フ制御されるスイッチ、８５iはスイッチＳＷ１３iの他
方端に接続されたカソードとアノードとを有するＳＰ
Ｄ、Ｑ２４はコレクタと接地電圧が与えられるエミッタ
とＳＰＤ８１1〜８１nのアノード全てに接続されたベー
スとを有するＮＰＮトランジスタ、８６はトランジスタ
Ｑ２４のコレクタに接続された反転入力端子とその入力
端子の電圧を出力するための出力端子とを有する演算増
幅器、８７は演算増幅器８６の入力端子に接続されたカ
ソードと演算増幅器８６の出力端子に接続されたアノー
ドとを有するダイオードである。ノードＮ１２の電圧
は、基準電源１０によって第１の電圧Ｖ1になってい
る。
【００６２】実施の形態１の第６の態様が、実施の形態
１の第５の態様と異なる点は、電流電圧変換手段の構成
にある。第６の態様では、緩衝増幅器とその入力端子に
接続されたダイオードに代えて演算増幅器８６とその出
力端子と反転入力端子間に接続されたダイオードを用い
ている。第５の態様と同様にトランジスタＱ２４により
増幅された電流が、ダイオード８７を流れる。ダイオー
ド８７の両端にトランジスタＱ８1〜Ｑ８nの総和の対数
に等しい値を有する電圧が生じ、演算増幅器８６の出力
端子には第１の電圧Ｖ1にダイオード８７の両端の電圧
を加えた電圧が出力される。このような構成の第６の態
様も、第５の態様と同様の効果を奏する。
【００６３】次にこの発明の実施の形態２の第７の態様
について図１７を用いて説明する。図１７はこの第７の
態様による輝度検出回路の構成を示す回路図である。図
１７において、９１iはノードＮ１３に接続されたアノ
ードとカソードとを有するＳＰＤ、ＳＷ１４iはＳＰＤ
９１iのカソードに接続された一方端と他方端とを有し
制御信号Ｓ16iによってオンオフ制御されるスイッチ、
Ｑ２５はコレクタと第１の電圧Ｖ1が与えられるエミッ
タとＳＷ１４iの他方端全てに接続されたベースとを有
するＰＮＰトランジスタ、９２はトランジスタＱ２５の
コレクタに接続された入力端子とその入力端子の電圧を
インピーダンス変換して出力するための出力端子とを有
する緩衝増幅器、９３は緩衝増幅器９２の入力端子に接
続されたアノードとＳＰＤ９１iのアノードに接続され
たカソードを有するダイオードである。
【００６４】実施の形態２の第５の態様の電流増幅手段
がＮＰＮトランジスタで構成されているのに対して、こ
の第７の態様においては、電流増幅手段がＰＮＰトラン
ジスタで構成されている。そのため、電流はトランジス
タＱ２５からノードＮ１３に向けて流れる。この電流の
向きに合わせてダイオードの向きも第５の態様とは反対
に接続されており、カソードに第１の電圧Ｖ2が与えら
れるダイオード９３のアノードが、緩衝増幅器９２の入
力端子に接続される構成となっている。このような構成
の第７の態様も、第５の態様と同様の効果を奏する。
【００６５】次にこの発明の実施の形態２の第８の態様
について図１８を用いて説明する。図１８はこの第８の
態様による輝度検出回路の構成を示す回路図である。図
１８において、９５iはノードＮ１４に接続されたアノ
ードとカソードとを有するＳＰＤ、ＳＷ１５iはＳＰＤ
９５ｉのカソードに接続された一方端と他方端とを有し
制御信号Ｓ17iによってオンオフ制御されるスイッチ、
Ｑ２６はコレクタと第１の電圧Ｖ1が与えられるエミッ
タとスイッチＳＷ１５1〜１５nの他方端全てに接続され
たベースとを有するＰＮＰトランジスタ、９６はトラン
ジスタＱ２６のコレクタに接続された反転入力端子とノ
ードＮ１４に接続された非反転入力端子とその反転入力
端子及びその非反転入力端子間の電位差を出力するため
の出力端子とを有する演算増幅器，９７は演算増幅器９
６の反転入力端子に接続されたアノードと演算増幅器９
６の出力端子に接続されたカソードとを有するダイオー
ドである。
【００６６】実施の形態２の第６の態様の電流増幅手段
がＮＰＮトランジスタで構成されているのに対して、こ
の第８の態様においては、電流増幅手段がＰＮＰトラン
ジスタで構成されている。そのため、電流はトランジス
タＱ２６からダイオード９７のアノードに向けて流れ
る。この電流の向きに合わせてダイオードの向きも第５
の態様とは反対に接続されており、ダイオード９７のカ
ソードが、演算増幅器９６の出力端子に接続される構成
となっている。このような構成の第８の態様も、第６の
態様と同様の効果を奏する。
【００６７】＜実施の形態３＞次にこの発明の実施の形
態３の第１の態様について図１９を用いて説明する。図
１９はこの第１の態様による輝度検出回路の構成を示す
回路図である。図１９において、ＳＷ１４iは第１の電
圧Ｖ1が与えられる一方端と他方端とを有し制御信号Ｓ
16iによってオンオフ制御されるスイッチ、９１iはアノ
ードとＳＷ１４1〜１４nの他方端に接続されたカソード
とを有するＳＰＤ、９２は複数のＳＰＤ９１1〜９１nの
全てのアノードに接続された入力端子とその入力端子の
電圧をインピーダンス変換して出力するための出力端子
とを有する緩衝増幅器、９３は基準電源１０によって第
２の電圧Ｖ2が与えられるカソードと緩衝増幅器９２の
入力端子に接続されたアノードとを有するダイオードで
ある。
【００６８】ＳＰＤ９１1〜９１nから出力された電流
は、全てダイオード９３に流れる。ダイオード９３に流
れる電流は、緩衝増幅器９２とダイオード９３から成る
電流電圧変換手段で電圧に変換される。第２の電圧Ｖ2
から緩衝増幅器９２の出力電圧を引いて得られる電圧が
ダイオード９３の両端に発生する電圧で、この電圧より
輝度を検出することができる。そして、スイッチＳＷ１
４1〜ＳＷ１４nにより必要とするＳＰＤ９１1〜９１nの
うちの必要なものの光電流をダイオード９３に与えるこ
とができる。ダイオード９３に電流を与えるＳＰＤ９１
1〜９１nは複数づつであっても単数毎であっても良い。
【００６９】スイッチＳＷ１４1〜ＳＷ１４nによってＳ
ＰＤ９１1〜９１nを選択するようにしたので、電流電圧
変換手段である緩衝増幅器９２とダイオード９３とを複
数のＳＰＤ９１1〜９１nに対して共通化することができ
る。そのため、輝度検出回路の回路規模を縮小でき、チ
ップサイズの縮小が可能となり、コストの削減ができ
る。
【００７０】つまり実施の形態３の輝度検出回路におい
ては、電流電圧変換手段である緩衝増幅器９２とダイオ
ード９３は、全てのＳＰＤ９１1〜９１nの光電流のうち
第２の電流経路９５に流れる電流を電圧に変換する。そ
して、第２の電流経路９５に流すＳＰＤ９１1〜９１nの
光電流のうち必要なものをスイッチ手段ＳＷ１４1〜Ｓ
Ｗ１４nによって選択する。
【００７１】次にこの発明の実施の形態３の第２の態様
について図２０を用いて説明する。図２０はこの第２の
態様による輝度検出回路の構成を示す回路図である。図
２０において、９５iはアノードとノードＮ１４に接続
されたカソードとを有するＳＰＤ、ＳＷ１５iは第１の
電圧Ｖ1が与えられる一方端とＳＰＤ９５iのアノードに
接続された他方端とを有し制御信号Ｓ17iによってオン
オフ制御されるスイッチ、９６はＳＰＤ９５1〜９５nの
全てのカソードに接続された非反転入力端子とスイッチ
ＳＷ１５１〜１５ｎの全ての一方端に接続された反転入
力端子とその反転入力端子及びその非反転入力端子間の
電位差を出力するための出力端子とを有する演算増幅
器、９７は演算増幅器９６の反転入力端子に接続された
アノードと演算増幅器９６の出力端子に接続されたカソ
ードとを有するダイオードである。
【００７２】ＳＰＤ９５1〜９５nから出力された電流
は、全てダイオード９７に流れる。このダイオード９７
に流れる電流は、演算増幅器９６とダイオード９７から
成る電流電圧変換手段で電圧に変換される。第１の電圧
Ｖ1から演算増幅器９６の出力電圧を引いて得られる電
圧がダイオード９７の両端に発生する電圧で、この電圧
より輝度を検出することができる。そして、スイッチＳ
Ｗ１５1〜ＳＷ１５nをオンオフ制御することにより必要
とするＳＰＤ９５1〜９５nのうちの必要な光電流をダイ
オード９７に流すことができる。ダイオード９７に電流
を与えるＳＰＤ９５1〜９５nは複数づつであっても単数
毎であっても良い。
【００７３】スイッチＳＷ１５1〜ＳＷ１５nによってＳ
ＰＤ９５1〜９５nを選択するようにしたので、電流電圧
変換手段である演算増幅器９６とダイオード９７とを複
数のＳＰＤ９５1〜９５nに対して共通化することができ
る。そのため、輝度検出回路の回路規模を縮小でき、チ
ップサイズの縮小が可能となり、コストの削減ができ
る。
【図面の簡単な説明】
【図１】 この発明の輝度検出回路の実施の形態１の構
成を示すブロック図である。
【図２】 この発明の輝度検出回路の実施の形態１の第
１の態様を示す回路図である。
【図３】 この発明の輝度検出回路の実施の形態１の第
２の態様を示す回路図である。
【図４】 この発明の輝度検出回路の実施の形態１の第
３の態様を示す回路図である。
【図５】 この発明の輝度検出回路の実施の形態１の第
４の態様を示す回路図である。
【図６】 この発明の輝度検出回路の実施の形態１の第
５の態様を示す回路図である。
【図７】 この発明の輝度検出回路の実施の形態１の第
６の態様を示す回路図である。
【図８】 この発明の輝度検出回路の実施の形態１の第
７の態様を示す回路図である。
【図９】 この発明の輝度検出回路の実施の形態１の第
８の態様を示す回路図である。
【図１０】 この発明の輝度検出回路の実施の形態２を
示すブロック図である。
【図１１】 この発明の輝度検出回路の実施の形態２の
第１の態様を示す回路図である。
【図１２】 この発明の輝度検出回路の実施の形態２の
第２の態様を示す回路図である。
【図１３】 この発明の輝度検出回路の実施の形態２の
第３の態様を示す回路図である。
【図１４】 この発明の輝度検出回路の実施の形態２の
第４の態様を示す回路図である。
【図１５】 この発明の輝度検出回路の実施の形態２の
第５の態様を示す回路図である。
【図１６】 この発明の輝度検出回路の実施の形態２の
第６の態様を示す回路図である。
【図１７】 この発明の輝度検出回路の実施の形態２の
第７の態様を示す回路図である。
【図１８】 この発明の輝度検出回路の実施の形態２の
第８の態様を示す回路図である。
【図１９】 この発明の輝度検出回路の実施の形態３の
第１の態様を示す回路図である。
【図２０】 この発明の輝度検出回路の実施の形態３の
第２の態様を示す回路図である。
【図２１】 従来の輝度検出回路の構成を示す回路図で
ある。
【図２２】 従来の多分割センサの受光部を説明するた
めの図である。
【符号の説明】
１1〜１n，５１1〜５１n 光検出素子、２1〜２n，５２
1〜５２n 第１の電流経路、３1〜３n，５４ 電流増幅
手段、４，５３ 第２の電流経路、５，５５電流電圧変
換手段、ＳＷ７1〜ＳＷ７n スイッチ。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年１０月３１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項５
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】図２１は、従来の多分割型の輝度検出回
路を示す回路図である。図において、１００iは輝度検
出回路の出力端子１０４iに接続された出力端子とを有
する演算増幅器、１０１iは演算増幅器１００iの反転入
力端子に接続されたアノード端子と演算増幅器１００i
の非反転入力端子及び基準電圧（Vref）に接続されたカ
ソード端子とを有する光検出素子、１０２iは演算増幅
器１００iの反転入力端子及び光検出素子１０１iのアノ
ード端子に接続されたアノード端子と演算増幅器１００
iの出力端子に接続されたカソード端子とを有するダイ
オードである。図２１に示した各符号の添字は同じ添字
の光検出素子に対応する各部分を示す。なお、光検出素
子には、例えば光電池等が含まれ、光電池には例えばシ
リコン受光素子が含まれ、シリコン受光素子には例えば
ホトダイオードやホトトランジスタが含まれる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】
【数１】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】
【数２】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】第５の発明に係る輝度検出回路は、第４の
発明の輝度検出回路において、前記電流増幅手段は、所
定の電圧が与えられる一方電流電極、前記第２の電流経
路に接続された他方電流電極、及び前記他方電流電極の
電圧に応じた電圧が与えられる制御電極を持つ所定の導
電型の第１のバイポーラトランジスタと、前記所定の電
圧が与えられる一方電流電極、前記電流電圧変換手段に
接続された他方電流電極、及び前記第１のバイポーラト
ランジスタの前記制御電極に接続された制御電極を持つ
前記所定の導電型の第２のバイポーラトランジスタとを
備えて構成される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】次に、この発明の実施の形態１の第１の態
様について図２を用いて説明する。図２はこの第１の態
様による輝度検出回路の構成を示す回路図である。図２
において、１０は接地電圧が与えられる一方端とノード
Ｎ１に接続された他方端とを有しノードＮ１を第２の電
圧Ｖ2にするための基準電源、１１iはカソードとノード
Ｎ１に接続されたアノードとを有するシリコン受光素子
｛以下ＳＰＤ（Silicon Photo Diode）という。｝、Ｑ
１iはエミッタと接地電圧が与えられるコレクタとＳＰ
Ｄ１１iのカソードに接続されたベースとを有するＰＮ
Ｐトランジスタ、Ｑ２iはトランジスタＱ１iのベースに
接続されたコレクタと第１の電圧Ｖ1が与えられるエミ
ッタとトランジスタＱ１iのエミッタに接続されたベー
スとを有するＰＮＰトランジスタ、Ｑ３iはコレクタと
第１の電圧Ｖ1が与えられるエミッタとトランジスタＱ
２iのベースに接続されたベースとを有するＰＮＰトラ
ンジスタ、ＳＷ１iは第１の電圧Ｖ1が与えられる一方端
とトランジスタＱ２iのベースに接続された他方端とを
有し与えられる制御信号Ｓ１iによってオンオフ制御さ
れるスイッチ、１２はトランジスタＱ３1〜Ｑ３nのコレ
クタに共通に接続された反転入力端子と第２の電圧Ｖ2
が与えられる非反転入力端子とその反転入力端子及びそ
の非反転入力端子間の電位差を出力する出力端子とを有
する演算増幅器、１２は演算増幅器１２の出力端子に接
続されたカソードと演算増幅器１２の反転入力端子に接
続されたアノードとを有するダイオードである。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】次に動作について説明する。ＳＰＤ１１i
が入射光に応じてそれぞれ光電流Ｉ1iを発生する。発生
した電流Ｉ1iはカレントミラー回路ＣＭ１iの入力端子
に入力され、カレントミラー回路ＣＭ１iの電流増幅特
性によってｎ倍された電流Ｉ2iが出力端子より出力され
る。カレントミラー回路ＣＭ１ 1 〜ＣＭ１ n から出力され
た全ての電流Ｉ21〜Ｉ2nはダイオード１３に流れ込み、
ダイオード１３の両端には電流Ｉ21〜Ｉ2nの総和の対数
に等しい値を有する電圧Ｖbeが発生する。ここで、ｉは
１〜ｎの任意の整数である。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正内容】
【００２３】
【数３】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】
【数４】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】このようにして電流電圧変換を行い、出力
された出力電圧Ｖoutと第２の電圧との電位差、つまり
ダイオード１３による電圧を求め、輝度を検出する。カ
レントミラー回路ＣＭ１ i は制御信号Ｓ1iによってオン
オフ制御されており、ＳＰＤ１１iの電流を出力する必
要がある場合のみスイッチを開くことよって、トランジ
スタＱ２i，Ｑ３iを動作させてカレントミラー回路から
増幅した電流を出力させることができる。カレントミラ
ー回路ＣＭ１ i から電流を出力させる必要がない場合に
は、スイッチを閉じることでトランジスタＱ２i，Ｑ３i
をオフすることによってカレントミラー回路ＣＭ１ i か
らの出力電流をゼロにすることができる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】次に、この発明の実施の形態１の第２の態
様について図３を用いて説明する。図３はこの第２の態
様による輝度検出回路の構成を示す回路図である。図３
において、１５iはカソードとノードＮ２に接続された
アノードとを有するＳＰＤ、ＣＭ２iは出力端子とＳＰ
Ｄ１５iのカソードに接続された入力端子とを有するカ
レントミラー回路、１６はカレントミラー回路ＣＭ２1
〜ＣＭ２nの出力端子に共通に接続された入力端子と当
該入力端子から入力された電圧をインピーダンス変換し
て出力する出力端子とを有する緩衝増幅器、１７は緩衝
増幅器１６の入力端子に接続されたアノードとノードＮ
２に接続されたカソードとを有するダイオードである。
ノードＮ２の電圧は、電源１０によって第２の電圧Ｖ2
に設定されている。カレントミラー回路ＣＭ２ i は３個
のＰＮＰトランジスタを用いて図２に示したカレントミ
ラー回路ＣＭ１ i と同様に構成されている。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正内容】
【００４０】そして、トランジスタＱ７ 1 〜Ｑ７ n のベー
スにスイッチＳＷ３1〜ＳＷ３nを用いることによって、
多分割センサにおいて、電流電圧変換手段を構成する緩
衝増幅器３２とダイオード３３とを共通化できる。その
ため輝度検出回路の回路規模を縮小でき、チップサイズ
の縮小が可能となり、コストの削減ができる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正内容】
【００４２】実施の形態１の第６の態様が、実施の形態
１の第５の態様と異なる点は、電流電圧変換手段の構成
にある。第６の態様では、緩衝増幅器とその入力端子に
接続されたダイオードに代えて演算増幅器３６とその出
力端子と反転入力端子間に接続されたダイオードを用い
ている。第５の態様と同様にトランジスタＱ８1〜Ｑ８n
により増幅された電流が、ダイオード３７を流れる。ダ
イオード３７の両端にトランジスタＱ８ 1 〜Ｑ８ n の総和
の対数に等しい値を有する電圧が生じ、演算増幅器３６
の出力端子には第１の電圧Ｖ1にダイオード３７の両端
の電圧を加えた電圧が出力される。このような構成の第
６の態様も、第５の態様と同様の効果を奏する。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正内容】
【００４４】そして、スイッチＳＷ５1〜ＳＷ５nは制御
信号Ｓ 7i〜Ｓ 7n によってオンオフ制御される。スイッチ
ＳＷ５1〜ＳＷ５nのうちのオフしているスイッチに接続
されているトランジスタＱ９1〜Ｑ９nはオフ状態とな
り、オフしているトランジスタの出力電流はゼロであ
る。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正内容】
【００５８】実施の形態２の第４の態様が、実施の形態
２の第３の態様と異なる点は、電流電圧変換手段の構成
にある。第４の態様では、演算増幅器の代わりに緩衝増
幅器７６を用いている。第３の態様と同様にカレントミ
ラー回路により増幅された電流が、ダイオード７７を流
れる。ダイオード７７の両端にＳＰＤ７５1〜７５nが出
力する電流の総和の対数に等しい値を有する電圧が生
じ、緩衝増幅器７６の入力端子には第１の電圧Ｖ1にダ
イオード７７の両端の電圧降下を差し引いた電圧が入力
され、緩衝増幅器７６の出力端子より出力される。この
ような構成の第４の態様も、第３の態様と同様の効果を
奏する。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正内容】
【００６０】実施の形態２の第５の態様が、実施の形態
２の第４の態様と異なる点は、電流増幅手段の構成にあ
る。第５の態様では、電流増幅手段としてカレントミラ
ー回路の代わりにＮＰＮトランジスタＱ２３を用いてい
る。第４の態様と同様にトランジスタＱ２３により増幅
された電流が、ダイオード８３を流れる。ダイオード８
３の両端にＳＰＤ８１1〜８１nが出力する電流の総和の
対数に等しい値を有する電圧が生じ、緩衝増幅器８２の
入力端子には第１の電圧Ｖ1からダイオード８３の両端
の電圧を差し引いた電圧が入力され、緩衝増幅器８２の
出力端子より出力される。このような構成の第５の態様
も、第４の態様と同様の効果を奏する。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正内容】
【００６１】次にこの発明の実施の形態２の第６の態様
について図１６を用いて説明する。図１６はこの第６の
態様による輝度検出回路の構成を示す回路図である。図
１６において、ＳＷ１３iはノードＮ１２に接続された
一方端と他方端とを有し制御信号Ｓ15iによってオンオ
フ制御されるスイッチ、８５iはスイッチＳＷ１３iの他
方端に接続されたカソードとアノードとを有するＳＰ
Ｄ、Ｑ２４はコレクタと接地電圧が与えられるエミッタ
とＳＰＤ８５ 1〜８５ n のアノード全てに接続されたベー
スとを有するＮＰＮトランジスタ、８６はトランジスタ
Ｑ２４のコレクタに接続された反転入力端子とその入力
端子の電圧を出力するための出力端子とを有する演算増
幅器、８７は演算増幅器８６の入力端子に接続されたカ
ソードと演算増幅器８６の出力端子に接続されたアノー
ドとを有するダイオードである。ノードＮ１２の電圧
は、基準電源１０によって第１の電圧Ｖ1になってい
る。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正内容】
【００６６】実施の形態２の第６の態様の電流増幅手段
がＮＰＮトランジスタで構成されているのに対して、こ
の第８の態様においては、電流増幅手段がＰＮＰトラン
ジスタで構成されている。そのため、電流はトランジス
タＱ２６からダイオード９７のアノードに向けて流れ
る。この電流の向きに合わせてダイオードの向きも第６
の態様とは反対に接続されており、ダイオード９７のカ
ソードが、演算増幅器９６の出力端子に接続される構成
となっている。このような構成の第８の態様も、第６の
態様と同様の効果を奏する。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】変更
【補正内容】
【００７０】つまり実施の形態３の輝度検出回路におい
ては、電流電圧変換手段である緩衝増幅器９２とダイオ
ード９３は、全てのＳＰＤ９１1〜９１nの光電流のうち
第２の電流経路９８に流れる電流を電圧に変換する。そ
して、第２の電流経路９８に流すＳＰＤ９１1〜９１nの
光電流のうち必要なものをスイッチ手段ＳＷ１４1〜Ｓ
Ｗ１４nによって選択する。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正内容】
【００７１】次にこの発明の実施の形態３の第２の態様
について図２０を用いて説明する。図２０はこの第２の
態様による輝度検出回路の構成を示す回路図である。図
２０において、９５iはアノードとノードＮ１４に接続
されたカソードとを有するＳＰＤ、ＳＷ１５iは第１の
電圧Ｖ1が与えられる一方端とＳＰＤ９５iのアノードに
接続された他方端とを有し制御信号Ｓ17iによってオン
オフ制御されるスイッチ、９６はＳＰＤ９５1〜９５nの
全てのカソードに接続された非反転入力端子とスイッチ
ＳＷ１５ 1 〜１５ n の全ての一方端に接続された反転入力
端子とその反転入力端子及びその非反転入力端子間の電
位差を出力するための出力端子とを有する演算増幅器、
９７は演算増幅器９６の反転入力端子に接続されたアノ
ードと演算増幅器９６の出力端子に接続されたカソード
とを有するダイオードである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 唐沢 国彦 東京都千代田区大手町二丁目６番２号 三 菱電機エンジニアリング株式会社内 (72)発明者 原 英夫 東京都千代田区大手町二丁目６番２号 三 菱電機エンジニアリング株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 複数の第１の電流経路と、 前記複数の第１の電流経路中にそれぞれ配設され、入射
    光に反応して該複数の第１の電流経路で光電流をそれぞ
    れ発生する複数の光検出素子と、 単一の第２の電流経路と、 前記複数の第１の電流経路中にそれぞれ配設され、対応
    する前記複数の光検出素子にそれぞれ直列に接続された
    入力端子、及び前記第２の電流経路に接続された出力端
    子をそれぞれ持ち、対応する前記複数の光検出素子が発
    生する光電流を増幅し、それぞれに与えられる制御信号
    に応じてオンオフ制御され、増幅した電流を前記第２の
    電流経路に出力する複数の電流増幅手段と、 前記第２の電流経路に接続され、前記第２の電流経路に
    流れる電流を電圧に変換する電流電圧変換手段とを備え
    る、輝度検出回路。
  2. 【請求項２】 前記複数の電流増幅手段は、それぞれ、 所定の電圧が与えられる一方電流電極、対応する前記光
    検出素子に接続された他方電流電極、及び前記他方電流
    電極の電圧に応じた電圧が与えられる制御電極を持つ所
    定の導電型の第１のバイポーラトランジスタと、 前記所定の電圧が与えられる一方電流電極、前記第２の
    電流経路に接続された他方電流電極、及び前記第１のバ
    イポーラトランジスタの前記制御電極に接続された制御
    電極を持つ前記所定の導電型の第２のバイポーラトラン
    ジスタと、 前記第１のバイポーラトランジスタの前記制御電極に接
    続された一方端、及び前記所定の電圧が与えられる他方
    端とを有し、前記制御信号に応じて導通／非導通が制御
    されるスイッチ手段とを備える、請求項１記載の輝度検
    出回路。
  3. 【請求項３】 前記電流増幅手段は、それぞれ、 所定の電圧が与えられる一方電流電極、対応する前記光
    検出素子に接続された制御電極、前記第２の電流経路に
    接続された他方電流電極を持つバイポーラトランジスタ
    と、 前記制御電極に接続された一方端、及び前記所定の電圧
    が与えられる他方端とを有し、前記制御信号に応じて導
    通／非導通が制御されるスイッチ手段とを備える、請求
    項１記載の輝度検出回路。
  4. 【請求項４】 複数の第１の電流経路と、 前記複数の第１の電流経路中にそれぞれ配設され、入射
    光に反応して該複数の第１の電流経路で光電流をそれぞ
    れ発生する複数の光検出素子と、 前記複数の第１の電流経路が接続している単一の第２の
    電流経路と、 前記複数の第１の電流経路中にそれぞれ配設され、前記
    複数の第１の電流経路のうちの対応するものから前記第
    ２の電流経路へ流れる電流のオンオフを制御する複数の
    スイッチ手段と、 前記第２の電流経路に接続され、前記第２の電流経路に
    流れる電流を増幅して出力する電流増幅手段と、 前記電流増幅手段に接続され、前記電流増幅手段が出力
    する電流を電圧に変換する電流電圧変換手段とを備え
    る、輝度検出回路。
  5. 【請求項５】 前記電流増幅手段は、 所定の電圧が与えられる一方電流電極、前記第２の電流
    経路に接続された他方電流電極、及び前記他方電流電極
    の電圧に応じた電圧が与えられる制御電極を持つ所定の
    導電型の第１のバイポーラトランジスタと、 前記所定の電圧が与えられる一方電流電極、前記電流電
    圧変換手段に接続された他方電流電極、及び前記第１の
    バイポーラトランジスタの前記制御電極に接続された制
    御電極を持つ所定の導電型の第２のバイポーラトランジ
    スタとを備える、請求項４記載の輝度検出回路。
  6. 【請求項６】 前記電流増幅手段は、 所定の電圧が与えられる一方電流電極、前記第２の電流
    経路に接続された制御電極、前記電流電圧変換手段に接
    続された他方電流電極を持つバイポーラトランジスタを
    備える、請求項４記載の輝度検出回路。
  7. 【請求項７】 複数の第１の電流経路中にそれぞれ配置
    され、入射光に反応して該複数の第１の電流経路に光電
    流をそれぞれ発生する複数の光検出素子と、単一の第２
    の電流経路と、 前記複数の第１の電流経路に接続された一方端、及び前
    記第２の電流経路に接続された他方端をそれぞれ有し、
    前記第１の電流経路から前記第２の電流経路へ流れる電
    流のオンオフを制御する複数のスイッチ手段と、 前記第２の電流経路に接続され、該第２の電流経路に流
    れる電流を電圧に変換する電流電圧変換手段とを備え
    る、輝度検出回路。
JP7210610A 1995-08-18 1995-08-18 輝度検出回路 Pending JPH0953984A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7210610A JPH0953984A (ja) 1995-08-18 1995-08-18 輝度検出回路
US08/578,969 US5693934A (en) 1995-08-18 1995-12-27 Luminance detecting circuit in which plural photoinduced currents are amplified and combined onto a common current conductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7210610A JPH0953984A (ja) 1995-08-18 1995-08-18 輝度検出回路

Publications (1)

Publication Number Publication Date
JPH0953984A true JPH0953984A (ja) 1997-02-25

Family

ID=16592181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7210610A Pending JPH0953984A (ja) 1995-08-18 1995-08-18 輝度検出回路

Country Status (2)

Country Link
US (1) US5693934A (ja)
JP (1) JPH0953984A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080905A (ja) * 2005-09-12 2007-03-29 Sony Corp 半導体装置およびその製造方法
JP2007103461A (ja) * 2005-09-30 2007-04-19 Sunx Ltd 受光素子、光電センサ用ｉｃ、及び光電センサ

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3329680B2 (ja) * 1996-05-16 2002-09-30 株式会社デンソー 光センサ
US5883378A (en) * 1996-07-30 1999-03-16 Bayer Corporation Apparatus and methods for transmitting electrical signals indicative of optical interactions between a light beam and a flowing suspension of particles
JP2970844B2 (ja) * 1997-06-04 1999-11-02 日本電気株式会社 光受信器及びそれを用いた光ネットワークシステム
DE19754626C2 (de) * 1997-12-09 1999-10-21 Fraunhofer Ges Forschung Programmierbare, optisch sensitive Schaltung
US6521882B1 (en) 1998-03-27 2003-02-18 Denso Corporation Optical sensor with directivity controlled
JP3882378B2 (ja) * 1998-03-27 2007-02-14 株式会社デンソー 光センサ
US6765189B1 (en) * 2002-11-20 2004-07-20 Santec U.S.A. Corporation Small form factor in-line switched multichannel fiber optic power monitoring apparatus
US7030361B2 (en) * 2004-06-16 2006-04-18 Trimble Navigation Limited Receiver circuit with “M” sectors each with “N” channels
KR101281991B1 (ko) * 2005-07-27 2013-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP4201808B2 (ja) * 2006-11-08 2008-12-24 シャープ株式会社 光電流検出回路ならびにそれを備えた光センサおよび電子機器
CN101779347A (zh) * 2007-08-21 2010-07-14 日本电信电话株式会社 光电流监测电路
JP2009094291A (ja) * 2007-10-09 2009-04-30 Panasonic Corp 光半導体装置及び赤外線データ通信装置
JP5270641B2 (ja) * 2010-11-10 2013-08-21 シャープ株式会社 照度センサ、およびこの照度センサを備えた表示装置
CN107330409B (zh) * 2017-07-03 2019-12-31 京东方科技集团股份有限公司 一种电流放大电路、指纹检测装置及其控制方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666606B2 (ja) * 1989-12-01 1994-08-24 株式会社東芝 電流増幅回路
US5214527A (en) * 1990-09-26 1993-05-25 Bell Communications Research, Inc. Electronically switched multiple-channel optical receiver
JPH0865074A (ja) * 1994-08-24 1996-03-08 Mitsubishi Denki Eng Kk 電流電圧変換回路、電流圧縮伸張回路、自動露出制御システム及びセンサ内蔵自動露出制御システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080905A (ja) * 2005-09-12 2007-03-29 Sony Corp 半導体装置およびその製造方法
JP2007103461A (ja) * 2005-09-30 2007-04-19 Sunx Ltd 受光素子、光電センサ用ｉｃ、及び光電センサ

Also Published As

Publication number Publication date
US5693934A (en) 1997-12-02

Similar Documents

Publication Publication Date Title
JPH0953984A (ja) 輝度検出回路
US5578815A (en) Bias circuit for maintaining a constant potential difference between respective terminals of more than one avalanche photodiode
US7057423B2 (en) Current-voltage transforming circuit employing limiter circuit
US6956195B2 (en) Photoelectric current and voltage converting circuit
EP3118652B1 (en) Photoelectric sensor
JP3673705B2 (ja) 電流電圧変換器及びそれを用いたプリンター
US6356065B1 (en) Current-voltage converter with changeable threshold based on peak inputted current
JP3404984B2 (ja) 光出力モニタ回路
JP4869810B2 (ja) 減算回路
JPS5845523A (ja) 測光回路
US12028639B2 (en) Photosensitive device including an integrator circuit per group of at least two photosensitive elements
JPH1188068A (ja) 受光アンプ回路
CN114152338B (zh) 光检测装置及系统
JP3228239B2 (ja) 光受信回路
JPH066308A (ja) 光受信用ａｇｃ回路
JPH0996651A (ja) 増幅回路
JP2923169B2 (ja) 受光増幅装置
JP2003179442A (ja) 受光装置
JPH03216523A (ja) 測光回路
JPH04337933A (ja) 受光増幅装置
JPH05172565A (ja) 光学的測距センサー
SU1548673A1 (ru) Фотоприемное устройство
SU1672233A1 (ru) Фотоприемное устройство
SU1286062A2 (ru) Фотоприемное устройство
JPH11220657A (ja) イメージセンサ及びその補正方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040113