JPH04119005A

JPH04119005A - 演算増幅回路

Info

Publication number: JPH04119005A
Application number: JP2238142A
Authority: JP
Inventors: Akira Seshimoto; 明瀬志本
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 1990-09-07
Filing date: 1990-09-07
Publication date: 1992-04-20
Anticipated expiration: 2013-02-10
Also published as: JP2711411B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、デジタル処理回路等として集積回路化されて
用いられる演算増幅回路の構成に関する。

［従来の技術］従来から、論理回路やその他の基本的な回路の構成部材
として演算増幅回路（オペアンプ）が用いられており、
この演算増幅回路は、二つの入力端子と一つの出力端子
を有し、上記入力端子間に加えられた電圧を増幅する一
種の差動増幅回路として構成される。

第２図には、従来の演算増幅回路が示されており、この
回路は正転アンプであり、差動増幅動作をする二つのト
ランジスタＱｌ、Ｑ２には、定電流源１がエミッタ端子
に接続されると共に、カレントミラー構成のトランジス
タＱ３　、Ｑ４を介して二段目の増幅を行うＮＰＮ型の
増幅用トランジスタＱ５が設けられている。

また、上記トランジスタＱ２のベース側には、利得を決
定するための抵抗Ｒ１，Ｒ２が接続され、この抵抗Ｒ１
の他端には上記トランジスタＱ５がダイオードＤ１を介
して接続されており、この接続点Ｂから増幅（電流）出
力が得られることになる。

なお、上記トランジスタＱｌ、Ｑ２のコレクタ側にはト
ランジスタＱ３．Ｑ４を介して電圧Ｖｃｃが電源４から
加えられ、エミッタ側には定電流源１を介して電圧Ｖｅ
ｅが電源５から与えられ、また上記出力点Ｂと電源５と
の間には定電流源２が介挿される。

このような演算増幅回路によれば、入力端子Ａから差動
トランジスタＱ１に信号を入力すると、二つの差動トラ
ンジスタＱｌ　、Ｑ２のコレクタ間に電流差が増幅出力
として現れるが、この差動増幅電流はトランジスタＱ５
により更に増幅されることになり、Ｂ点から増幅電流を
出力することができる。

［発明が解決しようとする課題］しかしながら、上記従来の演算増幅回路では、差動トラ
ンジスタＱｌ　、Ｑ２の差動増幅出力において、アーリ
ー効果により、直流増幅回路の場合はオフセットが生じ
、交流増幅回路の場合は信号に歪が生じるという問題が
あった。すなわち、上記差動トランジスタＱ１のコレク
タ電圧ＶＣ１は、上記・電源電圧Ｖｃｃで与えられる電
圧をＶ“とじ、トランジスタＱ３のベース−エミッタ間
電圧をＶＢＥ３　とすると、ＶＣ１＝Ｖ”　−ＶＢＥ３　　　　　　　　　　・・（
１）となり、一方差動トランジスタＱ２のコレクタ電圧
ＶＣ２は、増幅用トランジスタＱ５のベース−エミッタ
間電圧をＶ　ＢＨ３、ダイオードＤ１の端子間電圧をＶ
ＤＩとし、Ｂ点（出力）の電圧をＶｏｕｔとすると、ＶＣ２＝　Ｖｏｕｔ＋　ＶＤ１＋　ＶＢＥ５　　　　　
−　（２）となる。

従って、上記（１）式においては、電源電圧Ｖｃｃの変
動によりＶＣＩが変化し、（２）式では、Ｖｏｕｔの変
化によりＶＣ２が大きく変化することが分かる。

そして、アーリー効果によれば、第４図の曲線１００に
示されるように、コレクターエミッタ間電圧ＶＣＥが上
昇すると、コレクタ電流Ｉｃが増加することになる。一
般に、曲線２００のように、電圧ＶＣＥが上昇しても電
流Ｉｃが一定となるのが好ましいが、入力信号が入力さ
れた場合や電源電圧Ｖｃｃの変動があった場合には、差
動トランジスタＱ１とＱ２のコレクタ電圧が変化し、コ
レクタ電流Ｉｃが増加する。従って、差動増幅出力に直
流回路ではオフセットが生じ、交流回路にあっては信号
に歪が生じることになる。

そこで、従来では上記のアーリー効果による影響を防止
するために、第３図に示される構成を採用することが考
えられる。

すなわち、第３図では、第２図で用いている二段目増幅
用のＮＰＮ型トランジスタＱ５の代りに、トランジスタ
Ｑ１のコレクタ側に接続してＰＮＰ型のトランジスタＱ
６を設けると共に、位相補償回路としてコンデンサＣ１
を上記トランジスタＱ６のベース−コレクタ間に接続す
る。そうすると、差動トランジスタＱ１のコレクタ電圧
ＶＣＩは、ＶＣ１＝Ｖ”　−ＶＢＥ６　　　　　　　　
−（３）となり、一方差動トランジスタＱ２のコレクタ
電圧ＶＣ２は、ＶＣ２＝Ｖ”−Ｖ　ＢＦ２　　　　　　　　　　・・・
（４）となる。

ここで、ＶＢＥ６　＃ＶＢＥ４となるから、コレクタ電
圧ＶＣ１”ＦＶＣ２となってコレクタ電圧かほぼ同一と
なるので、アーリー効果によるオフセット電圧は生じな
い。

しかし、第３図の回路では、周波数特性による回路の安
定性を確保するために位相補償回路、すなわちコンデン
サＣ１が必要となるので、ＩＣ回路においてはコンデン
サ形成のための面積が大きくなり、回路の小型化が図れ
ないという問題がある。

本発明は上記問題点に鑑みてなされたものであり、その
目的は、位相補償回路としてのコンデンサを設けること
なく、アーリー効果による影響を有効に防止することが
できる演算増幅回路を提供することにある。

［課題を解決しようとする手段］上記目的を達成するために、本発明は、差動増幅回路を
形成する二つの差動トランジスタを有する演算増幅回路
において、上記の一方の差動トランジスタのコレクタ側
に接続し、このコレクタ電圧をシフトするためのコレク
タ電圧変換用トランジスタと、他方の差動トランジスタ
の出力電圧の変化を取り出し、上記コレクタ電圧変換用
トランジスタのベース側に人力するフィードバック回路
と、を備え、上記コレクタ電圧変換用トランジスタによ
り両差動トランジスタのコレクタ電圧が同一となるよう
に制御したことを特徴とする。

［作用］上記の構成によれば、例えば基準電圧が入力されている
他方の差動トランジスタの出力電圧の変化は、フィード
バック回路によりコレクタ電圧変換用トランジスタのベ
ースに与えられ、このトランジスタのベース電圧の変化
により、入力信号が入力される一方の差動トランジスタ
のコレクタ電圧が変化することになる。ここで、差動ト
ランジスタの出力電圧の変化はこの差動トランジスタの
コレクタ電圧の変化であり、結局一方のトランジスタの
コレクタ電圧は他方のトランジスタのコレクタ電圧と見
掛は土間−となるように制御される。

従って、一方のトランジスタのベースに入力信号が人力
し、あるいは電源電圧が変動して、両者のトランジスタ
のコレクタ電圧に差が生じたとしても、その差は解消さ
れ、アーリー効果の影響を受けることなく、良好な増幅
動作が行われることになる。

［実施例］以下、本発明の実施例について図面を参照しながら詳細
に説明する。

第１図には、実施例に係る演算増幅回路の構成が示され
ており、実施例の場合も従来と同様に、差動増幅回路を
形成する二つの差動トランジスタＱｌ、Ｑ２が設けられ
、一方の差動トランジスタＱ１のベースには入力信号を
入力しており、他方の差動トランジスタＱ２のベースに
は利得制御用の抵抗Ｒ１，Ｒ２が設けられている。また
、カレントミラー構成のトランジスタＱ３．Ｑ４、二段
目の増幅を行うトランジスタＱ５、ダイオードＤ１が設
けられており、このダイオードＤ１は、出力スイングに
よりトランジスタＱ２が飽和するのを防ぐ役目をしてい
る。

そして、実施例では、上記の一方の差動トランジスタＱ
１のコレクタ側にコレクタ電圧変換用トランジスタＱ７
のエミッタを接続する。また、このトランジスタＱ７の
エミッタ電位を定めるためにトランジスタＱ８ダイオー
ドＤ２、トランジスタＱ９及び定電流源３を設けており
、出力Ｂ点に上記トランジスタＱ９のベースを接続し、
上記定電流源３により上記トランジスタＱ７　、Ｑ８、
Ｑ９にバイアスが与えられる。

実施例は以上の構成からなり、以下にその作用を説明す
る。

まず、入力端子Ａから差動トランジスタＱ１のベースに
の信号が入力されると、もう一方の差動トランジスタＱ
２のベース電圧との差の電圧が差動電流出力としてトラ
ンジスタＱ５のベースに注入される。そして、このベー
ス電流は、二段目のトランジスタＱ５により更に増幅さ
れた後に、ダイオードＤ１を介してＢ点から出力される
。

この場合、上記Ｂ点の出力電圧（電位）はトランジスタ
Ｑ９に与えられており、この上記入力信号により出力電
圧の変化があると、トランジスタＱ９、ダイオードＤ２
を介してトランジスタＱ８のエミッタ電圧を変化させる
。従って、トランジスタＱ８のベース電圧の変化により
、コレクタ電圧変換用トランジスタＱ７のベース電圧も
変化し、これにより、上記出力電圧の変化に応じた分だ
け差動トランジスタＱ１のコレクタ電圧を変化させるこ
とになる。

この差動トランジスタＱｌのコレクタ電圧の変化は、出
力側のトランジスタＱ２のコレクターエミッタ間の電圧
変化と等しくなり、結局アーリー効果の影響を除去して
オフセットを解消した状態で差動増幅が行われることに
なる。

すなわち、上記実施例における差動トランジスタＱ１の
コレクタ電圧ＶＣＩは、トランジスタＱ７゜Ｑ８．Ｑ９
のコレクターエミッタ間電圧をＶＢＥ７゜ＶＢＥ８．　
ＶＢＥ９とし、ダイオードＤ２の端子間電圧をＶＤ２と
すると、ＶＣ１＝Ｖｏｕｔ　＋ＶＢＥ９　＋ＶＤ２　＋ＶＢＥ８
−ＶＢＥ７４Ｖｏｕｔ　＋ＶＢＥ９　＋ＶＤ２（なぜなら、ＶＢＥ８　＃ＶＢＥ７であるから）・・・
（５）となり、一方差動トランジスタＱ２のコレクタ電圧ＶＣ
２は、上記（２）式と同様に、ＶＣ２＝Ｖｏｕｔ　＋ＶＤ１＋ＶＢＥ５　　　　　・（
６）となる。

従ッテ、上記式におイテ、ＶＤ１＃ＶＤ２、Ｖ　ＢＥ５
崎Ｖ　ＢＨ３であるから、ＶＣＩ崎ＶＣ２となり、一定
のコレクタ電圧の下に増幅作用が行われる。この結果、
差動トランジスタＱ１とＱ２のアーリー効果によるオフ
セットを防止することができ、また交流回路の場合は信
号の歪がなくなる。

上記実施例では、入力信号を差動トランジスタＱ１に与
える場合について説明したが、本実施例は、電源電圧Ｖ
ｃｃが変動する場合も同様に作用する。

上記実施例では、フィードバック回路をトランジスタＱ
９やダイオードＤ７等で構成したが、これに限らず、そ
の他の回路、例えば出力（Ｂ点）電圧の変化に応じた電
圧をコレクタ電圧変換用トランジスタＱ７のベースに与
えることかできる電圧源のようなものをフィードバック
回路として用いることができる。

また、上記実施例は差動トランジスタロ２側の出力電圧
を取り出しているか、差動トランジスタＱ１の出力電圧
を取り出して差動トランジスタＱ２のコレクタ電圧をシ
フトさせることも可能である。

［発明の効果］以上説明したように、本発明によれば、一方の差動トラ
ンジスタのコレクタ側に接続されたコレクタ電圧変換用
トランジスタと、他方の差動トランジスタの出力変化を
上記コレクタ電圧変換用トランジスタのベース側に入力
するフィードバック回路と、を備え、上記コレクタ電圧
変換用トランジスタにより両差動トランジスタのコレク
タ電圧が同一となるようにしたので、アーリー効果の影
響が除去され、直流回路においてはオフセットがなくな
り、交流回路では信号の歪が防止される。

また、位相補償回路であるコンデンサを用いる必要がな
いので、ＩＣ回路の小型化の支障となることがないとい
う利点がある。

【図面の簡単な説明】

第１図は本発明の実施例に係る演算増幅回路の構成を示
す回路図、第２図は従来における演算増幅回路の構成を
示す回路図、第３図は従来においてアーリー効果の影響
を除去した場合の回路構成を示す図、第４図はアーリー
効果を説明するためのグラフ図である。１．２．３・・・定電流回路、Ｑｌ、Ｑ２・・・差動トランジスタ、Ｑ３．Ｑ４．Ｑ８．Ｑ９・・・トランジスタ、Ｑ５・・
・増幅用トランジスタ（ＮＰＮ型）、Ｑ６・・・増幅用
トランジスタ（ＰＮＰ型）、Ｑ７・・・コレクタ電圧変
換用トランジスタ、ＤＩ、Ｄ２　・・・ダイオード、Ｒ１，Ｒ２・・・抵抗。特許出願人　新日本無線株式会社

Claims

【特許請求の範囲】

（１）差動増幅回路を形成する二つの差動トランジスタ
を有する演算増幅回路において、上記の一方の差動トラ
ンジスタのコレクタ側に接続し、このコレクタ電圧をシ
フトするためのコレクタ電圧変換用トランジスタと、他
方の差動トランジスタのコレクタ電圧の変化を取り出し
、上記コレクタ電圧変換用トランジスタのベース側に入
力するフィードバック回路と、を備え、上記コレクタ電
圧変換用トランジスタにより両差動トランジスタのコレ
クタ電圧が同一となるように制御したことを特徴とする
演算増幅回路。