JP2994516B2 - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JP2994516B2 JP2994516B2 JP4155642A JP15564292A JP2994516B2 JP 2994516 B2 JP2994516 B2 JP 2994516B2 JP 4155642 A JP4155642 A JP 4155642A JP 15564292 A JP15564292 A JP 15564292A JP 2994516 B2 JP2994516 B2 JP 2994516B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- pair
- amplifiers
- fet
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
に低雑音、且つ安定動作が可能な差動増幅回路に関す
る。 【０００２】 【従来の技術】微弱信号を検出する、例えば電子計測等
の分野では、センサで得られた微弱信号を増幅する増幅
回路としては、低雑音で、且つ高安定な増幅特性をもつ
ものが要求される。かかる目的で従来から広く採用され
ている増幅回路としては、図２に示すような差動増幅回
路がある。図２において、電気的、熱的特性が可及的等
しいように選ばれた一対のトランジスタＱ11とＱ12の各
エミッタが共通接続され、負電源Ｖeeとの間に定電流源
iが挿入されている。各トランジスタＱ11とＱ12のベー
スにはベースバイアス抵抗ＲB1とＲB2が接続され、各ベ
ースには、またコンデンサＣ1とＣ2を介して入力１，２
が供給されている。各トランジスタＱ11とＱ12のコレク
タには、コレクタ抵抗Ｒc1とＲc2を介して正電源Ｖccが
供給されており、各コレクタから出力１，２が取り出さ
れる。 【０００３】 【発明が解決しようとする課題】上述のように、従来の
微弱信号等の増幅を行う差動増幅回路は、電気的、熱的
特性が可及的等しいように選ばれた２つのトランジスタ
を用いた差動入力差動出力構成を採用している。従っ
て、従来のこの種の差動増幅回路を用いて安定動作を行
わせるためには、２つのトランジスタは高精度に電気
的、熱的特性が可及的等しいように選ばれていなければ
ならない。通常は、ワンチップに２個のトランジスタが
入った高価なデュアルトランジスタを用いることが多
く、また、低ノイズを目的として個別トランジスタを用
いた場合は、面倒な選別作業やトランジスタ同士の熱結
合を良好にするため、トランジスタ同士を金属バンド等
を用いて密着固定する等の工夫が必要になるという問題
がある。トランジスタの電気的、熱的特性のずれは、各
トランジスタのエミッタ側に抵抗を挿入することにより
補償できるが、かかるエミッタ側への抵抗の挿入は大き
な雑音発生源となるため、低雑音が要求される上記の如
き用途には使用できない。 【０００４】そこで、本発明の目的は、低雑音、且つ安
定な動作をする差動増幅回路を提供することにある。本
発明のより具体的な目的は、トランジスタのような増幅
素子の特性のバラツキや周囲温度の変化に対する動作の
安定性を確保した差動増幅回路を提供することにある。
本発明の他の目的は、動作点設定が容易で、設計の自由
度が大きい差動増幅回路を提供することにある。 【０００５】 【課題を解決するための手段】前述の課題を解決するた
め、本発明による差動増幅回路は、トランジスタあるい
はＦＥＴ回路で構成された一対の増幅器が差動増幅する
ように構成された差動増幅手段と、前記一対の増幅器の
その各々を構成するトランジスタのコレクタ、ＦＥＴの
ドレインに相当する端子に流れる電流の直流分を等しく
する第１の調整手段と、前記一対の増幅器のその各々を
構成するトランジスタのエミッタ、ＦＥＴのソースに相
当する互いに接続された両端子に接続された直流分抽出
手段と、該直流分抽出手段の出力と予め定めた直流電位
との誤差を出力する誤差電圧出力手段と、前記誤差電圧
出力手段の出力と前記一対の増幅器の一方のトランジス
タのベース、ＦＥＴのゲートに相当する端子との間にイ
ンピーダンス素子を接続して成り、 前記一対の増幅器
のその各々を構成するトランジスタのエミッタ、ＦＥＴ
のソースに相当する互いに接続された両端子の電位の直
流分を予め定めた前記一対の増幅器の最適動作電位に等
しくする第２の調整手段と、を備えて構成される。 【０００６】 【作用】本発明では、差動増幅器の各々のトランジスタ
のコレクタやＦＥＴのドレインに流れる電流の直流分
（静止電流）及びトランジスタのエミッタやＦＥＴのソ
ースに相当する互いに接続された両端子の電位の直流分
を等しくするような調整手段を設け、低雑音動作を可能
とするとともに、動作点設定も容易として、設計の自由
度を拡張している。 【０００７】 【実施例】次に、本発明の実施例について図面を参照し
ながら説明する。図１は、本発明による差動増幅回路の
一実施例を示す回路図である。図１において、図２と同
一符号が付与されている回路要素は同様な機能を有する
回路要素である。本実施例では、図２の一対のトランジ
スタＱ11,Ｑ12に対応して一対のカスコード接続された
トランジスタＱ1,Ｑ3及びトランジスタＱ2,Ｑ4が使用さ
れており、これにより交流結合型差動増幅回路が構成さ
れている。すなわち、トランジスタＱ1とＱ2のコレクタ
は、トランジスタＱ3とＱ4のエミッタにそれぞれカスコ
ード接続される。トランジスタＱ3とＱ4のそれぞれのコ
レクタにはコレクタ抵抗Ｒc1とＲc2を介して電源Ｖccが
供給されており、各コレクタから出力信号が取り出され
る。上記トランジスタＱ3とＱ4のコレクタは、抵抗Ｒ1
とＲ2を介して帰還コンデンサＣ4を有する誤差増幅器Ｕ
1の非反転入力端子と反転入力端子に接続されている。
誤差増幅器Ｕ1の出力は、抵抗ＲB1を介してトランジス
タＱ1のベースに接続される。 【０００８】 トランジスタＱ１とＱ２のエミッタは、
抵抗Ｒ３を介して帰還コンデンサＣ５を有する誤差増幅
器Ｕ２の反転入力端子に接続されている。誤増幅器Ｕ２
の非反転入力端子には予め定めた基準電圧Ｖｒｅｆが供
給されている。誤差増幅器Ｕ２の出力は、抵抗ＲＢ２を
介してトランジスタＱ２のベースに接続されている。入
力信号１，２は、コンデンサＣ１とＣ２を介してトラン
ジスタＱ１とＱ２のベースに供給され、トランジスタＱ
３とＱ４のコレクタから出力信号が差動出力として得ら
れる。 【０００９】上述構成において、誤差増幅器Ｕ1は、そ
の入力がトランジスタＱ3とＱ4のコレクタに接続され、
その出力はトランジスタＱ1のベースに接続されている
ため、トランジスタＱ3とＱ4のコレクタ電位の直流分を
同一値にするように動作する、いわゆる直流サーボ動作
を行う。従って、コレクタ抵抗Ｒc1とＲc2を等しい抵抗
値にすれば、トランジスタＱ1とＱ2のコレクタ電流を同
一に確保できる。また、このコレクタ電流の同一化は、
トランジスタが電気的、熱的特性が可及的等しいように
選ばれていない状態で、温度特性の変化があった場合で
も維持できる。 【００１０】 誤差増幅器Ｕ２は、基準電圧Ｖｒｅｆと
トランジスタＱ１，Ｑ２のエミッタ電圧とを入力とし、
その出力がトランジスタＱ２のベースに接続されている
ので、同様な直流サーボ動作によってトランジスタＱ１
とＱ２のエミッタ電圧ＶＥは一定の基準電圧Ｖｒｅｆに
設定されることになる。この基準電圧を、トランジスタ
動作の最適（エミッタ電圧）動作点に設定すれば、トラ
ンジスタＱ１とＱ２のエミッタ電圧を最適動作点に設定
できる。本実施例では、トランジスタＱ３とＱ４は、ベ
ース接地であるため、トランジスタＱ１とＱ２のコレク
タ電圧も一定（−ＶＢＥ）となり、トランジスタＱ１と
Ｑ２のコレクタ・エミッタ間電圧も一定となる。以上の
実施例によれば、トランジスタＱ１及びＱ２の動作点を
任意の値に設計、設定可能となる。 【００１１】尚、上述実施例において、トランジスタＱ
1とＱ2をそれぞれ複数のトランジスタを並列接続したも
のに置き換えることにより、単独のトランジスタを用い
た場合に比べて雑音を低減することができる。また、抵
抗雑音が許容される場合には、各トランジスタのエミッ
タにエミッタ抵抗を接続しても動作する。更に、トラン
ジスタの代わりにＦＥＴ等の他の増幅素子を用いること
ができることも勿論である。 【００１２】 【発明の効果】以上説明したように、本発明による差動
増幅回路は、差動増幅器の各々のトランジスタのコレク
タやＦＥＴのドレインに流れる電流の直流分（静止電
流）及びトランジスタのエミッタやＦＥＴのソースに相
当する互いに接続された両端子の電位の直流分を等しく
するような調整手段が設けられているので、低雑音動作
が可能となるとともに増幅素子特性のバラツキや周囲温
度の変化に対しても動作が安定化される。したがって、
特性が充分に留意された高価なデュアルトランジスタが
不要となり、安価な差動増幅回路が得られる。また、動
作点設定も容易となり、設計の自由度も大きいという著
しい効果を奏する。
路図である。 【図２】従来の差動増幅回路の一例を示す回路図であ
る。 【符号の説明】 Ｑ1,Ｑ2,Ｑ3,Ｑ4,Ｑ11,Ｑ12 トランジスタ Ｕ1,Ｕ2 誤差増幅器
Claims (1)
- (57)【特許請求の範囲】 トランジスタあるいはＦＥＴ回路で構成された一対の増
幅器が差動増幅するように構成された差動増幅手段と、 前記一対の増幅器のその各々を構成するトランジスタの
コレクタ、ＦＥＴのドレインに相当する端子に流れる電
流の直流分を等しくする第１の調整手段と、前記一対の増幅器のその各々を構成するトランジスタの
エミッタ、ＦＥＴのソースに相当する互いに接続された
両端子に接続された直流分抽出手段と、該直流分抽出手
段の出力と予め定めた直流電位との誤差を出力する誤差
電圧出力手段と、 前記誤差電圧出力手段の出力と前記一対の増幅器の一方
のトランジスタのベース、ＦＥＴのゲートに相当する端
子との間にインピーダンス素子を接続して成り、 前記一
対の増幅器のその各々を構成するトランジスタのエミッ
タ、ＦＥＴのソースに相当する互いに接続された両端子
の電位の直流分を予め定めた前記一対の増幅器の最適動
作電位に等しくする第２の調整手段と、 を備えて成ることを特徴とする差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4155642A JP2994516B2 (ja) | 1992-05-22 | 1992-05-22 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4155642A JP2994516B2 (ja) | 1992-05-22 | 1992-05-22 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06188651A JPH06188651A (ja) | 1994-07-08 |
| JP2994516B2 true JP2994516B2 (ja) | 1999-12-27 |
Family
ID=15610438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4155642A Expired - Lifetime JP2994516B2 (ja) | 1992-05-22 | 1992-05-22 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2994516B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009531969A (ja) * | 2006-03-29 | 2009-09-03 | トムソン ライセンシング | 周波数変換モジュールの周波数制限増幅器 |
-
1992
- 1992-05-22 JP JP4155642A patent/JP2994516B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009531969A (ja) * | 2006-03-29 | 2009-09-03 | トムソン ライセンシング | 周波数変換モジュールの周波数制限増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06188651A (ja) | 1994-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0159757B1 (en) | Amplifier with rail-to-rail input capability and controlled transconductance | |
| EP0144647B1 (en) | Differential amplifier | |
| US5148121A (en) | Amplifier circuit designed for use in a bipolar integrated circuit, for amplifying an input signal selected by a switch circuit | |
| JP3118393B2 (ja) | 差動増幅回路 | |
| JPH02206210A (ja) | コモンベース方式のソース駆動式差動増幅器 | |
| US6236268B1 (en) | High-gain amplifier having a limited output dynamic range | |
| JPS6014523B2 (ja) | カスコ−ド増幅器回路 | |
| US5162751A (en) | Amplifier arrangement | |
| US5132640A (en) | Differential current amplifier circuit | |
| EP0314218A1 (en) | Amplifier arrangement and integrated amplifier circuit suitable for the amplifier arrangement, and display device including said amplifier arrangement | |
| US6072339A (en) | Current sensing circuit with high input impedance | |
| JP2994516B2 (ja) | 差動増幅回路 | |
| JP3095838B2 (ja) | 増幅回路 | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| US4167708A (en) | Transistor amplifier | |
| US6167284A (en) | Device for converting a symmetrical signal into an asymmetrical signal | |
| US5021744A (en) | Differential amplifier with differential or single-ended output | |
| JP4839572B2 (ja) | 入力回路 | |
| JPH04119005A (ja) | 演算増幅回路 | |
| US5396191A (en) | High gain differential amplifier capable of reducing offset voltage | |
| JP3140107B2 (ja) | 差動増幅器 | |
| KR950003354B1 (ko) | 저 오프셋 레벨 쉬프트 증폭기 | |
| KR200148384Y1 (ko) | 차동 증폭 회로 | |
| JP2963933B2 (ja) | 演算増幅回路 | |
| JPH06232654A (ja) | 演算増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 12 |
|
| R255 | Notification of exclusion from application |
Free format text: JAPANESE INTERMEDIATE CODE: R2525 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 13 |