KR950003354B1

KR950003354B1 - 저 오프셋 레벨 쉬프트 증폭기

Info

Publication number: KR950003354B1
Application number: KR1019880008067A
Authority: KR
Inventors: 박철영
Original assignee: 금성일렉트론 주식회사; 문정환
Priority date: 1988-06-30
Filing date: 1988-06-30
Publication date: 1995-04-10
Also published as: KR900001115A

Abstract

내용 없음.

Description

저 오프셋 레벨 쉬프트 증폭기

제1도는 종래의 증폭기의 회로도.

제2도는 본 발명의 회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 오프셋 제거 회로 Q : 트랜지스터

2I : 전류원

본 발명은 저 오프셋 증폭기(low offset amplifier)에 관한 것으로, 특히 저 오프셋 특성을 필요로 하는 회로에 유용하게 사용할 수 있도록 한 저 오프셋 레벨 쉬프트 증폭기에 관한 것이다.

종래에 사용되던 증폭기는 예기치 않은 외란 또는 잡음으로 인한 입력 전압의 변동에 따라 출력 전압이 변동하므로서 출력전압을 항상 일정하게 유지하는데 어려운점이 많았다.

즉, 제1도에 나타내고 있는바와 같이 트랜지스터(Q1,Q2) 및 (Q7)의 에미터를 전원(Vcc)과 접속하고, 트랜지스터(Q1)의 베이스를 콜렉터와 접속하여 이 접속점을 전류원(2I) 및 트랜지스터(Q2) 및 (Q7)의 베이스와 접속하고, 트랜지스터(02)의 콜렉터를 각 베이스단자가 입력단자(Vin)와 접속된 트랜지스터(Q3) 및 (Q4)의 에미터와 연결하고, 트랜지스터(Q3)의 콜렉터를 에미터가 접지된 NPN트랜지스터(Q5)의 베이스 및 콜렉터와 접속하고, 트랜지스터(Q4)의 콜렉터를 에미터가 접지된 트랜지스터(Q6)의 콜렉터 및 콜렉터가 출력단자(Vout)인 트랜지스터(Q8)의 베이스와 접속하여 구성된 종래의 증폭기에 있어서는 전원(Vcc)이 인가된 상태에서 입력(Vin)은 PNP트랜지스터(Q3) 및 (Q4)의 베이스에 인가되는데, 이때 NPN트랜지스터(Q5) 및 (Q6)은 전류미러(current mirror)를 구성하여 능동 부하(active load)로서 작용한다. 또한 전원(Vcc)과 각 에미터가 접속된 트랜지스터(Q1), (Q2) 및 (Q7)은 전류원으로의 역할을 하며 PNP트랜지스터(Q7)의 콜렉터와 접속된 NPN트랜지스터(Q8)의 콜렉터는 출력단자(Vout)가 된다. 한편, 트랜지스터(Q3) 및 (Q4)의 베이스에 인가되는 입력(Vin)의 자동 입력 전압은 트랜스콘덕턴스(transconductance)의 형태로 나타나는데, 그로 인한 전류의 변화는 아래와 같이 나타낼 수 있다.

단 gm : 트랜지스터(Q3) 또는 (Q4)의 트랜스 콘덕터스

Vid :, 입력(vin)에서의 차동전압

상기와 같은 특성을 가진 종래의 증폭기에 있어서는 전원(Vcc)이 인가된 상태에서 일정한 입력(Vin)이 트랜지스터(Q3) 및 (Q4)의 베이스에 가해지면, 트랜지스터(Q8)의 콜렉터측의 출력단자(Vout)의 출력 전압은 상기 입력(Vin)에 따라 일정한 값으로 출력되나, 만일 입력(Vin)이 외부로부터의 외란 또는 잡음 등 기타 다른 원인에 의하여 증가하거나 감소한다면 이에 따라 D점의 출력단자(Vout)에서의 출력 전압 역시 변동하게 되어 오프셋 전압의 변화가 크게 나타나 상기 출력단자(Vout)와 접속된 다른 회로에 입력되는 전압 역시 변동하게 된다.

본 발명은 상기와 같은 문제점을 해결하고자 안출한 것으로서, 입력(Vin)이 외부로부터의 외란 또는 잡음에 의해 변동 되더라도 출력단자(Vout)에서의 전압변동, 즉 오프셋 전압의 변화가 일어나지 않는 저 오프셋 레벨 쉬프트 증폭기를 제공하여 상기 증폭기의 출력단자(Vout)와 접속된 다른 회로로 입력되는 전압이 항상 일정한 값으로 값을 갖도록 하는데 본 발명의 목적이 있다.

이하, 본 발명의 구성 및 작용효과를 상세히 설명하면 다음과 같다.

본 발명은 제2도와 같이 PNP트랜지스터(Q11, Q12, Q19) 및 (Q17)의 에미터를 각기 전원(Vcc)과 접속하고, 트랜지스터(Q11)의 베이스를 콜렉터와 접속하여 전류원(2I)과 트랜지스터(Q12, Q19) 및 (Q17)의 베이스와 접속하고, 트랜지스터(Q12)의 콜렉터를 각 베이스가 입력단자(V'in)인 트랜지스터 (Q13) 및 (Q14)의 각 에미터와 접속하고, 상기 트랜지스터(Q13) 및 (Q14)의 각 콜렉터를 에미터는 접지되고 콜렉터와 베이스가 접속된 트랜지스터(Q15) 및 에미터는 접지되고 베이스는 트랜지스터(Q15, Q1110)의 베이스와 접속되었으며, 콜렉터는 트랜지스터(Q18)의 베이스와 접속된 트랜지스터(Q16)의 콜렉터와 접속하고, 트랜지스터(Q19)의 콜렉터를 트랜지스터 (Q110)의 콜렉터와 트랜지스터(Q111)의 콜렉터 및 베이스와 접속한 오프셋 제거 회로(1)와 접속하고 트랜지스터(Q17)의 콜렉터를 상기 트랜지스터(Q18)의 콜렉터 및 에미터는 접지되고 베이스는 트랜지스터(Q111)의 베이스와 접속된 트랜지스터(Q112)의 콜렉터와 접속하고, 이 접속점을 출력단자(V'out)에 접속하여 구성한다.

상기와 같이 구성된 본 고안은 일단 전원(Vcc)이 인가되고 일정한 값의 입력신호(V'in)가 입력되면, 출력단자(V'out)에서의 오프셋 전압 변동은 종래의 증폭기의 경우와 마찬가지로 항상 일정하며, 전원(Vcc)과 접속된 각각의 PNP트랜지스터(Q11, Q12, Q19, Q17)는 2I의 전류를 공급하는 전류원으로서의 역할을 하게 된다. 이러한 정상적인 동작 상태에서 트랜지스터(Q15) 및 (Q16)에 흐르는 전류는 트랜지스터(Q12)에 흐르는 전류의 1/2인 I의 전류가 흐르게 되고, 트랜지스터(Q19)와 콜렉터가 접속된 트랜지스터(Q110) 및 콜렉터와 베이스가 접속된 트랜지스터(Q111)은 각기 전류원인 트랜지스터(Q19)의 2I의 전류 중 1/2씩을 받아들이는 전류씽크(current sink)로서의 역할을 한다. 또한 트랜지스터(Q111) 및 (Q112)도 서로 미러(mirror)를 구성하고 있으므로 상기 트랜지스터(Q112) 및 (Q18)은 전류원인 트랜지스터(Q17)로부터 2I의 1/2인 I의 전류를 각각 받아들인다.

만일, 이때 입력(V'in)이 예기치 못한 의부로부터의 외란 또는 잡음으로 인하여 증가하게 되면, 트랜지스터(Q14) 및 (Q16)의 콜렉터와 접속된 ⓑ점의 전압(VB')이 증가함에 따라 이와 접속된 트랜지스터(Q18)에 흐르는 전류가 증가하여 상기 트랜지스터(Q18)에 흐르는 전류는 1+ΔI(ΔI : ⓑ)의 전압 증가로 인한 전류증가분)가 된다.

또한, 트랜지스터(Q15) 및 (Q16)은 커런트 미러를 형성하고 있으므로, ⓐ점의 전압(VA') 역시 ⓑ점의 전압 증가분만큼 증가하게 되어, 상기 트랜지스터(Q15)와 베이스가 접속된 트랜지스터(Q1110)에 흐르는 전류 역시 ΔI만큼 증가하게 되므로 I+ΔI(ΔI : 점의 전압 증가로 인한 전류 증가분)의 전류가 흐른다.

이때, 트랜지스터(Q110)는 2I-(I+ΔI) 즉, I-ΔI만큼의 전류를 받아들이고, 다른 트랜지스터(Q112)도 상기의 경우와 마찬가지로 I-ΔI만큼의 전류를 받아들이게 된다.

따라서, 입력(V'in)의 증가에 따라 트랜지스터(Q18)에서는 B'에서의 전압(VB')의 상승으로 인해 본래의 전류 I에 상기 전압의 상승으로 인한 전류 증가분을 더한 I+ΔI만큼의 전류를 받아들이게 되나 상기 트랜지스터(Q18)의 콜렉터와 접속된 트랜지스터(Q112)에서는 I-ΔI 만큼의 전류를 받아들이게 되므로 ⓓ점의 출력전압(V'out)은 입력(V'in) 상태의 변동에 영향을 받지 않고 거의 일정한 값을 가지게 되므로 오프셋 전압(offset voltage) 역시 일정하게 된다.

따라서, 본 발명의 회로를 설계할시에 사용하고자 하는 특성에 맞게 오프셋 전압을 미리 설정하여 설계하면 입력상태의 변동에 관계없이 항상 설정한 값 이상의 오프셋 전압이 나타나지 않으므로 악조건에서도 사용이 가능하다.

본 발명은 상기한 바와같이 입력상태의 변동에 따라 출력단자에서의 오프셋 전압 변동이 심하였던 종래의 증폭기 회로의 문제점을 해결하므로, 저 오프셋을 요구하는 많은 종류의 전자회로에 범용으로 사용될 수 있는 매우 유용한 발명인 것이다.

Claims

트랜지스터(Q11, Q12, Q19) 및 (Q17)의 각 에미터를 전원(Vcc)과 접속하고, 트랜지스터(Q11)의 베이스를 그의 콜렉터 및 트랜지스터(Q12, Q19) 및 (Q17)의 베이스와 접속하고, 트랜지스터(Q12)의 콜렉트를 각 베이스가 입력단자(V'in)인 트랜지스터(Q13) 및 (Q14)의 각 에미터와 접속하고, 상기 트랜지스터(Q13) 및 (Q14)의 각 콜렉터를 에미터는 접지되고 콜렉터와 베이스가 접속된 트랜지스터(Q15) 및 에미터는 접지되고 베이스는 트랜지스터(Q15)의 베이스와 접속됨과 아울러 콜렉터가 트랜지스터(Q18)의 베이스와 접속된 트랜지스터(Q16)의 콜렉터와 접속하고, 트랜지스터(Q19)의 콜렉터를 트랜지스터(Q110)의 콜렉터와 트랜지스터(Q111)의 콜렉터 및 베이스와 접속한 오프셋 제거 회로(1)와 접속하고, 트랜지스터(Q17)의 콜렉터를 출력단자(V'out)와 에미터는 접지되고, 베이스는 트랜지스터(Q111)의 베이스와 접속된 트랜지스터(Q112)의 콜렉터와 접속하여 이루어져 입력(V'in) 상태의 변동에 따른 출력단자(V'out)에서의 오프셋 전압이 항상 일정하게 유지될 수 있도록 한 것을 특징으로 하는 저 오프셋 레벨 쉬프트 증폭기.