JPS60248010A - 複合トランジスタ回路 - Google Patents
複合トランジスタ回路Info
- Publication number
- JPS60248010A JPS60248010A JP59104035A JP10403584A JPS60248010A JP S60248010 A JPS60248010 A JP S60248010A JP 59104035 A JP59104035 A JP 59104035A JP 10403584 A JP10403584 A JP 10403584A JP S60248010 A JPS60248010 A JP S60248010A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- composite
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 35
- 230000003321 amplification Effects 0.000 abstract description 11
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 11
- 230000003247 decreasing effect Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 7
- 208000007514 Herpes zoster Diseases 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は複合トランジスタ回路に関するもので、特に
トランジスタの電流増幅率（β）が低く、ベース電流を
無視することができないトランジスタの代りに使用され
るものである。
トランジスタの電流増幅率（β）が低く、ベース電流を
無視することができないトランジスタの代りに使用され
るものである。
従来、ＰＮＰトランジスタで構成される差動増幅器は、
第１２図、第１３図に示す回路構成である。
第１２図、第１３図に示す回路構成である。
第１２図において、トランジスタＱ ｚ ｔ Ｑ ２は
、共通エミッタを基準電流源１１に接続した差動対トラ
ンジスタであり、各ペースは、非反転入力端子１３、反
転入力端子１４として使用される。トランジスタＱｌ、
Ｑ２のコレクタ側には、トランジスタＱ３ 、Ｑ４によ
るカレントミラー回路の負荷が接続されている。出力は
、非反転入力側のトランジスタＱ１のコレクタがエミ、
り接地増幅回路を構成するトランジスタＱ５のペースに
接続されることで、このトランジスタＱ５のコレクタか
らとりだせるように構成されている。Ｉ２も基準電流源
であり、また１５はバイアス端子である。
、共通エミッタを基準電流源１１に接続した差動対トラ
ンジスタであり、各ペースは、非反転入力端子１３、反
転入力端子１４として使用される。トランジスタＱｌ、
Ｑ２のコレクタ側には、トランジスタＱ３ 、Ｑ４によ
るカレントミラー回路の負荷が接続されている。出力は
、非反転入力側のトランジスタＱ１のコレクタがエミ、
り接地増幅回路を構成するトランジスタＱ５のペースに
接続されることで、このトランジスタＱ５のコレクタか
らとりだせるように構成されている。Ｉ２も基準電流源
であり、また１５はバイアス端子である。
上記の回路において、トランジスタＱｌ。
Ｑ２のβが低い時、トランジスタＱ１のペースに高抵抗
ＲＨを接続しなくてはならない場合、その高抵抗ＲＨと
トランジスタＱ１のペース電流とで発生する電圧降下は
、無視できないくらい高いものとなる場合がある。例え
ば、トランジスタＱ１のコレクタ電流Ｉｃを１０（μＡ
）としミトランジスタＱｌのβをｌＯとすると、トラン
ジスタＱ１のペース電流は、Ｉｃ／＃ ＝ １ （μＡ
）となる。高抵抗Ｒ４を１００にΩとすると、この抵抗
の両端に発生する電圧は、１００ （ｋΩ）×１（μＡ
）＝ １００ （ｍＶ）である。従って、この電圧降下
分が出力にオフセット電圧となって現われるので、回路
設計には注意を要する。
ＲＨを接続しなくてはならない場合、その高抵抗ＲＨと
トランジスタＱ１のペース電流とで発生する電圧降下は
、無視できないくらい高いものとなる場合がある。例え
ば、トランジスタＱ１のコレクタ電流Ｉｃを１０（μＡ
）としミトランジスタＱｌのβをｌＯとすると、トラン
ジスタＱ１のペース電流は、Ｉｃ／＃ ＝ １ （μＡ
）となる。高抵抗Ｒ４を１００にΩとすると、この抵抗
の両端に発生する電圧は、１００ （ｋΩ）×１（μＡ
）＝ １００ （ｍＶ）である。従って、この電圧降下
分が出力にオフセット電圧となって現われるので、回路
設計には注意を要する。
そこで、差動増幅器の非反転入力端子１３側におけるペ
ース電流を小さくするために、等価的に非反転側トラン
ジスタのβを高くするようにした回路がある。即ち第１
３図に示すように、トランジスタＱ ’ ｔ Ｑ ６を
ダーリントン接続した回路である。この場合、反転側の
トランジスタＱ２にもトランジスタＱ７をダーリントン
接続して平衡動作が得られるようにしている。
ース電流を小さくするために、等価的に非反転側トラン
ジスタのβを高くするようにした回路がある。即ち第１
３図に示すように、トランジスタＱ ’ ｔ Ｑ ６を
ダーリントン接続した回路である。この場合、反転側の
トランジスタＱ２にもトランジスタＱ７をダーリントン
接続して平衡動作が得られるようにしている。
簡単のため、非反転側のみで考えてみる。トランジスタ
Ｑ１のコレクタ電流をＩＣＱＩ＋％ ペース電流をＩＢ
ＱＩとし、トランジスタＱ６のエミッター電流を■ＥＱ
６、コレクタ電流を■ｃＱ６、ペース電流をＩＲＱ６と
する。またトランジスタＱｌ 、Ｑ６のβは等しくβＰ
であるものとする。
Ｑ１のコレクタ電流をＩＣＱＩ＋％ ペース電流をＩＢ
ＱＩとし、トランジスタＱ６のエミッター電流を■ＥＱ
６、コレクタ電流を■ｃＱ６、ペース電流をＩＲＱ６と
する。またトランジスタＱｌ 、Ｑ６のβは等しくβＰ
であるものとする。
ＩＢＱｌ ＝玉＝１．Ｑ６
βＰ
ここで一般に概略１１キＩ（！ Ｎ ＩＩＱ６中ＩＣＱ
１であるから、 ■式から明らかなようにトランジスタＱ６のペース電流
は、トランジスタＱ１のコレクタｔＱＩ＊Ｑ６を１つの
複合トランジスタとみなすと、この複合トランジスタの
βは、等価的に（β１１）２となり、第１２図の回路の
場合よりもβが高くなっていることが分かる。そこで、
第１図と同じ数値を用いて概算してみると次の様になる
。
１であるから、 ■式から明らかなようにトランジスタＱ６のペース電流
は、トランジスタＱ１のコレクタｔＱＩ＊Ｑ６を１つの
複合トランジスタとみなすと、この複合トランジスタの
βは、等価的に（β１１）２となり、第１２図の回路の
場合よりもβが高くなっていることが分かる。そこで、
第１図と同じ数値を用いて概算してみると次の様になる
。
ＩＣＱ１＝１０（μＡ）、トランジスタＱＩＩ９６の各
β＝１０１複合トランジスタＱｌ、Ｑ６のべ−って、差
動増幅器の非反転入力端子に接続される高抵抗ＲＨ＝１
００（ｋΩ）の両端にかかる電圧は、 １００（ｋΩ）ＸＩＢ＝１００（ｋΩ）Ｘｏ、１（μＡ
）＝ １０ （ｍＶ） となる。従って、第１３図のようにダーリントン接続す
ると、非反転入力端子側（反転入力端子側）のペース電
流を無視することができる程小さく（等価的にトランジ
スタのβを大きく）することができ、第１２図の回路に
比べて改善される。しかしながら、第１２図、第１３図
の回路を比較すると、第１３図の回路はダーリントン接
続のためにトランジスタが１つ増えているので等価的に
は、ペース・エミッタ間電圧が２倍とな９、低電圧用の
回路に応用することが難しくなる。
β＝１０１複合トランジスタＱｌ、Ｑ６のべ−って、差
動増幅器の非反転入力端子に接続される高抵抗ＲＨ＝１
００（ｋΩ）の両端にかかる電圧は、 １００（ｋΩ）ＸＩＢ＝１００（ｋΩ）Ｘｏ、１（μＡ
）＝ １０ （ｍＶ） となる。従って、第１３図のようにダーリントン接続す
ると、非反転入力端子側（反転入力端子側）のペース電
流を無視することができる程小さく（等価的にトランジ
スタのβを大きく）することができ、第１２図の回路に
比べて改善される。しかしながら、第１２図、第１３図
の回路を比較すると、第１３図の回路はダーリントン接
続のためにトランジスタが１つ増えているので等価的に
は、ペース・エミッタ間電圧が２倍とな９、低電圧用の
回路に応用することが難しくなる。
第１２図に示した従来回路において、トランジスタＱ１
のペース電流を小さくするために、基準電流Ｉｏ１を小
さくすればβが一定であれば目的を達成できる。しかし
トランジスタＱ５を駆動するのに十分なドライブ電流（
トランジスタＱ５のペース電流成分）を得られなくなっ
てしまう。また、第１２図の回路は、トランジスタＱｌ
のベース電流、成分を無視できないので高入力インピー
ダンス回路には適さない。
のペース電流を小さくするために、基準電流Ｉｏ１を小
さくすればβが一定であれば目的を達成できる。しかし
トランジスタＱ５を駆動するのに十分なドライブ電流（
トランジスタＱ５のペース電流成分）を得られなくなっ
てしまう。また、第１２図の回路は、トランジスタＱｌ
のベース電流、成分を無視できないので高入力インピー
ダンス回路には適さない。
そこで、第１３図の回路のように、高入力インピーダン
ス回路に適するように、入力トランジスタをダーリント
ン接続構成とすることにより、トランジスタＱ５のドラ
イブ電流を得るに十分な基準電流Ｉ０１を流すことがで
きる。またトランジスタＱ６のベース電流を小さくする
ことができる。
ス回路に適するように、入力トランジスタをダーリント
ン接続構成とすることにより、トランジスタＱ５のドラ
イブ電流を得るに十分な基準電流Ｉ０１を流すことがで
きる。またトランジスタＱ６のベース電流を小さくする
ことができる。
しかしながら、第１３図の回路では、動作させるための
最小罵掠′亀圧ＶＣＣｍｉｎとして、ダーリントン接続
があるため等価的ペース・エミッタ電圧が第１２図の回
路の２倍（２倍のＶＢＢ）（Ｖｎｍはトランジスタのペ
ース−エミッタ間電圧）となるので、特に”ＣＣｍ１ｎ
””０．９ （ｖ）を必要とする回路には適していない
。
最小罵掠′亀圧ＶＣＣｍｉｎとして、ダーリントン接続
があるため等価的ペース・エミッタ電圧が第１２図の回
路の２倍（２倍のＶＢＢ）（Ｖｎｍはトランジスタのペ
ース−エミッタ間電圧）となるので、特に”ＣＣｍ１ｎ
””０．９ （ｖ）を必要とする回路には適していない
。
第１２図、第１３図の回路の欠点と特徴をまとめると下
記の表のようになる。
記の表のようになる。
この発明は上記の小端に対処すべくなされたもので、そ
の目的とするところは、等価的にトランジスタの電流増
幅率βを高くシ、つまりトランジスタのベース電流を小
さくしベース電流による影響を小さくして高入方インピ
ーダンス回路に使用できる複合トランジスタ回路を提供
することにある。
の目的とするところは、等価的にトランジスタの電流増
幅率βを高くシ、つまりトランジスタのベース電流を小
さくしベース電流による影響を小さくして高入方インピ
ーダンス回路に使用できる複合トランジスタ回路を提供
することにある。
さらに、差動増幅器の非反転入力端子側に使用すれば（
非反転、反転入力側の両方でも良い）、出力トランジス
タを駆動するのに最小限必要とされる基準電流が大きく
ても、前記ベース電流を小さくすることができベース電
１流による影響を小さくでき、また最低動作電源電圧”
ＣＣｍ１ｎ＝０、９ （Ｖ）を必要とする回路への適用
も可能な複合トランジスタ回路を得るところにある。
非反転、反転入力側の両方でも良い）、出力トランジス
タを駆動するのに最小限必要とされる基準電流が大きく
ても、前記ベース電流を小さくすることができベース電
１流による影響を小さくでき、また最低動作電源電圧”
ＣＣｍ１ｎ＝０、９ （Ｖ）を必要とする回路への適用
も可能な複合トランジスタ回路を得るところにある。
この発明では、トランジスタＱＩＩのコレクタに基準電
流路を直列接続し７た第１のカレントミラー回路２１を
設け、第１のカレントミラー回路２Ｉの出力電流路とト
ランジスタＱｌｌのエミッタ間に基準電流路を接続した
第２のカレントミラー回路２２を設ける。これによって
、第１図の基本回路を第４図の如くみることができ、さ
らにこれを１つの複合トランジスタＱＩＯ（第５図）と
みなすものである。この構成によって、等価的にトラン
ジスタ（複合トランジスタＱＩＯ）のβを高くシ、つま
りベース電流を小さくしてベース電流の影響を小さくし
、高入力インピーダンスにすることができるものである
。
流路を直列接続し７た第１のカレントミラー回路２１を
設け、第１のカレントミラー回路２Ｉの出力電流路とト
ランジスタＱｌｌのエミッタ間に基準電流路を接続した
第２のカレントミラー回路２２を設ける。これによって
、第１図の基本回路を第４図の如くみることができ、さ
らにこれを１つの複合トランジスタＱＩＯ（第５図）と
みなすものである。この構成によって、等価的にトラン
ジスタ（複合トランジスタＱＩＯ）のβを高くシ、つま
りベース電流を小さくしてベース電流の影響を小さくし
、高入力インピーダンスにすることができるものである
。
〔発明の実施例」
以下この発明の実施例を図面を参照して説明する。
まずこの発明の基本的考えを説明する。第１図において
、ＰＮＰトランジスタＱｌｌのコレクタ側、エミッタ側
にはそれぞれ第１、第２のカレントミラー回路２１．２
２が接続されている。
、ＰＮＰトランジスタＱｌｌのコレクタ側、エミッタ側
にはそれぞれ第１、第２のカレントミラー回路２１．２
２が接続されている。
第１のカレントミラー回路２１は、基準電流側のＮＰＮ
）ランジスタＱＩ２と出力電流側のＮＰＮトランジス
タＱ１３で構成され、基準電流対出力電流Ｖｉｌ ：
ｎである。次に、第１のカレントミラー回路２Ｉの出力
電流側は、第２のカレン）・ミラー回路２２の基準電流
側、つまりＰＮＰトランジスタＱＺ３に接続される。第
２のカレントミラー回路２２は、トランジスタＱ１３と
出力電流側のＰＮＰ ）ラン・ゾスタＱ１４で構成され
、基準電流対出力電流は１：ｍである。トランノスタＱ
ｌｌのエミッタには、トランジスタＱ１４゜Ｑ１５の基
準エミッタが接続されている。また、トランジスタＱ
Ｚ ｚ ｓ Ｑ ”の共通エミッタは、カレントミラー
回路２Ｉを動作させるためのバイアス電源に接続されて
いる。
）ランジスタＱＩ２と出力電流側のＮＰＮトランジス
タＱ１３で構成され、基準電流対出力電流Ｖｉｌ ：
ｎである。次に、第１のカレントミラー回路２Ｉの出力
電流側は、第２のカレン）・ミラー回路２２の基準電流
側、つまりＰＮＰトランジスタＱＺ３に接続される。第
２のカレントミラー回路２２は、トランジスタＱ１３と
出力電流側のＰＮＰ ）ラン・ゾスタＱ１４で構成され
、基準電流対出力電流は１：ｍである。トランノスタＱ
ｌｌのエミッタには、トランジスタＱ１４゜Ｑ１５の基
準エミッタが接続されている。また、トランジスタＱ
Ｚ ｚ ｓ Ｑ ”の共通エミッタは、カレントミラー
回路２Ｉを動作させるためのバイアス電源に接続されて
いる。
第１図において、第１１第２のカレントミラー回路２１
．２２は、それぞれ、第２図、第３図に示すように１つ
の複合トランジスタ２１人。
．２２は、それぞれ、第２図、第３図に示すように１つ
の複合トランジスタ２１人。
２２Ａとしてみることができる。従って、第１図の回路
は、第４図に示すように書き改めることができる。つま
り、第１、第２のカレントミラー回路２１１．２２ｋを
複合トランジスタＱ２３．Ｑ４５としてみることができ
る。
は、第４図に示すように書き改めることができる。つま
り、第１、第２のカレントミラー回路２１１．２２ｋを
複合トランジスタＱ２３．Ｑ４５としてみることができ
る。
次に、第４図の回路を更に、１つのトランジスタとして
みれば、第５図に示すように１つの複合トランジスタＱ
ＩＯとしてみることができる口 今、第１のカレントミラー回路２１でトランジスタＱ１
２．ＱＩ３の面積比を１：ｎ、第２のカレントミラー回
路２２のトランジスタＱＩ４゜Ｑ１０の面積比をにｍと
する。
みれば、第５図に示すように１つの複合トランジスタＱ
ＩＯとしてみることができる口 今、第１のカレントミラー回路２１でトランジスタＱ１
２．ＱＩ３の面積比を１：ｎ、第２のカレントミラー回
路２２のトランジスタＱＩ４゜Ｑ１０の面積比をにｍと
する。
第２図の複合トランジスタ２１にの等測的電流増幅率β
１は、ＩＣＱ１３ ＝ ｎ Ｘ ＩＣＱ１２から（ＩＣ
Ｑ１２はトランジスタＱ１２のコレクタ’Ｅ Ｈ，、Ｉ
ｃｑｌｓはトランジスタＱＺＪのコレクタ電流）β１
” ｎである。同様に、第３図の複合トランジスタ２２
Ａの等測的電流増幅率β２は、β２＝ｍである。
１は、ＩＣＱ１３ ＝ ｎ Ｘ ＩＣＱ１２から（ＩＣ
Ｑ１２はトランジスタＱ１２のコレクタ’Ｅ Ｈ，、Ｉ
ｃｑｌｓはトランジスタＱＺＪのコレクタ電流）β１
” ｎである。同様に、第３図の複合トランジスタ２２
Ａの等測的電流増幅率β２は、β２＝ｍである。
そこで、第４図中、トランジスタＱｌｌのペース電流を
ＩＢＱｌｌ 、コレクタ電流をＩｃＱｌｌ、複合トラン
ジスタＱ２３のペース電流をＩＢＱ２３、コレクタ電流
をＩｃＱ２３、複合トランジスタＱ４５のペース電流を
ＩＢＱ４５、コレクタ電流をＩＣＱ４５とし、トランジ
スタＱｌｌ、複合トランノスタＱ２３．Ｑ４５の各々の
βをβ２．β１．β２とすると、次の関係を得る。
ＩＢＱｌｌ 、コレクタ電流をＩｃＱｌｌ、複合トラン
ジスタＱ２３のペース電流をＩＢＱ２３、コレクタ電流
をＩｃＱ２３、複合トランジスタＱ４５のペース電流を
ＩＢＱ４５、コレクタ電流をＩＣＱ４５とし、トランジ
スタＱｌｌ、複合トランノスタＱ２３．Ｑ４５の各々の
βをβ２．β１．β２とすると、次の関係を得る。
ＩＣＱ１１″βＰ Ｘ ＩＢＱｌ １°９０■ＩＢＱ２
Ｓ ＝ＩＣＱ１１ ”’■ ”ＣＱ２Ｓ−βＩ Ｘ ＩＢＱ２５ ”’■（β１＝ｎ
）ＩＢＱ４５ ＝ＩＣＱ２３ ”’■ ■ＣＱ４５ ＝β２ Ｘ ＩＢＱ４５°゛■（β２−ｍ
）、’−ＩＣＱ４５”β２ Ｘ ＩＢＱ４５ ＝β２
Ｘ Ｉｃｑ２３ ＝β２×（β１Ｘ ＩＢＱ２３ ）＝
β２×（β１ｘＩｃｑ１１） ＝β２×（β１Ｘ（βｖ ＸＩＢＱｌｌ）） ＝／２・
β１・βＰ・ＩＢＱ１１＝ｍ・ｎ・βＦ’ＩＢＱ１１・
・・■ となる。０式よシ、第４図の回路を第５図の複合トラン
ジスタＱＩＯに書き直すと、この複合トランジスタの等
測的βがｍａｎ・βＰとなシ、この複合トランジスタの
ペース電流を小さくすることができる。しかし、カレン
トミラー回路２１でトランジスタＱ１２とＱ１０のトラ
ンジスタ面積比ｌ：ｎをあまシ大きくすると、このカレ
ントミラー回路のルーググインが大きくなシ、発振する
場合もあるので、この場合は第４図中点線で示す容量Ｃ
Ｉを設けることもある。
Ｓ ＝ＩＣＱ１１ ”’■ ”ＣＱ２Ｓ−βＩ Ｘ ＩＢＱ２５ ”’■（β１＝ｎ
）ＩＢＱ４５ ＝ＩＣＱ２３ ”’■ ■ＣＱ４５ ＝β２ Ｘ ＩＢＱ４５°゛■（β２−ｍ
）、’−ＩＣＱ４５”β２ Ｘ ＩＢＱ４５ ＝β２
Ｘ Ｉｃｑ２３ ＝β２×（β１Ｘ ＩＢＱ２３ ）＝
β２×（β１ｘＩｃｑ１１） ＝β２×（β１Ｘ（βｖ ＸＩＢＱｌｌ）） ＝／２・
β１・βＰ・ＩＢＱ１１＝ｍ・ｎ・βＦ’ＩＢＱ１１・
・・■ となる。０式よシ、第４図の回路を第５図の複合トラン
ジスタＱＩＯに書き直すと、この複合トランジスタの等
測的βがｍａｎ・βＰとなシ、この複合トランジスタの
ペース電流を小さくすることができる。しかし、カレン
トミラー回路２１でトランジスタＱ１２とＱ１０のトラ
ンジスタ面積比ｌ：ｎをあまシ大きくすると、このカレ
ントミラー回路のルーググインが大きくなシ、発振する
場合もあるので、この場合は第４図中点線で示す容量Ｃ
Ｉを設けることもある。
第６図は上記の回路を具体的に差動増幅回路に適用した
例である。
例である。
第１図乃至第５図と共通する部分には同じ符号を用いて
説明する。第６図において、２５゜２６は、第１、第２
の基準電流源、２７は第１のバイアス電源ライン、２８
は第２のバイアス電源ラインである。また３０は、非反
転入力端子、２９は出力端子である。この回路では、差
動増幅器の非反転側に本発明が適用されている〇上記の
回路を前記の基本的な考えに従って書き直すと、第７図
に示すようになる。ここで、複合トラン・クスタＱＩＯ
の等測的β（電流増幅率）をめてみる。
説明する。第６図において、２５゜２６は、第１、第２
の基準電流源、２７は第１のバイアス電源ライン、２８
は第２のバイアス電源ラインである。また３０は、非反
転入力端子、２９は出力端子である。この回路では、差
動増幅器の非反転側に本発明が適用されている〇上記の
回路を前記の基本的な考えに従って書き直すと、第７図
に示すようになる。ここで、複合トラン・クスタＱＩＯ
の等測的β（電流増幅率）をめてみる。
まず、第１図乃至第５図の基本的回路から、次の様に・
母うメータを設定する。
母うメータを設定する。
トランジスタＱＩ３のコレクタ電流＝ＩＣＱ１３トラン
ジスタＱ１５のコレクタ電ｉ＝Ｉｍｓまた、第６図中第
１カレントミラー回路２Ｉの電流カレントミラー比＝５
、第２カレントミラー回路２２のカレントミラー比＝５
とする。
ジスタＱ１５のコレクタ電ｉ＝Ｉｍｓまた、第６図中第
１カレントミラー回路２Ｉの電流カレントミラー比＝５
、第２カレントミラー回路２２のカレントミラー比＝５
とする。
ＩＣＱ１３ ＝ ＩＣＱ１２ Ｘ ５ ＋ ＩＣＱ１５
＝ ５ Ｘ ＩＣＱ１４ＩＣＱ１４ ＝ 工ＣＱ１３
＋ ＩＣＱ１２ ＝ ＩｃＱｌｌ 。
＝ ５ Ｘ ＩＣＱ１４ＩＣＱ１４ ＝ 工ＣＱ１３
＋ ＩＣＱ１２ ＝ ＩｃＱｌｌ 。
ＩＣＱ１０ ＝ ＩＣ！Ｑ１５１ ＩＢＱＩＯ＝ ＩＢ
Ｑｌｌ ＩＩＢＱ１１″ＩＣＱ１１／βＰＩＣＱ１５＝
５ＸＩＣＱ１４＝５ＸＩＣＱ１３ ＝５ Ｘ （５Ｘ
ＩＣＱ１２ ）＝２５ＸＩｃｑ＋１＝２５ＸβＰ Ｘ
ＩＢＱｌ １曇−Ｉｃｑ＋ｏ ＝ ＩＢＱｌｏ Ｘ ２
５ ＸβＦ ”°■となる。
Ｑｌｌ ＩＩＢＱ１１″ＩＣＱ１１／βＰＩＣＱ１５＝
５ＸＩＣＱ１４＝５ＸＩＣＱ１３ ＝５ Ｘ （５Ｘ
ＩＣＱ１２ ）＝２５ＸＩｃｑ＋１＝２５ＸβＰ Ｘ
ＩＢＱｌ １曇−Ｉｃｑ＋ｏ ＝ ＩＢＱｌｏ Ｘ ２
５ ＸβＦ ”°■となる。
従って、複合トランジスタＱＩＯの等制約電流増幅率β
Ｑ１０は、 βＱ１ｏ＝２５ＸβＰ °′■ である。
Ｑ１０は、 βＱ１ｏ＝２５ＸβＰ °′■ である。
次に、第６図、第７図の動作を考えるために、第８図に
示すように反転側のトランジスタＱ１６のペースを又原
曲に接地し、出力端子２９に負荷抵抗ＲＬを接続した場
合を考える。そして、非反転入力端子３０に、入力Ｖｌ
ｎを与え、その時の入力インピーダンスＲｉｎ を及び
オープンループダインＡｖｏを考えてみる。この時、第
８図に示すように、トランジスタＱ１６のエミッタから
トランジスタＱｉＯのエミッタに信号型ｉｔが流れたと
する。（つまシ、非反転入力端子の電圧が下がる方向に
動作したとする。これはトランジスタＱＺＯのコレクタ
側に流れる方向を正としている。）従って、トランジス
タＱ１６のコレクタからトランジスタＱ１Ｂのコレクタ
には、−ｉの信号電流が流れ込むことを意味する。そこ
で、図示の８点には、トランジスタＱ１９のペースから
２１の信号電流が流れ込むものとみることができる。
示すように反転側のトランジスタＱ１６のペースを又原
曲に接地し、出力端子２９に負荷抵抗ＲＬを接続した場
合を考える。そして、非反転入力端子３０に、入力Ｖｌ
ｎを与え、その時の入力インピーダンスＲｉｎ を及び
オープンループダインＡｖｏを考えてみる。この時、第
８図に示すように、トランジスタＱ１６のエミッタから
トランジスタＱｉＯのエミッタに信号型ｉｔが流れたと
する。（つまシ、非反転入力端子の電圧が下がる方向に
動作したとする。これはトランジスタＱＺＯのコレクタ
側に流れる方向を正としている。）従って、トランジス
タＱ１６のコレクタからトランジスタＱ１Ｂのコレクタ
には、−ｉの信号電流が流れ込むことを意味する。そこ
で、図示の８点には、トランジスタＱ１９のペースから
２１の信号電流が流れ込むものとみることができる。
次に、トランジスタＱ１θとＱ１６の各々のエミッタ抵
抗ｒ。１ｏと、ｒｅ１６をめてみる。
抗ｒ。１ｏと、ｒｅ１６をめてみる。
一般ニトランジスタのエミッタ抵抗ｒ０ト、ソのトラン
ジスタのコレクタに流れる直流電流■ｃとの間には、ｒ
ｏ＝−ｉ（ＶＴは熱電圧）という関Ｃ 係がある。トランジスタＱ７９のペース電流成分ＩＲＱ
１９は、基準電流源Ｉ０１ と比較して無視できるくら
い小さいので、トランジスタＱＩＯとＱ１６のコレクタ
には、等しい直流電流ＩＯ＋／２が流れるものとみるこ
とができる。
ジスタのコレクタに流れる直流電流■ｃとの間には、ｒ
ｏ＝−ｉ（ＶＴは熱電圧）という関Ｃ 係がある。トランジスタＱ７９のペース電流成分ＩＲＱ
１９は、基準電流源Ｉ０１ と比較して無視できるくら
い小さいので、トランジスタＱＩＯとＱ１６のコレクタ
には、等しい直流電流ＩＯ＋／２が流れるものとみるこ
とができる。
−丁
となる。
入力信号電圧ｖｉｎと信号電流１の間には、という関係
がある。また非反転入力端子に現われる入力信号電流Ｉ
ｉｎは、Ｉｉｎ ” ’ｂＱ１０であるかう（１ｂｑ１
ｏはトランジスタＱｉＯのペースに、６られれる信号電
流成分）、０式を使って、（１ｑ１ｏはトランジスタＱ
ＺＯのコレクタにあられれる信号電流成分） 従って、入力インピーダンスＲｉｎは、μへ また、トランジスタＱＺ９がエミッタ接地増幅器として
働くからトランジスタＱＺ９のコレクタに流れる信号電
流ＩＱ１９は、２１ＸβＱ１９となる。
がある。また非反転入力端子に現われる入力信号電流Ｉ
ｉｎは、Ｉｉｎ ” ’ｂＱ１０であるかう（１ｂｑ１
ｏはトランジスタＱｉＯのペースに、６られれる信号電
流成分）、０式を使って、（１ｑ１ｏはトランジスタＱ
ＺＯのコレクタにあられれる信号電流成分） 従って、入力インピーダンスＲｉｎは、μへ また、トランジスタＱＺ９がエミッタ接地増幅器として
働くからトランジスタＱＺ９のコレクタに流れる信号電
流ＩＱ１９は、２１ＸβＱ１９となる。
この信号電流２ｉＸβＱ１？は、負荷抵抗ＲＬよりトラ
ンジスタＱｉ９のコレクタに流れるようになっている。
ンジスタＱｉ９のコレクタに流れるようになっている。
ここで、ＮＰＮトランジスタの電流増幅率をβ、とすれ
ば、βＱ１９＝βＮとなり、玉。１９は次式％式％ 従って出力端子２９での出力電圧Ｖ。ｕｔは、０式を使
って、 ｖｏｕｔ ”’ ２１ 、ＸβＮＸＲＬ ・・・［株］
となり、交流接地点に対して負側にあられれるが、ここ
で、入力信号電圧”ｉｎも負側としているから１、入力
と出力は同相であり、非反転の増幅動作となることがわ
かる。
ば、βＱ１９＝βＮとなり、玉。１９は次式％式％ 従って出力端子２９での出力電圧Ｖ。ｕｔは、０式を使
って、 ｖｏｕｔ ”’ ２１ 、ＸβＮＸＲＬ ・・・［株］
となり、交流接地点に対して負側にあられれるが、ここ
で、入力信号電圧”ｉｎも負側としているから１、入力
と出力は同相であり、非反転の増幅動作となることがわ
かる。
この差動増幅器の電圧ダイン（オープンゲイン）は、■
、■式から ０式から、本発明の複合トランジスタを差動増幅器に使
えば、高入力インピーダンスを得ることができるという
ことが明白であり、また０式よシ、入力端ペース電流成
分が非常に小さくできるということが分かる。又、この
構成の差動増幅器を用いれば、最低動作電源電圧ｖＣＣ
ｍｉｎ＝ ０．９ （Ｖ）での動作を容易に達成できる
。さらに、複合トランジスタを構成しているカレントミ
ラー回路の電流変換比を変えることにより、入力インピ
ーダンス及び入力端でのペース電流の値を様々に変化で
きる事は明白である。
、■式から ０式から、本発明の複合トランジスタを差動増幅器に使
えば、高入力インピーダンスを得ることができるという
ことが明白であり、また０式よシ、入力端ペース電流成
分が非常に小さくできるということが分かる。又、この
構成の差動増幅器を用いれば、最低動作電源電圧ｖＣＣ
ｍｉｎ＝ ０．９ （Ｖ）での動作を容易に達成できる
。さらに、複合トランジスタを構成しているカレントミ
ラー回路の電流変換比を変えることにより、入力インピ
ーダンス及び入力端でのペース電流の値を様々に変化で
きる事は明白である。
また、第６図のカレントミラー回路２ｚは、第９図（ａ
）に示すように抵抗（Ｒ）の調整で任意に電流変換比を
決めることができ、また同（ｂ）に示すヨウニ、トラン
ジスタ面積比及びトランジスタのエミッタ抵抗Ｒ７，Ｒ
２の選定で任意に電流変換比を決めることができる。し
かしながら、第９図（ａ） （ｂ）及び第６図のカレン
トミラー回路２１の場合、カレントミラー電流変換比を
大きくとりすぎて、回路が発振する可能性があるが、そ
のときは、点線で示すように容量ｃＩｔ−設けることに
よシ対策は容易である。
）に示すように抵抗（Ｒ）の調整で任意に電流変換比を
決めることができ、また同（ｂ）に示すヨウニ、トラン
ジスタ面積比及びトランジスタのエミッタ抵抗Ｒ７，Ｒ
２の選定で任意に電流変換比を決めることができる。し
かしながら、第９図（ａ） （ｂ）及び第６図のカレン
トミラー回路２１の場合、カレントミラー電流変換比を
大きくとりすぎて、回路が発振する可能性があるが、そ
のときは、点線で示すように容量ｃＩｔ−設けることに
よシ対策は容易である。
同様に第６図のカレントミラー回路２２は、第１０図（
ａ） （ｂ）に示すように、抵抗（Ｒ）の選定、又ｔｒ
ｉ ） ５ ｙ シスタ面積比及びエミッタ抵抗ＲＺ。
ａ） （ｂ）に示すように、抵抗（Ｒ）の選定、又ｔｒ
ｉ ） ５ ｙ シスタ面積比及びエミッタ抵抗ＲＺ。
Ｒ２の選定によって、電流変換比を任意に決めることが
できる。
できる。
更に、第８図においては、トランジスタＱＩ６と複合ト
ランジスタＱＩＯの面積比は、等何曲にＱＺ（Ｊ：ＱＺ
６＝２５：１となっているから、これらのペース・エミ
ッタ間電圧の差ΔＶＢＩＩは、ΔＶＢ１＝Ｖ７１ｎ２５
＝２６Ｘ１ｎ２５＝８４（ｍＶ） −％となる。つまシ
、［株］式で表わされる初期バイアスを持った差動増幅
器として使用することができる。
ランジスタＱＩＯの面積比は、等何曲にＱＺ（Ｊ：ＱＺ
６＝２５：１となっているから、これらのペース・エミ
ッタ間電圧の差ΔＶＢＩＩは、ΔＶＢ１＝Ｖ７１ｎ２５
＝２６Ｘ１ｎ２５＝８４（ｍＶ） −％となる。つまシ
、［株］式で表わされる初期バイアスを持った差動増幅
器として使用することができる。
更に、第１１図は、ボルティジホロヮー回路の例として
、本発明を差動増幅器の非反転側及び反転側の両端子に
使用した例である。この実施例においても、トランジス
タＱ２０．Ｑ２１トランジスタＱ２２．ＱＺ３の部分は
、カレントミラー回路を形成しておシ、考え方は先の実
施例と同じである。
、本発明を差動増幅器の非反転側及び反転側の両端子に
使用した例である。この実施例においても、トランジス
タＱ２０．Ｑ２１トランジスタＱ２２．ＱＺ３の部分は
、カレントミラー回路を形成しておシ、考え方は先の実
施例と同じである。
上述したようにこの発明によれば、等何曲に電流増幅率
βを高くしてペース電流を小さくし得、ペース電流の影
響を低減し、しかも最低動電源電圧を高くする必要が無
く高入力インピーダンスの複合トランジスタ回路を得る
ことができる。
βを高くしてペース電流を小さくし得、ペース電流の影
響を低減し、しかも最低動電源電圧を高くする必要が無
く高入力インピーダンスの複合トランジスタ回路を得る
ことができる。
第１図はこの発明の基本的な実施例を示す回路図、第２
図、第３図はそれぞれ第１図の回路の一部をとシだして
示す回路図、第４図は第１図の回路の等何曲な回路図、
第５図は第４図の回路の等何曲な回路図、第６図はこの
発明を差動増幅器に使用した例を示す回路図、第７図は
第６図の回路の等何曲な回路図、第８図は第７図の回路
の動作説明のために示した回路図、第９図は第６図のカ
レントミラー回路の他の例を示す回路図、第１ｏ図も第
６図のカレントミラー回路の他の例を示す回路図、第１
１図はこの発明の更に他の実施例を示す回路図、第１２
図、第１３図はそれぞれ従来の差動増幅器を示す回路図
である。 ＱＩＯ・・・複合トランジスタ、ＱＺＩ〜Ｑ Ｉ ９゜
Ｑ２θ〜Ｑ２３・・・トランジスタ、２１．２２・・・
カレントミラー回路。
図、第３図はそれぞれ第１図の回路の一部をとシだして
示す回路図、第４図は第１図の回路の等何曲な回路図、
第５図は第４図の回路の等何曲な回路図、第６図はこの
発明を差動増幅器に使用した例を示す回路図、第７図は
第６図の回路の等何曲な回路図、第８図は第７図の回路
の動作説明のために示した回路図、第９図は第６図のカ
レントミラー回路の他の例を示す回路図、第１ｏ図も第
６図のカレントミラー回路の他の例を示す回路図、第１
１図はこの発明の更に他の実施例を示す回路図、第１２
図、第１３図はそれぞれ従来の差動増幅器を示す回路図
である。 ＱＩＯ・・・複合トランジスタ、ＱＺＩ〜Ｑ Ｉ ９゜
Ｑ２θ〜Ｑ２３・・・トランジスタ、２１．２２・・・
カレントミラー回路。
Claims (3)
- （１）基準電流対出力電流が１対ｎ（ｎ）Ｏ）で、第１
のトランジスタのコレクタに第１の基準電流路の一端が
接続され、この第１の基準電流路の他端及び第１の出力
電流路の一端が第１のバイアス端に接続されかつ前記第
１のトランジスタとは逆極性のトランジスタより成る第
１のカレントミラー回路と、 基準電流対出力電流が１対ｍ（ｍ＞０）で、その第２の
基準電流路の一端が前記第１の出力電流路の他端に接続
され、この第２の基準電流路の他端及び第２の出力電流
路の一端が前記第１のトランジスタのエミッタに接続さ
れかつ前記第２の出力電流路の他端が出力端に接続され
前記第１のトランジスタと同極性のトランジスタより成
る第２のカレントミラー回路とを具備シ、前記第１のト
ランジスタのペース、エミッタ、前記第２の出力電流路
の他端をそれぞれベース、エミッタ、コレクタとする複
合トランジスタとして扱えるようにしたことを特徴とす
る複合トランジスタ回路。 - （２）前記複合トランジスタとなる前記第１のトランジ
スタは、差動増幅器の非反転側に設けられていることを
特徴とする特許請求の範囲第１項記載の複合トランジス
タ回路。 - （３）前記複合トランジスタは複数であり、差動増幅器
の非反転側及び反転側を構成することを特徴とする特許
請求の範囲第１項記載の複合トランジスタ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59104035A JPS60248010A (ja) | 1984-05-23 | 1984-05-23 | 複合トランジスタ回路 |
| US06/731,980 US4620161A (en) | 1984-05-23 | 1985-05-08 | Composite transistor circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59104035A JPS60248010A (ja) | 1984-05-23 | 1984-05-23 | 複合トランジスタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60248010A true JPS60248010A (ja) | 1985-12-07 |
Family
ID=14369969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59104035A Pending JPS60248010A (ja) | 1984-05-23 | 1984-05-23 | 複合トランジスタ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4620161A (ja) |
| JP (1) | JPS60248010A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2681999B2 (ja) * | 1988-04-27 | 1997-11-26 | 日本電気株式会社 | 電圧フォロア回路および電圧電流変換回路 |
| US4947103A (en) * | 1989-09-13 | 1990-08-07 | Motorola, Inc. | Current mirror have large current scaling factor |
| JPH0770935B2 (ja) * | 1989-10-06 | 1995-07-31 | 株式会社東芝 | 差動電流増幅回路 |
| EP0608938A1 (fr) * | 1993-01-27 | 1994-08-03 | Philips Composants | Amplificateur à étage différentiel d'entrée et capacité de stabilisation intégrée |
| WO2001073944A1 (en) * | 2000-03-31 | 2001-10-04 | Stmicroelectronics Asia Pacific Pte Ltd | Bipolar input stage circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4380740A (en) * | 1980-10-31 | 1983-04-19 | Rca Corporation | Current amplifier |
-
1984
- 1984-05-23 JP JP59104035A patent/JPS60248010A/ja active Pending
-
1985
- 1985-05-08 US US06/731,980 patent/US4620161A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4620161A (en) | 1986-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293136A (en) | Two-stage rail-to-rail operational amplifier | |
| US4600893A (en) | Differential amplifier with improved dynamic range | |
| US3551832A (en) | Transistor base current compensation system | |
| US5162751A (en) | Amplifier arrangement | |
| US4654602A (en) | Current mirror circuit | |
| JPS60248010A (ja) | 複合トランジスタ回路 | |
| JP2661607B2 (ja) | 差動出力を有する差動増幅器 | |
| JPS58111415A (ja) | 差動増幅器のオフセツトキヤンセル回路 | |
| JPH0527282B2 (ja) | ||
| US4084129A (en) | Voltage controlled variable gain circuit | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| KR950003354B1 (ko) | 저 오프셋 레벨 쉬프트 증폭기 | |
| JPH08222971A (ja) | 演算増幅器 | |
| JPH01305609A (ja) | 出力回路 | |
| JPH0115224Y2 (ja) | ||
| JPS6035845B2 (ja) | ミュ−ティング増幅器 | |
| JPH0746059A (ja) | 演算増幅器およびこれを用いたアクティブフィルタ | |
| JP3360911B2 (ja) | 差動増幅回路 | |
| JPS6113650B2 (ja) | ||
| JPH11168329A (ja) | ベース電流補償回路 | |
| JPH11136105A (ja) | 電圧比較回路 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPH0152929B2 (ja) | ||
| JPS62118621A (ja) | 差動増幅回路 | |
| JPH0117284B2 (ja) |