JPH0152929B2 - - Google Patents
Info
- Publication number
- JPH0152929B2 JPH0152929B2 JP58228026A JP22802683A JPH0152929B2 JP H0152929 B2 JPH0152929 B2 JP H0152929B2 JP 58228026 A JP58228026 A JP 58228026A JP 22802683 A JP22802683 A JP 22802683A JP H0152929 B2 JPH0152929 B2 JP H0152929B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- collector
- whose
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003503 early effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はオペアンプ回路の構成に関するもので
あり、特にそのオフセツト電圧が小さくなるよう
改良したものである。
あり、特にそのオフセツト電圧が小さくなるよう
改良したものである。
第１図に、従来のオペアンプ回路を用い、ゲイ
ンを（R1＋R2）／R2に設定した回路を示す。
ンを（R1＋R2）／R2に設定した回路を示す。
以下第１図の回路について簡単に動作説明を行
なう。トランジスタＱ６，Ｑ７で構成されるカレ
ントミラー回路は１：１の電流比の電流をトラン
ジスタＱ１，Ｑ２のコレクタのそれぞれに供給す
るよう働くので、トランジスタＱ１，Ｑ２のコレ
クタ電流は等しくなる。したがつて、トランジス
タＱ１とＱ２のベース、エミツタ間電圧は等しく
なる。また、トランジスタＱ１とＱ２のエミツタ
は共通の点に接続されているため、それらのベー
ス電圧は等しくなる。
なう。トランジスタＱ６，Ｑ７で構成されるカレ
ントミラー回路は１：１の電流比の電流をトラン
ジスタＱ１，Ｑ２のコレクタのそれぞれに供給す
るよう働くので、トランジスタＱ１，Ｑ２のコレ
クタ電流は等しくなる。したがつて、トランジス
タＱ１とＱ２のベース、エミツタ間電圧は等しく
なる。また、トランジスタＱ１とＱ２のエミツタ
は共通の点に接続されているため、それらのベー
ス電圧は等しくなる。
したがつて、入力電圧をVin、出力電圧を
Voutとすると、 Vout＝Vin×R1＋R2／R2となる。
Voutとすると、 Vout＝Vin×R1＋R2／R2となる。
第１図の回路動作は概ね以上のようであるが、
トランジスタＱ１とＱ２、トランジスタＱ６とＱ
７のコレクタ、エミツタ間電圧が異なるため、ア
ーリ効果により、トランジスタＱ１のベース、エ
ミツタ間電圧と、トランジスタＱ２のベース、エ
ミツタ間電圧との間にアンバランスを生じること
になり、トランジスタＱ１のベース電位とトラン
ジスタＱ２のベース電位との間に差、すなわちオ
フセツト電圧を生じることになる。
トランジスタＱ１とＱ２、トランジスタＱ６とＱ
７のコレクタ、エミツタ間電圧が異なるため、ア
ーリ効果により、トランジスタＱ１のベース、エ
ミツタ間電圧と、トランジスタＱ２のベース、エ
ミツタ間電圧との間にアンバランスを生じること
になり、トランジスタＱ１のベース電位とトラン
ジスタＱ２のベース電位との間に差、すなわちオ
フセツト電圧を生じることになる。
本発明は以上のような従来のものの欠点に鑑み
てなされたもので、それぞれのベースが非反転入
力、反転入力とされた第１、第２のトランジスタ
を有し、上記第２のトランジスタのコレクタがエ
ミツタフオロワ回路を介して出力端子に接続され
たオペアンプ回路において、上記第１のトランジ
スタのコレクタを第３のトランジスタを介して上
記出力端子に接続して、上記第１、第２のトラン
ジスタ及び該第１、第２のトランジスタのそれぞ
れに定電流を供給する各トランジスタのコレク
タ、エミツタ間電圧を等しくすることにより、オ
フセツト電圧が小さく、特性の良いオペアンプ回
路を供給することを目的としている。
てなされたもので、それぞれのベースが非反転入
力、反転入力とされた第１、第２のトランジスタ
を有し、上記第２のトランジスタのコレクタがエ
ミツタフオロワ回路を介して出力端子に接続され
たオペアンプ回路において、上記第１のトランジ
スタのコレクタを第３のトランジスタを介して上
記出力端子に接続して、上記第１、第２のトラン
ジスタ及び該第１、第２のトランジスタのそれぞ
れに定電流を供給する各トランジスタのコレク
タ、エミツタ間電圧を等しくすることにより、オ
フセツト電圧が小さく、特性の良いオペアンプ回
路を供給することを目的としている。
以下、本発明の実施例を図について説明する。
第２図は本発明の一実施例によるオペアンプ回
路で、ゲインを（R1＋R2）／R2に設定したもの
を示す。
路で、ゲインを（R1＋R2）／R2に設定したもの
を示す。
図において、Ｑ１はそのベースが非反転入力端
子１１とされた第１導電型の、即ちNPNの第１
のトランジスタ、Ｑ２はベースが反転入力端子１
３とされ、エミツタが上記トランジスタＱ１と共
通接続された第２のNPNトランジスタ、Ｑ５は
ベースが上記トランジスタＱ２のコレクタに、エ
ミツタが出力端子１２に接続されたエミツタフオ
ロワ回路としての第５のNPNトランジスタ、Ｑ
３はエミツタが上記トランジスタＱ１のコレクタ
に、ベースが上記トランジスタＱ５のエミツタに
接続された第２導電型の、即ちPNPの第３のト
ランジスタ、Ｑ４はコレクタが上記トランジスタ
Ｑ１，Ｑ２のエミツタに、ベースが上記トランジ
スタＱ３のコレクタに接続された第４のトランジ
スタである。また、Ｑ６，Ｑ７はそれぞれ電源
Vbとともに第１、第２の定電流源を構成する
PNPトランジスタであり、それぞれ上記トラン
ジスタＱ１，Ｑ２のコレクタに接続されている。
なお、Ｒ１，Ｒ２はゲイン決定用の抵抗、VCC
は本実施例回路の電源である。
子１１とされた第１導電型の、即ちNPNの第１
のトランジスタ、Ｑ２はベースが反転入力端子１
３とされ、エミツタが上記トランジスタＱ１と共
通接続された第２のNPNトランジスタ、Ｑ５は
ベースが上記トランジスタＱ２のコレクタに、エ
ミツタが出力端子１２に接続されたエミツタフオ
ロワ回路としての第５のNPNトランジスタ、Ｑ
３はエミツタが上記トランジスタＱ１のコレクタ
に、ベースが上記トランジスタＱ５のエミツタに
接続された第２導電型の、即ちPNPの第３のト
ランジスタ、Ｑ４はコレクタが上記トランジスタ
Ｑ１，Ｑ２のエミツタに、ベースが上記トランジ
スタＱ３のコレクタに接続された第４のトランジ
スタである。また、Ｑ６，Ｑ７はそれぞれ電源
Vbとともに第１、第２の定電流源を構成する
PNPトランジスタであり、それぞれ上記トラン
ジスタＱ１，Ｑ２のコレクタに接続されている。
なお、Ｒ１，Ｒ２はゲイン決定用の抵抗、VCC
は本実施例回路の電源である。
次に作用効果について説明する。
第２図の回路において、トランジスタＱ１，Ｑ
３，Ｑ４で構成される回路は、トランジスタＱ６
で作られる定電流１１が、トランジスタＱ１を通
つてトランジスタＱ４のコレクタに流れるように
働いている。一方、トランジスタＱ７で作られる
定電流１２は、トランジスタＱ２を通してトラン
ジスタＱ４のコレクタに流れる。したがつて電流
１１と１２とが等しくなるようトランジスタＱ６
とＱ７のトランジスタサイズを同一に設計してお
けば、トランジスタＱ１とＱ２のコレクタ電流は
等しくなり、トランジスタＱ１とＱ２のベース、
エミツタ間電圧は等しくなる。そしてトランジス
タＱ１とＱ２のエミツタは共通接続されているの
で、非反転入力が印加されるトランジスタＱ１の
ベース電位と反転入力が印加されるトランジスタ
Ｑ２のベース電位とは等しくなる。
３，Ｑ４で構成される回路は、トランジスタＱ６
で作られる定電流１１が、トランジスタＱ１を通
つてトランジスタＱ４のコレクタに流れるように
働いている。一方、トランジスタＱ７で作られる
定電流１２は、トランジスタＱ２を通してトラン
ジスタＱ４のコレクタに流れる。したがつて電流
１１と１２とが等しくなるようトランジスタＱ６
とＱ７のトランジスタサイズを同一に設計してお
けば、トランジスタＱ１とＱ２のコレクタ電流は
等しくなり、トランジスタＱ１とＱ２のベース、
エミツタ間電圧は等しくなる。そしてトランジス
タＱ１とＱ２のエミツタは共通接続されているの
で、非反転入力が印加されるトランジスタＱ１の
ベース電位と反転入力が印加されるトランジスタ
Ｑ２のベース電位とは等しくなる。
このようなオペアンプ回路では正常に動作する
状態を保つために、回路を構成する各トランジス
タのバイアス電圧を常に一定に保つ、即ち各トラ
ンジスタに流れる電流を一定に保つ必要がある。
ここでトランジスタＱ１，Ｑ２にそれぞれ１１，
１２、即ち定電流源を構成するトランジスタＱ
６，Ｑ７に流れる電流と同じ電流が流れるために
は、これらトランジスタＱ１，Ｑ２のエミツタが
共通接続されたトランジスタＱ４には電流１１＋
１２が流れなければならず、そうでない場合に
は、定電流源が正常に作動しなかつたり、トラン
ジスタＱ１が飽和したりして上記各トランジスタ
のバイアス電圧が一定に保たれない。そこで本実
施例ではトランジスタＱ３のコレクタをトランジ
スタＱ４のベースに接続して、これらトランジス
タＱ１，Ｑ３，Ｑ４でネガテイブフイードバツク
回路を構成し、これによりトランジスタＱ４に流
れる電流を常に11＋12に保ち、オペアンプ回路の
正常動作状態を保持している。
状態を保つために、回路を構成する各トランジス
タのバイアス電圧を常に一定に保つ、即ち各トラ
ンジスタに流れる電流を一定に保つ必要がある。
ここでトランジスタＱ１，Ｑ２にそれぞれ１１，
１２、即ち定電流源を構成するトランジスタＱ
６，Ｑ７に流れる電流と同じ電流が流れるために
は、これらトランジスタＱ１，Ｑ２のエミツタが
共通接続されたトランジスタＱ４には電流１１＋
１２が流れなければならず、そうでない場合に
は、定電流源が正常に作動しなかつたり、トラン
ジスタＱ１が飽和したりして上記各トランジスタ
のバイアス電圧が一定に保たれない。そこで本実
施例ではトランジスタＱ３のコレクタをトランジ
スタＱ４のベースに接続して、これらトランジス
タＱ１，Ｑ３，Ｑ４でネガテイブフイードバツク
回路を構成し、これによりトランジスタＱ４に流
れる電流を常に11＋12に保ち、オペアンプ回路の
正常動作状態を保持している。
またこの回路では、トランジスタＱ１のコレク
タは出力電圧VoutよりトランジスタＱ３のベー
ス、エミツタ間電圧だけ高い電位にある。一方、
トランジスタＱ２のコレクタは出力電圧Voutよ
りトランジスタＱ５のベース、エミツタ間電圧だ
け高い電位にある。
タは出力電圧VoutよりトランジスタＱ３のベー
ス、エミツタ間電圧だけ高い電位にある。一方、
トランジスタＱ２のコレクタは出力電圧Voutよ
りトランジスタＱ５のベース、エミツタ間電圧だ
け高い電位にある。
したがつてトランジスタＱ１とＱ２のコレクタ
電位はほぼ等しく、トランジスタＱ６とＱ７、ト
ランジスタＱ１とＱ２のコレクタ、エミツタ間電
圧が等しいので、アーリ効果はトランジスタＱ６
とＱ７、トランジスタＱ１とＱ２に対して同一の
働き方をすることになり、該アーリ効果による、
非反転入力端子と反転入力端子間の電位差、すな
わちオフセツト電圧は従来のものに比較して著し
く小さくなる。
電位はほぼ等しく、トランジスタＱ６とＱ７、ト
ランジスタＱ１とＱ２のコレクタ、エミツタ間電
圧が等しいので、アーリ効果はトランジスタＱ６
とＱ７、トランジスタＱ１とＱ２に対して同一の
働き方をすることになり、該アーリ効果による、
非反転入力端子と反転入力端子間の電位差、すな
わちオフセツト電圧は従来のものに比較して著し
く小さくなる。
以上のように、本発明によれば、それぞれのベ
ースが非反転入力、反転入力とされた第１、第２
のトランジスタを有し、上記第２のトランジスタ
のコレクタがエミツタフオロワ回路を介して出力
端子に接続されたオペアンプ回路において、上記
第１のトランジスタのコレクタを第３のトランジ
スタを介して上記出力端子に接続したので、上記
第１、第２のトランジスタ及び該第１、第２のト
ランジスタのそれぞれに定電流を供給する各トラ
ンジスタのコレクタ、エミツタ間電圧を等しくで
き、オフセツト電圧が小さく、特性の良いオペア
ンプ回路が得られる効果がある。
ースが非反転入力、反転入力とされた第１、第２
のトランジスタを有し、上記第２のトランジスタ
のコレクタがエミツタフオロワ回路を介して出力
端子に接続されたオペアンプ回路において、上記
第１のトランジスタのコレクタを第３のトランジ
スタを介して上記出力端子に接続したので、上記
第１、第２のトランジスタ及び該第１、第２のト
ランジスタのそれぞれに定電流を供給する各トラ
ンジスタのコレクタ、エミツタ間電圧を等しくで
き、オフセツト電圧が小さく、特性の良いオペア
ンプ回路が得られる効果がある。
第１図は従来のオペアンプ回路を示す図、第２
図は本発明の一実施例によるオペアンプ回路を示
す図である。 図において、Ｑ１は第１のトランジスタ、Ｑ２
は第２のトランジスタ、Ｑ３は第３のトランジス
タ、Ｑ４は第４のトランジスタ、Ｑ５はエミツタ
フオロワ回路、Ｑ６は第１の定電流源を構成する
トランジスタ、Ｑ７は第２の定電流源を構成する
トランジスタ、１１は非反転入力端子、１２は出
力端子、１３は反転入力端子を示す。なお、図中
同一符号は同一又は相当部分を示す。
図は本発明の一実施例によるオペアンプ回路を示
す図である。 図において、Ｑ１は第１のトランジスタ、Ｑ２
は第２のトランジスタ、Ｑ３は第３のトランジス
タ、Ｑ４は第４のトランジスタ、Ｑ５はエミツタ
フオロワ回路、Ｑ６は第１の定電流源を構成する
トランジスタ、Ｑ７は第２の定電流源を構成する
トランジスタ、１１は非反転入力端子、１２は出
力端子、１３は反転入力端子を示す。なお、図中
同一符号は同一又は相当部分を示す。
Claims (1)
- １ それぞれのベースが非反転入力、反転入力と
されエミツタが共通接続されるとともにそれぞれ
のコレクタに第１、第２の定電流源が接続された
第１、第２のトランジスタと、その入力が上記第
２のトランジスタのコレクタに接続され出力が出
力端子とされたエミツタフオロワ回路と、エミツ
タが上記第１のトランジスタのコレクタにベース
が上記エミツタフオロワ回路の出力に接続された
第２導電型の第３のトランジスタと、コレクタが
上記第１、第２のトランジスタのエミツタにベー
スが上記第３のトランジスタのコレクタに接続さ
れエミツタが接地された第１導電型の第４のトラ
ンジスタとを備えたことを特徴とするオペアンプ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58228026A JPS60119110A (ja) | 1983-11-30 | 1983-11-30 | オペアンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58228026A JPS60119110A (ja) | 1983-11-30 | 1983-11-30 | オペアンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60119110A JPS60119110A (ja) | 1985-06-26 |
| JPH0152929B2 true JPH0152929B2 (ja) | 1989-11-10 |
Family
ID=16870029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58228026A Granted JPS60119110A (ja) | 1983-11-30 | 1983-11-30 | オペアンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60119110A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0319413A (ja) * | 1989-06-15 | 1991-01-28 | Matsushita Electric Ind Co Ltd | 電流出力型差動アンプ回路 |
| JP2711411B2 (ja) * | 1990-09-07 | 1998-02-10 | 新日本無線株式会社 | 演算増幅回路 |
-
1983
- 1983-11-30 JP JP58228026A patent/JPS60119110A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60119110A (ja) | 1985-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4437023A (en) | Current mirror source circuitry | |
| JP3697679B2 (ja) | 安定化電源回路 | |
| US5162751A (en) | Amplifier arrangement | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4661781A (en) | Amplifier with floating inverting and non-inverting inputs and stabilized direct output voltage level | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH0152929B2 (ja) | ||
| JP2644191B2 (ja) | バッファアンプ | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JPH0349463Y2 (ja) | ||
| JPH0145766B2 (ja) | ||
| JPH0332096Y2 (ja) | ||
| JPS6333726B2 (ja) | ||
| JPS61157108A (ja) | 電圧−電流変換回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0312487B2 (ja) | ||
| JP3043183B2 (ja) | 電流分割回路 | |
| JPS6216015Y2 (ja) | ||
| JPH0680997B2 (ja) | 掛算回路 | |
| JPS6325769Y2 (ja) | ||
| JP3851019B2 (ja) | 電圧バッファ回路 | |
| JPH06310951A (ja) | 差動アンプ回路 | |
| JPH0252884B2 (ja) | ||
| JPH07336161A (ja) | 差動増幅器 |