JPH06310951A - 差動アンプ回路 - Google Patents
差動アンプ回路Info
- Publication number
- JPH06310951A JPH06310951A JP5094229A JP9422993A JPH06310951A JP H06310951 A JPH06310951 A JP H06310951A JP 5094229 A JP5094229 A JP 5094229A JP 9422993 A JP9422993 A JP 9422993A JP H06310951 A JPH06310951 A JP H06310951A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- transistor
- collector
- base
- trs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】電源電圧や入力バイアス電圧の変動による影響
を受けることなしに差動アンプのオフセット補正を可能
にする。 【構成】差動アンプ４を有し、この差動アンプ４の第１
の入力端に第１のトランジスタQ12 のベースを接続し、
第２の入力端に第２のトランジスタQ11 のベースを接続
し、第１のトランジスタQ12 のコレクタと第２のトラン
ジスタQ11 のコレクタとを接続し、第１のトランジスタ
Q12 のエミッタと第２のトランジスタQ11のエミッタ
と、差動アンプ４の差動対に供給される電流源トランジ
スタQ1とベース同士が共通であるところの第３のトラン
ジスタQ2のコレクタとを接続し、第１、第２のトランジ
スタQ11,Q12 のコレクタを、差動アンプ出力端にベース
を接続した第４のトランジスタQ8のコレクタに接続す
る。
を受けることなしに差動アンプのオフセット補正を可能
にする。 【構成】差動アンプ４を有し、この差動アンプ４の第１
の入力端に第１のトランジスタQ12 のベースを接続し、
第２の入力端に第２のトランジスタQ11 のベースを接続
し、第１のトランジスタQ12 のコレクタと第２のトラン
ジスタQ11 のコレクタとを接続し、第１のトランジスタ
Q12 のエミッタと第２のトランジスタQ11のエミッタ
と、差動アンプ４の差動対に供給される電流源トランジ
スタQ1とベース同士が共通であるところの第３のトラン
ジスタQ2のコレクタとを接続し、第１、第２のトランジ
スタQ11,Q12 のコレクタを、差動アンプ出力端にベース
を接続した第４のトランジスタQ8のコレクタに接続す
る。
Description
【０００１】
【産業上の利用分野】本発明は差動アンプのオフセット
補正回路に関し、特に差動アンプのトランジスタ負荷
（アクティブロード）により発生するベース電流を補正
する回路に関する。
補正回路に関し、特に差動アンプのトランジスタ負荷
（アクティブロード）により発生するベース電流を補正
する回路に関する。
【０００２】
【従来の技術】従来、差動アンプ負荷のベース電流を補
正する回路として図５に示す回路が知られている。この
回路は、コレクタに電流Ｉ2 が供給されるトランジスタ
Ｑ２のベース端に、トランジスタＱ１とＱ３とからなる
カレントミラーを接続し、該カレントミラーの出力を差
動アンプの負荷におけるコレクタベースショート側に接
続して、差動アンプの動作電流Ｉ1 とＩ2 を等しく設定
する事によりベース電流をキャンセルさせオフセットを
補正している。
正する回路として図５に示す回路が知られている。この
回路は、コレクタに電流Ｉ2 が供給されるトランジスタ
Ｑ２のベース端に、トランジスタＱ１とＱ３とからなる
カレントミラーを接続し、該カレントミラーの出力を差
動アンプの負荷におけるコレクタベースショート側に接
続して、差動アンプの動作電流Ｉ1 とＩ2 を等しく設定
する事によりベース電流をキャンセルさせオフセットを
補正している。
【０００３】また、別の従来例として図４の回路を示
す。この回路はコレクタに電流Ｉ2 が供給されるトラン
ジスタＱ２のベース端を差動アンプ負荷の出力側に接続
し、差動アンプの動作電流Ｉ1 とＩ2 を等しく設定する
ことによって、差動アンプ負荷のベース電流をキャンセ
ルしている。
す。この回路はコレクタに電流Ｉ2 が供給されるトラン
ジスタＱ２のベース端を差動アンプ負荷の出力側に接続
し、差動アンプの動作電流Ｉ1 とＩ2 を等しく設定する
ことによって、差動アンプ負荷のベース電流をキャンセ
ルしている。
【０００４】
【発明が解決しようとする課題】上記した従来の差動ア
ンプ回路においては、電流Ｉ1 ＝Ｉ2 である場合、差動
アンプ負荷のベース電流は完全にキャンセルされ、差動
アンプにオフセットは発生しない。しかしながら、各電
流Ｉ1 及びＩ2 のための電流源トランジスタＱ１，Ｑ２
のコレクタ、エミッタ間電圧ＶCEが異なる場合（従来例
では電源電圧及び差動アンプの入力バイアス電圧により
ＶCEは変動する）、図６に示すように、トランジスタの
アーリ効果による静特性のために各トランジスタのコレ
クタ電流が変動して電流Ｉ1 とＩ2 が等しくなくなって
差動アンプのベース電流補正効果が劣化し、差動アンプ
にオフセットが発生する事になる。
ンプ回路においては、電流Ｉ1 ＝Ｉ2 である場合、差動
アンプ負荷のベース電流は完全にキャンセルされ、差動
アンプにオフセットは発生しない。しかしながら、各電
流Ｉ1 及びＩ2 のための電流源トランジスタＱ１，Ｑ２
のコレクタ、エミッタ間電圧ＶCEが異なる場合（従来例
では電源電圧及び差動アンプの入力バイアス電圧により
ＶCEは変動する）、図６に示すように、トランジスタの
アーリ効果による静特性のために各トランジスタのコレ
クタ電流が変動して電流Ｉ1 とＩ2 が等しくなくなって
差動アンプのベース電流補正効果が劣化し、差動アンプ
にオフセットが発生する事になる。
【０００５】本発明の差動アンプ回路はこのような課題
に着目してなされたものであり、その目的とするところ
は、電源電圧や入力バイアス電圧の変動による影響を受
けることなしに差動アンプのオフセット補正を行なうこ
とができる差動アンプ回路を提供することにある。
に着目してなされたものであり、その目的とするところ
は、電源電圧や入力バイアス電圧の変動による影響を受
けることなしに差動アンプのオフセット補正を行なうこ
とができる差動アンプ回路を提供することにある。
【０００６】
【課題を解決する手段および作用】上記の目的を達成す
るために、本発明の差動アンプ回路は、差動アンプを有
し、この差動アンプの第１の入力端に第１のトランジス
タのベースを接続し、第２の入力端に第２のトランジス
タのベースを接続し、第１のトランジスタのコレクタと
第２のトランジスタのコレクタとを接続し、第１のトラ
ンジスタのエミッタと第２のトランジスタのエミッタ
と、前記差動アンプの差動対に供給される電流源トラン
ジスタとベース同士が共通であるところの第３のトラン
ジスタのコレクタとを接続し、第１、第２のトランジス
タのコレクタを、前記差動アンプの出力端にベースを接
続した第４のトランジスタのコレクタに接続する。
るために、本発明の差動アンプ回路は、差動アンプを有
し、この差動アンプの第１の入力端に第１のトランジス
タのベースを接続し、第２の入力端に第２のトランジス
タのベースを接続し、第１のトランジスタのコレクタと
第２のトランジスタのコレクタとを接続し、第１のトラ
ンジスタのエミッタと第２のトランジスタのエミッタ
と、前記差動アンプの差動対に供給される電流源トラン
ジスタとベース同士が共通であるところの第３のトラン
ジスタのコレクタとを接続し、第１、第２のトランジス
タのコレクタを、前記差動アンプの出力端にベースを接
続した第４のトランジスタのコレクタに接続する。
【０００７】
【実施例】まず、本発明の実施例の概略を説明する。本
実施例の差動アンプ回路は、トランジスタＱ１，Ｑ４，
Ｑ５，Ｑ６，Ｑ７とからなる差動アンプ４を有し、この
差動アンプ４の第１の入力端２に第１のトランジスタＱ
１２のベースを接続し、第２の入力端３に第２のトラン
ジスタＱ１１のベースを接続し、第１のトランジスタＱ
１２のコレクタと第２のトランジスタＱ１１のコレクタ
とを接続し、第１のトランジスタＱ１２のエミッタと第
２のトランジスタＱ１１のエミッタと、前記差動アンプ
の差動対に供給される電流源トランジスタＱ１とベース
同士が共通であるところの第３のトランジスタＱ２のコ
レクタとを接続し、第１、第２のトランジスタＱ１２，
Ｑ１１のコレクタを、差動アンプ４の出力端にベースを
接続した第４のトランジスタＱ８のコレクタに接続す
る。
実施例の差動アンプ回路は、トランジスタＱ１，Ｑ４，
Ｑ５，Ｑ６，Ｑ７とからなる差動アンプ４を有し、この
差動アンプ４の第１の入力端２に第１のトランジスタＱ
１２のベースを接続し、第２の入力端３に第２のトラン
ジスタＱ１１のベースを接続し、第１のトランジスタＱ
１２のコレクタと第２のトランジスタＱ１１のコレクタ
とを接続し、第１のトランジスタＱ１２のエミッタと第
２のトランジスタＱ１１のエミッタと、前記差動アンプ
の差動対に供給される電流源トランジスタＱ１とベース
同士が共通であるところの第３のトランジスタＱ２のコ
レクタとを接続し、第１、第２のトランジスタＱ１２，
Ｑ１１のコレクタを、差動アンプ４の出力端にベースを
接続した第４のトランジスタＱ８のコレクタに接続す
る。
【０００８】すなわち、本実施例においては、図１に示
すように、電流Ｉ1 とＩ2 を流すための電流源トランジ
スタＱ１とＱ２のコレクタ、エミッタ間電圧ＶCEを、電
源電圧や差動入力バイアス電圧によらず一定とするた
め、差動アンプ４の入力トランジスタＱ４、Ｑ５各々の
ベース端に、トランジスタＱ１１及びＱ１２のベースを
接続し、トランジスタＱ１１、Ｑ１２のエミッタを共通
接続にして、トランジスタＱ２のコレクタに接続する。
すように、電流Ｉ1 とＩ2 を流すための電流源トランジ
スタＱ１とＱ２のコレクタ、エミッタ間電圧ＶCEを、電
源電圧や差動入力バイアス電圧によらず一定とするた
め、差動アンプ４の入力トランジスタＱ４、Ｑ５各々の
ベース端に、トランジスタＱ１１及びＱ１２のベースを
接続し、トランジスタＱ１１、Ｑ１２のエミッタを共通
接続にして、トランジスタＱ２のコレクタに接続する。
【０００９】また、トランジスタＱ１１、Ｑ１２のコレ
クタを共通接続として、補正用のトランジスタＱ８のコ
レクタに接続し電流Ｉ2 を供給させる。これにより電流
源トランジスタＱ１とＱ２のコレクタ、エミッタ間電圧
ＶCEは、電源電圧や入力バイアス電圧の変動に対して等
しく変動するため、トランジスタＱ１とＱ２のコレクタ
電流すなわちＩ1 とＩ2 は常に等しい値となり、差動ア
ンプ４のオフセット補正に影響を与えない。
クタを共通接続として、補正用のトランジスタＱ８のコ
レクタに接続し電流Ｉ2 を供給させる。これにより電流
源トランジスタＱ１とＱ２のコレクタ、エミッタ間電圧
ＶCEは、電源電圧や入力バイアス電圧の変動に対して等
しく変動するため、トランジスタＱ１とＱ２のコレクタ
電流すなわちＩ1 とＩ2 は常に等しい値となり、差動ア
ンプ４のオフセット補正に影響を与えない。
【００１０】以下、図１を参照して本発明の第１実施例
を説明する。同図において、差動アンプ４の入力トラン
ジスタＱ４、Ｑ５の各々のベース端にトランジスタＱ１
１、Ｑ１２のベースをそれぞれ接続し、トランジスタＱ
１１、Ｑ１２のエミッタを共通接続にして、電流源トラ
ンジスタＱ２のコレクタへ接続する。また、トランジス
タＱ１１、Ｑ１２のコレクタを共通接続してトランジス
タＱ８のコレクタに接続し、トランジスタＱ８のベース
を、トランジスタＱ９、Ｑ１０からなるカレントミラー
を通して、差動アンプ４の負荷トランジスタＱ６、Ｑ７
のベースへ接続する。ここで、トランジスタＱ８，Ｑ
９，Ｑ１０はベース電流補正部を構成する。
を説明する。同図において、差動アンプ４の入力トラン
ジスタＱ４、Ｑ５の各々のベース端にトランジスタＱ１
１、Ｑ１２のベースをそれぞれ接続し、トランジスタＱ
１１、Ｑ１２のエミッタを共通接続にして、電流源トラ
ンジスタＱ２のコレクタへ接続する。また、トランジス
タＱ１１、Ｑ１２のコレクタを共通接続してトランジス
タＱ８のコレクタに接続し、トランジスタＱ８のベース
を、トランジスタＱ９、Ｑ１０からなるカレントミラー
を通して、差動アンプ４の負荷トランジスタＱ６、Ｑ７
のベースへ接続する。ここで、トランジスタＱ８，Ｑ
９，Ｑ１０はベース電流補正部を構成する。
【００１１】このように構成することにより、電流源ト
ランジスタＱ１とＱ２のコレクタ、エミッタ電圧Ｖ
CEは、差動入力バイアス電圧の変動に対して、等しく変
動するため、電流Ｉ1 とＩ2 は等しくなり差動アンプ負
荷のベース電流補正効果が安定する。
ランジスタＱ１とＱ２のコレクタ、エミッタ電圧Ｖ
CEは、差動入力バイアス電圧の変動に対して、等しく変
動するため、電流Ｉ1 とＩ2 は等しくなり差動アンプ負
荷のベース電流補正効果が安定する。
【００１２】図２は本発明の第２実施例を示す図であ
る。同図の構成は（ｐｎｐ入力差動アンプをｎｐｎ型に
変換）及び動作は図１とほぼ同じである。相違点とし
て、トランジスタＱ８のコレクタにベースを、カレント
ミラーＱ９，Ｑ１０のエミッタにエミッタを接続したト
ランジスタＱ１３と、電流源Ｉ3 を接続している。この
ような構成により、トランジスタＱ１１、Ｑ１２のコレ
クタ電圧がトランジスタＱ１３のベース、エミッタ間電
圧ＶBE分上がり、差動アンプ４の同相入力電圧範囲が図
１に比べ１ＶBE程度良好となる。
る。同図の構成は（ｐｎｐ入力差動アンプをｎｐｎ型に
変換）及び動作は図１とほぼ同じである。相違点とし
て、トランジスタＱ８のコレクタにベースを、カレント
ミラーＱ９，Ｑ１０のエミッタにエミッタを接続したト
ランジスタＱ１３と、電流源Ｉ3 を接続している。この
ような構成により、トランジスタＱ１１、Ｑ１２のコレ
クタ電圧がトランジスタＱ１３のベース、エミッタ間電
圧ＶBE分上がり、差動アンプ４の同相入力電圧範囲が図
１に比べ１ＶBE程度良好となる。
【００１３】図３は本発明の第３実施例を示す図であ
る。図１との相違点は、トランジスタＱ９とＱ１０のコ
レクタをエミッタ接地したトランジスタＱ８のコレクタ
に接続し、トランジスタＱ８のベースを差動アンプ負荷
の出力側トランジスタＱ７のコレクタに接続する。この
ような構成により差動アンプＱ４、Ｑ５のコレクタ電流
は等しくなりオフセットが補正される。
る。図１との相違点は、トランジスタＱ９とＱ１０のコ
レクタをエミッタ接地したトランジスタＱ８のコレクタ
に接続し、トランジスタＱ８のベースを差動アンプ負荷
の出力側トランジスタＱ７のコレクタに接続する。この
ような構成により差動アンプＱ４、Ｑ５のコレクタ電流
は等しくなりオフセットが補正される。
【００１４】
【発明の効果】以上詳述したように、本発明によれば、
電源電圧や入力バイアス電圧の変動による影響を受ける
ことなしに差動アンプのオフセット補正を行なうことが
できる。
電源電圧や入力バイアス電圧の変動による影響を受ける
ことなしに差動アンプのオフセット補正を行なうことが
できる。
【図１】本発明の第１実施例を示す回路構成図である。
【図２】本発明の第２実施例を示す回路構成図である。
【図３】本発明の第３実施例を示す回路構成図である。
【図４】従来の差動アンプ回路の構成図である。
【図５】従来の差動アンプ回路の他の例を示す構成図で
ある。
ある。
【図６】トランジスタの静特性を示すグラフである。
Claims (2)
- 【請求項１】 差動アンプを有し、この差動アンプの第
１の入力端に第１のトランジスタのベースを接続し、第
２の入力端に第２のトランジスタのベースを接続し、第
１のトランジスタのコレクタと第２のトランジスタのコ
レクタとを接続し、第１のトランジスタのエミッタと第
２のトランジスタのエミッタと、前記差動アンプの差動
対に供給される電流源トランジスタとベース同士が共通
であるところの第３のトランジスタのコレクタとを接続
し、第１、第２のトランジスタのコレクタを、前記差動
アンプの出力端にベースを接続した第４のトランジスタ
のコレクタに接続したことを特徴とする差動アンプ回
路。 - 【請求項２】前記第１、第２のトランジスタのコレクタ
を差動アンプのベース電流補正部の入力端子に接続した
ことを特徴とする請求項１記載の差動アンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5094229A JPH06310951A (ja) | 1993-04-21 | 1993-04-21 | 差動アンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5094229A JPH06310951A (ja) | 1993-04-21 | 1993-04-21 | 差動アンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06310951A true JPH06310951A (ja) | 1994-11-04 |
Family
ID=14104483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5094229A Withdrawn JPH06310951A (ja) | 1993-04-21 | 1993-04-21 | 差動アンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06310951A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006314040A (ja) * | 2005-05-09 | 2006-11-16 | New Japan Radio Co Ltd | 差動増幅回路 |
| JP2016208298A (ja) * | 2015-04-23 | 2016-12-08 | ローム株式会社 | 差動増幅器 |
-
1993
- 1993-04-21 JP JP5094229A patent/JPH06310951A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006314040A (ja) * | 2005-05-09 | 2006-11-16 | New Japan Radio Co Ltd | 差動増幅回路 |
| JP2016208298A (ja) * | 2015-04-23 | 2016-12-08 | ローム株式会社 | 差動増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4600893A (en) | Differential amplifier with improved dynamic range | |
| JPH0322723B2 (ja) | ||
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JPH06310951A (ja) | 差動アンプ回路 | |
| US6300836B1 (en) | High gain, wide band amplifier | |
| US5144169A (en) | Operational amplifier circuit | |
| JPS6252488B2 (ja) | ||
| JP2644191B2 (ja) | バッファアンプ | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JP2568690B2 (ja) | 定電流回路 | |
| JP3400354B2 (ja) | 電流源回路 | |
| JP3140107B2 (ja) | 差動増幅器 | |
| JPH06326526A (ja) | トランジスタの制御電流補償用回路装置 | |
| JP2754824B2 (ja) | 定電圧回路 | |
| JP2930024B2 (ja) | 電圧比較回路 | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JP2503887B2 (ja) | 利得可変回路 | |
| JP3349334B2 (ja) | 差動増幅器 | |
| JPH05243864A (ja) | 差動増幅回路 | |
| JP2799138B2 (ja) | 定電流回路 | |
| JPH0152929B2 (ja) | ||
| JP4221130B2 (ja) | 可変利得増幅回路 | |
| JPH04129306A (ja) | 増幅回路 | |
| JPH11136105A (ja) | 電圧比較回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |