JP2006314040A - 差動増幅回路 - Google Patents
差動増幅回路 Download PDFInfo
- Publication number
- JP2006314040A JP2006314040A JP2005136294A JP2005136294A JP2006314040A JP 2006314040 A JP2006314040 A JP 2006314040A JP 2005136294 A JP2005136294 A JP 2005136294A JP 2005136294 A JP2005136294 A JP 2005136294A JP 2006314040 A JP2006314040 A JP 2006314040A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- mos
- mos transistor
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 title abstract 2
- 238000003199 nucleic acid amplification method Methods 0.000 title abstract 2
- 101001005165 Bos taurus Lens fiber membrane intrinsic protein Proteins 0.000 description 9
- 102100036203 Microfibrillar-associated protein 5 Human genes 0.000 description 5
- 101710147471 Microfibrillar-associated protein 5 Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 1
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Images
Abstract
【解決手段】 第1のカレントミラー回路のトランジスタMP4と第2のカレントミラー回路のトランジスタMN3との間に、トランジスタMP6,MP7の並列回路を接続して、このトランジスタMP6,MP7のゲートをトランジスタMP1,MP2のゲートと同じ入力端子IN1,IN2に接続し、その入力端子IN1,IN2に入力する同相入力電圧の変化に対してノードN1とN2が同じように変動するようにし、I3=2×I5、I5=I1=I2を満足させる。
【選択図】 図1
Description
I23=2×I25、I21=I22=I25
となるように、トランジスタMN21,MN22,MP23,MP25のW/L(ゲート幅/ゲート長)を設定することにより、
I21:I22:I23=1:1:2
の関係が得られるようにしている。
I3=2×I5、I1=I2=I5
となるように、トランジスタMN1,MN2,MP3,MP5のW/L(ゲート幅/ゲート長)を設定することにより、
I1:I2:I3=1:1:2
の関係が得られるようにする。
MN1〜MN3,MN11〜MN17,MN21〜MN23:NMOSトランジスタ
1,11,21:基準電源回路
Claims (5)
- ゲートがそれぞれ第1および第2の入力端子に接続される差動接続MOSトランジスタの共通ソースに第1の電流源を接続し、該差動接続MOSトランジスタの各々のドレインにそれぞれ第2および第3の電流源を接続し、前記差動接続MOSトランジスタの各々のドレインにそれぞれ第1および第2の出力端子を接続し、前記第2および第3の電流源の電流が前記第1の電流源の電流の1/2に設定されるべき差動増幅回路において、
前記差動接続MOSトランジスタと同一極性の補償用MOSトランジスタを設け、該補償用トランジスタのゲートを前記第1又は第2の入力端子に接続し、ソースを前記第1の電流源の1/2の電流の第4の電流源に接続し、ドレインを前記第2および第3の電流源を出力側にもつカレントミラー回路の基準側に接続したことを特徴とする差動増幅回路。 - 請求項1に記載の差動増幅回路において、
前記補償用MOSトランジスタは、前記差動接続MOSトランジスタと同一特性であることを特徴とする差動増幅回路。 - ゲートが第1および第2の入力端子にそれぞれ接続されソースが共通接続されドレインが第1および第2の出力端子にそれぞれ接続された第1および第2のMOSトランジスタと、該第1および第2のMOSトランジスタのソースに出力側の第3のMOSトランジスタが接続された第1のカレントミラー回路と、該第1のカレントミラー回路の出力側の第4のMOSトランジスタの電流が基準側の第5のMOSトランジスタに供給され前記第1および第2のMOSトランジスタのドレインにそれぞれ出力側の第6および第7のMOSトランジスタが接続された第2のカレントミラー回路とを具備し、前記第4,第6および第7のMOSトランジスタの電流が同一で且つ前記第3のMOSトランジスタの電流の1/2になるように設定されるべき差動増幅回路において、
前記第1および第2のMOSトランジスタと同一極性の補償用MOSトランジスタを設け、該補償用MOSトランジスタのゲートを前記第1又は第2の入力端子に接続し、ソースを前記第4のMOSトランジスタのドレインに接続し、ドレインを前記第5のトランジスタのドレインに接続したことを特徴とする差動増幅回路。 - 請求項3に記載の差動増幅回路において、
前記補償用MOSトランジスタは、前記第1および第2のMOSトランジスタと同一特性であることを特徴とする差動増幅回路。 - 請求項1、2、3又は4に記載の差動増幅回路において、
前記各MOSトランジスタをバイポーラトランジスタに置き換え、前記ゲートをベースに置き換え、ソースをエミッタに置き換え、ドレインをコレクタに置き換えたことを特徴とする差動増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005136294A JP4859389B2 (ja) | 2005-05-09 | 2005-05-09 | 差動増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005136294A JP4859389B2 (ja) | 2005-05-09 | 2005-05-09 | 差動増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006314040A true JP2006314040A (ja) | 2006-11-16 |
JP4859389B2 JP4859389B2 (ja) | 2012-01-25 |
Family
ID=37535349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005136294A Active JP4859389B2 (ja) | 2005-05-09 | 2005-05-09 | 差動増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4859389B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011239103A (ja) * | 2010-05-07 | 2011-11-24 | Seiko Instruments Inc | 差動増幅回路 |
JP2021082986A (ja) * | 2019-11-21 | 2021-05-27 | 新日本無線株式会社 | 演算増幅器 |
JP2021164055A (ja) * | 2020-03-31 | 2021-10-11 | ザインエレクトロニクス株式会社 | 全差動アンプ |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5851606A (ja) * | 1981-09-22 | 1983-03-26 | Nec Corp | 差動増幅器のバイアス回路 |
JPH01264406A (ja) * | 1988-01-21 | 1989-10-20 | Texas Instr Inc <Ti> | 拡張同相入力電圧範囲を有する差動増幅器 |
JPH05252020A (ja) * | 1992-03-06 | 1993-09-28 | Fujitsu Ltd | Cmos駆動回路 |
JPH06310951A (ja) * | 1993-04-21 | 1994-11-04 | Olympus Optical Co Ltd | 差動アンプ回路 |
JPH07106875A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | 半導体集積回路 |
JP2001185964A (ja) * | 1999-12-22 | 2001-07-06 | Hitachi Ltd | カレントミラー回路および演算増幅器 |
JP2004247805A (ja) * | 2003-02-12 | 2004-09-02 | Nippon Telegr & Teleph Corp <Ntt> | バイアス発生回路 |
-
2005
- 2005-05-09 JP JP2005136294A patent/JP4859389B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5851606A (ja) * | 1981-09-22 | 1983-03-26 | Nec Corp | 差動増幅器のバイアス回路 |
JPH01264406A (ja) * | 1988-01-21 | 1989-10-20 | Texas Instr Inc <Ti> | 拡張同相入力電圧範囲を有する差動増幅器 |
JPH05252020A (ja) * | 1992-03-06 | 1993-09-28 | Fujitsu Ltd | Cmos駆動回路 |
JPH06310951A (ja) * | 1993-04-21 | 1994-11-04 | Olympus Optical Co Ltd | 差動アンプ回路 |
JPH07106875A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | 半導体集積回路 |
JP2001185964A (ja) * | 1999-12-22 | 2001-07-06 | Hitachi Ltd | カレントミラー回路および演算増幅器 |
JP2004247805A (ja) * | 2003-02-12 | 2004-09-02 | Nippon Telegr & Teleph Corp <Ntt> | バイアス発生回路 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011239103A (ja) * | 2010-05-07 | 2011-11-24 | Seiko Instruments Inc | 差動増幅回路 |
JP2021082986A (ja) * | 2019-11-21 | 2021-05-27 | 新日本無線株式会社 | 演算増幅器 |
JP7388892B2 (ja) | 2019-11-21 | 2023-11-29 | 日清紡マイクロデバイス株式会社 | 演算増幅器 |
JP2021164055A (ja) * | 2020-03-31 | 2021-10-11 | ザインエレクトロニクス株式会社 | 全差動アンプ |
JP7468889B2 (ja) | 2020-03-31 | 2024-04-16 | ザインエレクトロニクス株式会社 | 全差動アンプ |
Also Published As
Publication number | Publication date |
---|---|
JP4859389B2 (ja) | 2012-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5527056B2 (ja) | 差動増幅回路およびシリーズレギュレータ | |
JP2000151296A (ja) | アクティブ補償容量性の増加 | |
JP2011250195A (ja) | フォールデッドカスコード型の差動アンプ及び半導体装置 | |
JP2005244276A (ja) | 差動増幅回路 | |
JP4070533B2 (ja) | 半導体集積回路装置 | |
JP2004248014A (ja) | 電流源および増幅器 | |
JP2007067656A (ja) | 演算増幅器 | |
JP2007219856A (ja) | 定電圧電源回路 | |
JP4859389B2 (ja) | 差動増幅回路 | |
JP2007109034A (ja) | 定電流回路 | |
JP2021132357A (ja) | 演算増幅器 | |
JP2005277554A (ja) | コンパレータ回路 | |
JP4749105B2 (ja) | 基準電圧発生回路 | |
JP2004274207A (ja) | バイアス電圧発生回路および差動増幅器 | |
JPH0595231A (ja) | 出力回路 | |
JP4658868B2 (ja) | 増幅回路 | |
JP2007257104A (ja) | シリーズレギュレータ | |
JP2014007471A (ja) | ヒステリシスコンパレータ回路及びヒステリシスコンパレータ回路の制御方法 | |
JP2013012870A (ja) | 差動増幅回路及びコンパレータ | |
JP4782471B2 (ja) | レギュレータ回路 | |
JP4819583B2 (ja) | Ota回路 | |
JP4055123B2 (ja) | 演算増幅器 | |
JP2010219486A (ja) | 中間電位発生回路 | |
JP2005080090A (ja) | 差動増幅回路の出力電圧制御回路及び電圧検出器 | |
JP2001356831A (ja) | ボルテージリファレンス回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111025 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4859389 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |