JPH05252020A - Ｃｍｏｓ駆動回路 - Google Patents
Ｃｍｏｓ駆動回路Info
- Publication number
- JPH05252020A JPH05252020A JP4049155A JP4915592A JPH05252020A JP H05252020 A JPH05252020 A JP H05252020A JP 4049155 A JP4049155 A JP 4049155A JP 4915592 A JP4915592 A JP 4915592A JP H05252020 A JPH05252020 A JP H05252020A
- Authority
- JP
- Japan
- Prior art keywords
- current
- monitor
- circuit
- differential pair
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 相補型のＭＯＳＦＥＴトランジスタの差動対
を用いた負荷駆動回路に関し、電源変動や温度変化に対
して出力電流値を安定に保つことを目的とする。 【構成】 同一電流源トランジスTr33から電流供給を受
け、ゲートに同一入力を受ける２組の差動対31,32 を設
け、一方の差動対31で負荷Roを駆動し、他方の差動対32
で負荷駆動電流に比例したモニタ電流Imを流す。そして
該モニタ電流Imが入力直流電位変動に無関係に一定とな
るように負帰還ループＬを介して電流源トランジスタ33
のゲートを制御するようにした構成であり、また、電流
源トランジスタ33と同一ゲート電圧ＶG で 制御され、
出力電流比例する電流を流すモニタ回路6 を設け、該モ
ニタ回路の電流Imを一定とするように負帰還ループＬで
ゲート電圧ＶG を制御するようにした構成である。
を用いた負荷駆動回路に関し、電源変動や温度変化に対
して出力電流値を安定に保つことを目的とする。 【構成】 同一電流源トランジスTr33から電流供給を受
け、ゲートに同一入力を受ける２組の差動対31,32 を設
け、一方の差動対31で負荷Roを駆動し、他方の差動対32
で負荷駆動電流に比例したモニタ電流Imを流す。そして
該モニタ電流Imが入力直流電位変動に無関係に一定とな
るように負帰還ループＬを介して電流源トランジスタ33
のゲートを制御するようにした構成であり、また、電流
源トランジスタ33と同一ゲート電圧ＶG で 制御され、
出力電流比例する電流を流すモニタ回路6 を設け、該モ
ニタ回路の電流Imを一定とするように負帰還ループＬで
ゲート電圧ＶG を制御するようにした構成である。
Description
【０００１】
【産業上の利用分野】本発明は、相補型のＭＯＳＦＥＴ
トランジスタの差動対を用いた負荷駆動回路に関する。
トランジスタの差動対を用いた負荷駆動回路に関する。
【０００２】差動入力信号を増幅して、電流スイッチを
駆動し、該電流スイッチの出力に接続された低インピー
ダンス負荷に入力信号に応じた一定電流を出力するＣＭ
ＯＳによる負荷駆動回路はＩＣ化されて多用されてい
る。
駆動し、該電流スイッチの出力に接続された低インピー
ダンス負荷に入力信号に応じた一定電流を出力するＣＭ
ＯＳによる負荷駆動回路はＩＣ化されて多用されてい
る。
【０００３】
【従来の技術】図４は、負荷を電流駆動する従来のＣＭ
ＯＳ駆動回路である。なお図では、"H" "L" の二つの状
態をとる入力信号ＶINとその反転信号とが入力し、負荷
抵抗Ｒ 0 を差動出力でスイッチング駆動するゲート回路
の例を示す。
ＯＳ駆動回路である。なお図では、"H" "L" の二つの状
態をとる入力信号ＶINとその反転信号とが入力し、負荷
抵抗Ｒ 0 を差動出力でスイッチング駆動するゲート回路
の例を示す。
【０００４】図において、１は入力バッファ回路、２は
前置駆動回路、３は駆動回路である。入力バッファ回路
１は、ＰチャンネルＭＯＳＦＥＴトランジスタ( 以下こ
のトランジスタ記号はＰチャンネルＭＯＳＦＥＴを示
す)Tr11 とＮチャンネルＭＯＳＦＥＴトランジスタ( 以
下このトランジスタ記号はＰチャンネルＭＯＳＦＥＴを
示す)Tr13 、およびTr12,Tr14 をカスケード接続したイ
ンバータ回路からなり、入力信号ＶINとその反転信号と
して入力される外部からの差動入力電圧を"H" "L"レベ
ルの入力電圧に調整して次段に出力する。前置駆動回路
２は、差動対トランジスタTr21,Tr22 、電流源トランジ
スタTr23, 負荷トランジスタTr24,Tr25,レベル調整用ト
ランジスタTr28からなり、入力振幅と直流動作レベル
（線形動作時）を調整して次段の駆動回路に出力する。
なお、Tr29はTr23と共にカレントミラー回路を構成し、
定電流ＩS を差動対トランジスタTr21,Tr22 に供給す
る。
前置駆動回路、３は駆動回路である。入力バッファ回路
１は、ＰチャンネルＭＯＳＦＥＴトランジスタ( 以下こ
のトランジスタ記号はＰチャンネルＭＯＳＦＥＴを示
す)Tr11 とＮチャンネルＭＯＳＦＥＴトランジスタ( 以
下このトランジスタ記号はＰチャンネルＭＯＳＦＥＴを
示す)Tr13 、およびTr12,Tr14 をカスケード接続したイ
ンバータ回路からなり、入力信号ＶINとその反転信号と
して入力される外部からの差動入力電圧を"H" "L"レベ
ルの入力電圧に調整して次段に出力する。前置駆動回路
２は、差動対トランジスタTr21,Tr22 、電流源トランジ
スタTr23, 負荷トランジスタTr24,Tr25,レベル調整用ト
ランジスタTr28からなり、入力振幅と直流動作レベル
（線形動作時）を調整して次段の駆動回路に出力する。
なお、Tr29はTr23と共にカレントミラー回路を構成し、
定電流ＩS を差動対トランジスタTr21,Tr22 に供給す
る。
【０００５】駆動回路３は、差動対トランジスタTr31,T
r32 、電流源トランジスタTr33とからなり、差動対トラ
ンジスタTr31,Tr32 は、ゲートに入力される前置駆動回
路からの駆動電圧Ｖｓ１，Ｖｓ２に応じて、電流源トラ
ンジスタTr33から供給される定電流ＩｏがTr31,Tr32 の
何れか一方に流れるように切替え( スイッチング動作の
場合) るか、または所定の差動入力に対応してTr31,Tr3
2 に分流させる。そして、負荷抵抗Ｒｏに出力電流を出
力する。
r32 、電流源トランジスタTr33とからなり、差動対トラ
ンジスタTr31,Tr32 は、ゲートに入力される前置駆動回
路からの駆動電圧Ｖｓ１，Ｖｓ２に応じて、電流源トラ
ンジスタTr33から供給される定電流ＩｏがTr31,Tr32 の
何れか一方に流れるように切替え( スイッチング動作の
場合) るか、または所定の差動入力に対応してTr31,Tr3
2 に分流させる。そして、負荷抵抗Ｒｏに出力電流を出
力する。
【０００６】Tr52はTr33とでカレントミラーを構成し、
定電流源Irefに等しい定電流Ioを駆動回路３の差動対ト
ランジスタに供給する。（この回路では、両トランジス
タのゲート幅が等しいものとする。）
定電流源Irefに等しい定電流Ioを駆動回路３の差動対ト
ランジスタに供給する。（この回路では、両トランジス
タのゲート幅が等しいものとする。）
【０００７】
【発明が解決しようとする課題】ところで、ＣＭＯＳト
ランジスタは、その飽和領域で用いる場合に、ゲート電
圧が一定でもドレイン電流のドレイン電圧依存性がパイ
ポーラトランジスタに比べて大きい。。従って、図４の
駆動回路において、Tr52、Tr33よりなる負荷駆動回路の
カレントミラーにおいて、両トランジタのゲート・ソー
ス電圧を同一に保っても、ドレイン電位が同一でないと
等しい電流が流れない。即ち、差動対側の電流源トラン
ジスタTr33のドレイン電位Ｖ2 が変動して、参照電流側
のトランジスタTr52のドレイン電位Vrefと同一で無くな
ると、出力電流（即ち、差動対への供給電流）Ioが変動
してしまう。ところが、上記構成の回路では、電流源の
負荷となる差動対を駆動する前置駆動回路の出力同相電
圧( スイッチングの場合には中心レベル電圧) は、素子
の温度変化や電源電圧の変動によって変化する。これに
よって差動対の動作点が変わるので、差動対のソース共
通接続点の電位であるTr33のドレイン電圧Voが変動す
る。このため、電流源トランジスタのゲート電圧が参照
電圧Vrefに規定されて一定値を保っても、電流源トラン
ジスタTr33の出力電流が変動し、被駆動負荷Ｒｏに出力
される電流が変動する。この出力電流の変動はスイッチ
ング回路として用いる場合には、"H" "L" 間のレベル振
幅の変動となり、また線形動作させた場合には、出力動
作点の変動として現れ、負荷を駆動する回路としての安
定度が悪いとういう問題があった。
ランジスタは、その飽和領域で用いる場合に、ゲート電
圧が一定でもドレイン電流のドレイン電圧依存性がパイ
ポーラトランジスタに比べて大きい。。従って、図４の
駆動回路において、Tr52、Tr33よりなる負荷駆動回路の
カレントミラーにおいて、両トランジタのゲート・ソー
ス電圧を同一に保っても、ドレイン電位が同一でないと
等しい電流が流れない。即ち、差動対側の電流源トラン
ジスタTr33のドレイン電位Ｖ2 が変動して、参照電流側
のトランジスタTr52のドレイン電位Vrefと同一で無くな
ると、出力電流（即ち、差動対への供給電流）Ioが変動
してしまう。ところが、上記構成の回路では、電流源の
負荷となる差動対を駆動する前置駆動回路の出力同相電
圧( スイッチングの場合には中心レベル電圧) は、素子
の温度変化や電源電圧の変動によって変化する。これに
よって差動対の動作点が変わるので、差動対のソース共
通接続点の電位であるTr33のドレイン電圧Voが変動す
る。このため、電流源トランジスタのゲート電圧が参照
電圧Vrefに規定されて一定値を保っても、電流源トラン
ジスタTr33の出力電流が変動し、被駆動負荷Ｒｏに出力
される電流が変動する。この出力電流の変動はスイッチ
ング回路として用いる場合には、"H" "L" 間のレベル振
幅の変動となり、また線形動作させた場合には、出力動
作点の変動として現れ、負荷を駆動する回路としての安
定度が悪いとういう問題があった。
【０００８】電源電圧に限界があるため、バイアスの関
係上、トランジスタをカスケード接続して電流値を安定
にするウイルソンカレントミラー回路等が使用できない
無い場合には特に問題になる。
係上、トランジスタをカスケード接続して電流値を安定
にするウイルソンカレントミラー回路等が使用できない
無い場合には特に問題になる。
【０００９】本発明は上記問題に鑑み創出されたもの
で、電源変動や温度変化に対して出力電流値が安定なＣ
ＭＯＳ駆動回路を提供することを目的とする。
で、電源変動や温度変化に対して出力電流値が安定なＣ
ＭＯＳ駆動回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】図１は、本発明のＣＭＯ
Ｓ駆動回路の原理図である。上記問題点を解決するた
め、本発明の第一発明のＣＭＯＳ駆動回路は、図１の
（ａ）に示す如く、ドレインが負荷Ｒo を介して電源に
接続されゲートに前置駆動回路２からの入力信号を受け
ソースが共通接続された一対のトランジスタTr31,Tr32
からなる第一の差動対31と、前記共通接続されたソース
側に接続された電流源トランジスタ33とを有するCMOS駆
動回路において、前記第一差動対31と同一ゲート電圧で
制御される第二の差動対32を、前記電流源トランジスタ
Tr33の負荷として前記第一の差動対31と並列に接続し
て、該第一の差動対に流れる電流に比例したモニタ電流
Imが第二の差動対32に流れるようにし、該モニタ電流Im
を検出して該モニタ電流Imが一定となるように前記電流
源トランジスタTr33のゲート電圧を制御する負帰還ルー
プL を設けた構成であり、また、第二発明は図１の
（ｂ）に示す如く、ドレインが負荷Ｒo を介して電源に
接続されゲートに前置駆動回路２からの入力信号を受け
ソースが共通接続された一対のトランジスタTr31,Tr32
からなる第一の差動対31と、前記共通接続されたソース
側に接続された電流源トランジスタ33とを有するCMOS駆
動回路において、前置駆動回路と同じように外乱を受け
るバイアス供給回路７を設けて、該バイアス供給回路７
が出力するバイアス電圧ＶB でゲートが制御されるモニ
タ用トランジスタTr61と、該モニタ用トランジスタTr61
を負荷とし前記電流源トランジスタTr33と同一のゲート
電圧ＶG が印加されるモニタ電流源トランジスタTr62と
からなるモニタ回路６とを設け、該モニタ回路６のモニ
タ電流Imが一定となるように負帰還ループＬを介して前
記ゲート電圧ＶG を制御するようにした構成である。
Ｓ駆動回路の原理図である。上記問題点を解決するた
め、本発明の第一発明のＣＭＯＳ駆動回路は、図１の
（ａ）に示す如く、ドレインが負荷Ｒo を介して電源に
接続されゲートに前置駆動回路２からの入力信号を受け
ソースが共通接続された一対のトランジスタTr31,Tr32
からなる第一の差動対31と、前記共通接続されたソース
側に接続された電流源トランジスタ33とを有するCMOS駆
動回路において、前記第一差動対31と同一ゲート電圧で
制御される第二の差動対32を、前記電流源トランジスタ
Tr33の負荷として前記第一の差動対31と並列に接続し
て、該第一の差動対に流れる電流に比例したモニタ電流
Imが第二の差動対32に流れるようにし、該モニタ電流Im
を検出して該モニタ電流Imが一定となるように前記電流
源トランジスタTr33のゲート電圧を制御する負帰還ルー
プL を設けた構成であり、また、第二発明は図１の
（ｂ）に示す如く、ドレインが負荷Ｒo を介して電源に
接続されゲートに前置駆動回路２からの入力信号を受け
ソースが共通接続された一対のトランジスタTr31,Tr32
からなる第一の差動対31と、前記共通接続されたソース
側に接続された電流源トランジスタ33とを有するCMOS駆
動回路において、前置駆動回路と同じように外乱を受け
るバイアス供給回路７を設けて、該バイアス供給回路７
が出力するバイアス電圧ＶB でゲートが制御されるモニ
タ用トランジスタTr61と、該モニタ用トランジスタTr61
を負荷とし前記電流源トランジスタTr33と同一のゲート
電圧ＶG が印加されるモニタ電流源トランジスタTr62と
からなるモニタ回路６とを設け、該モニタ回路６のモニ
タ電流Imが一定となるように負帰還ループＬを介して前
記ゲート電圧ＶG を制御するようにした構成である。
【００１１】
【作用】第一発明では、ゲートに負荷駆動用差動対トラ
ンジスタのゲートと同じ電圧が印加される第二の差動対
によって、電流源トランジスタ33の出力の１部が分割し
て取り出されるので、温度変化や電源変動等により電流
源トランジスタの出力電圧が変動しても、分割して取り
出した電流（モニタ電流）の値が一定となるように電流
源トランジスタのゲートを制御することにより電流源ト
ランジスタの全体の出力電流を一定とすることができ
る。従って、負荷に流れる電流を一定にすることができ
る。
ンジスタのゲートと同じ電圧が印加される第二の差動対
によって、電流源トランジスタ33の出力の１部が分割し
て取り出されるので、温度変化や電源変動等により電流
源トランジスタの出力電圧が変動しても、分割して取り
出した電流（モニタ電流）の値が一定となるように電流
源トランジスタのゲートを制御することにより電流源ト
ランジスタの全体の出力電流を一定とすることができ
る。従って、負荷に流れる電流を一定にすることができ
る。
【００１２】また、第二発明においては、前置駆動回路
と同じ熱的影響を受ける同一構成のバイアス供給回路７
からのバイアス電圧ＶB がモニタ用トランジスタTr61の
ゲートに入力し、モニタ電流源トランジスタTr62のゲー
トには負荷駆動回路の電流源トランジスタTr33と同一ゲ
ート電圧が加わるので、該モニタ電流源トランジスタ62
のドレイン電圧は温度や電源電圧変動に対して、負荷駆
動用の電流源トランジスタTr33のドレイン電圧と同様に
変動する。従ってモニタ電流源トランジタTr62が流す電
流、即ちモニタ回路６に流れるモニタ電流Imは駆動回路
の電流源トランジスタTr33が流す電流にIoに正確に比例
する。そこで、このモニタ電流Imが一定になるようにモ
ニタ電流源トランジスタTr62のゲートに負帰還をかける
ことにより同一ゲート電圧ＶG で制御される駆動回路用
電流源トランジスタTr33の出力電流Ioを一定にすること
ができる。
と同じ熱的影響を受ける同一構成のバイアス供給回路７
からのバイアス電圧ＶB がモニタ用トランジスタTr61の
ゲートに入力し、モニタ電流源トランジスタTr62のゲー
トには負荷駆動回路の電流源トランジスタTr33と同一ゲ
ート電圧が加わるので、該モニタ電流源トランジスタ62
のドレイン電圧は温度や電源電圧変動に対して、負荷駆
動用の電流源トランジスタTr33のドレイン電圧と同様に
変動する。従ってモニタ電流源トランジタTr62が流す電
流、即ちモニタ回路６に流れるモニタ電流Imは駆動回路
の電流源トランジスタTr33が流す電流にIoに正確に比例
する。そこで、このモニタ電流Imが一定になるようにモ
ニタ電流源トランジスタTr62のゲートに負帰還をかける
ことにより同一ゲート電圧ＶG で制御される駆動回路用
電流源トランジスタTr33の出力電流Ioを一定にすること
ができる。
【００１３】
【実施例】以下添付図により本発明の実施例を説明す
る。図２は第一発明の実施例の回路図、図３は第二発明
の実施例の回路図である。なお全図を通じて同一符号は
同一対象物を表す。
る。図２は第一発明の実施例の回路図、図３は第二発明
の実施例の回路図である。なお全図を通じて同一符号は
同一対象物を表す。
【００１４】図１において、１は入力バッファ回路、２
は前置駆動回路、３は駆動回路、４は演算増幅器、５は
参照電流回路である。入力バッファ回路１は、前段から
の信号Ｖinとその反転信号よりなる差動入力を"H" "L"
レベルの入力電圧に調整して次段に出力する。前置駆動
回路２は、差動対トランジスタTr21，Tr22，電流源トラ
ンジスタTr23，負荷トランジスタTr24，Tr25、レベル調
整用トランジスタTr28よりなり、直流動作レベル（中心
レベル）と入力振幅を調整して次段の駆動回路３に出力
する。
は前置駆動回路、３は駆動回路、４は演算増幅器、５は
参照電流回路である。入力バッファ回路１は、前段から
の信号Ｖinとその反転信号よりなる差動入力を"H" "L"
レベルの入力電圧に調整して次段に出力する。前置駆動
回路２は、差動対トランジスタTr21，Tr22，電流源トラ
ンジスタTr23，負荷トランジスタTr24，Tr25、レベル調
整用トランジスタTr28よりなり、直流動作レベル（中心
レベル）と入力振幅を調整して次段の駆動回路３に出力
する。
【００１５】駆動回路３は、定電流Ioを流す電流源トラ
ンジスタTr33と、該電流源トランジスタTr33からの電流
Ioを分流する二組の差動対トランジスタTr31,Tr32 およ
びTr34、Tr36とからなる。トランジスタTr31,Tr32 から
なる第一の差動対は負荷駆動用の主差動対で共通接続さ
れたソースに定電流源トランジスタTr33のドレインが接
続され、ゲートに受ける差動入力に応じてIoを分流しド
レインに接続された負荷Ｒｏに出力電流を流す。 Tr3
4,Tr35 からなる第二の差動対は、ゲートに主差動対と
同じ入力電圧を受け、ドレインを共通接続して信号入力
とは無関係に定電流Ioの一部を分流してモニタ電流Imを
流す。
ンジスタTr33と、該電流源トランジスタTr33からの電流
Ioを分流する二組の差動対トランジスタTr31,Tr32 およ
びTr34、Tr36とからなる。トランジスタTr31,Tr32 から
なる第一の差動対は負荷駆動用の主差動対で共通接続さ
れたソースに定電流源トランジスタTr33のドレインが接
続され、ゲートに受ける差動入力に応じてIoを分流しド
レインに接続された負荷Ｒｏに出力電流を流す。 Tr3
4,Tr35 からなる第二の差動対は、ゲートに主差動対と
同じ入力電圧を受け、ドレインを共通接続して信号入力
とは無関係に定電流Ioの一部を分流してモニタ電流Imを
流す。
【００１６】第二の差動対に流れるモニタ電流Imは、電
流源トランジスタTr33が供給する定電流Ioの一部が、主
差動対トランジスタTr31,Tr32 に対するゲート幅比に対
応して分流されるので、抵抗Ｒ1 には定電流Ioに比例し
たモニタ電圧Vmが発生する。
流源トランジスタTr33が供給する定電流Ioの一部が、主
差動対トランジスタTr31,Tr32 に対するゲート幅比に対
応して分流されるので、抵抗Ｒ1 には定電流Ioに比例し
たモニタ電圧Vmが発生する。
【００１７】４は演算増幅器で、Tr41,Tr42 にからなる
差動対、電流源トランジスタTr43からなる差動増幅回
路、差動増幅器の出力を折り返すためのカレントミラー
回路Tr44、Tr45、演算増幅器の利得を上げるための能動
負荷群Tr46〜Tr49からなる。差動対の一方のトランジス
タTr41のゲートにモニタ電流Imに比例する検出電圧Vm
が、また他方のトランジスタTr42のゲートには参照電圧
Vrefが入力し、その差e ＝Vm−Vrefを増幅して制御電圧
ＶG を出力する。この制御電圧ＶG は駆動回路３の電流
源トランジスタ33のゲートを制御する。Cpは帰還ループ
の位相調整用のコンデンサである。
差動対、電流源トランジスタTr43からなる差動増幅回
路、差動増幅器の出力を折り返すためのカレントミラー
回路Tr44、Tr45、演算増幅器の利得を上げるための能動
負荷群Tr46〜Tr49からなる。差動対の一方のトランジス
タTr41のゲートにモニタ電流Imに比例する検出電圧Vm
が、また他方のトランジスタTr42のゲートには参照電圧
Vrefが入力し、その差e ＝Vm−Vrefを増幅して制御電圧
ＶG を出力する。この制御電圧ＶG は駆動回路３の電流
源トランジスタ33のゲートを制御する。Cpは帰還ループ
の位相調整用のコンデンサである。
【００１８】６は参照電流回路で、定電流源Irefから参
照電圧Vrefを発生させて演算増幅器に供給している。誤
差電圧が0 になるように電流源トランジスタの出力を制
御する。
照電圧Vrefを発生させて演算増幅器に供給している。誤
差電圧が0 になるように電流源トランジスタの出力を制
御する。
【００１９】動作を説明する。前置駆動回路２からの入
力電圧が或る値のとき、抵抗R1、Rrefを適切に定めて、
参照電流Irefに対して所定の出力電流Ｉl(＝Io−Im) が
負荷抵抗Ｒo に流れているものとする。
力電圧が或る値のとき、抵抗R1、Rrefを適切に定めて、
参照電流Irefに対して所定の出力電流Ｉl(＝Io−Im) が
負荷抵抗Ｒo に流れているものとする。
【００２０】何らかの原因で前置駆動回路からの入力同
相電圧のレベルが変化して、電流源トランジスタTr33の
ドレインソース電圧が減少したとする。するとアーリエ
効果により定電流Ioが減少し、一定の分配比でIoをモニ
タしているモニタ電流Imが同様に減少するので、モニタ
回路の負荷抵抗Ｒm の電圧降下量が減少し、Tr41のゲー
トに加わる検出電圧Vmが参照電圧Vrefより大きくなる。
すると、Tr41のドレイン電流が減り、Tr42のドレイン電
流が増加する。すると定流源Tr44の一定吐き出し電流か
らの分流分が減るので、能動負荷トランンジスタTr48に
流れる残りの電流は増加し、電流源トランジスタ33のゲ
ートに加わる制御電圧Vcが増し、電流源電流Ioが増加す
る。そして最終的にはモニタ電流ImがIrefに等しくなる
ようにゲート電圧Vcが制御される。これによって、負荷
に流れる電流Ilは前置駆動回路からの同相入力電圧に無
関係に一定となる。
相電圧のレベルが変化して、電流源トランジスタTr33の
ドレインソース電圧が減少したとする。するとアーリエ
効果により定電流Ioが減少し、一定の分配比でIoをモニ
タしているモニタ電流Imが同様に減少するので、モニタ
回路の負荷抵抗Ｒm の電圧降下量が減少し、Tr41のゲー
トに加わる検出電圧Vmが参照電圧Vrefより大きくなる。
すると、Tr41のドレイン電流が減り、Tr42のドレイン電
流が増加する。すると定流源Tr44の一定吐き出し電流か
らの分流分が減るので、能動負荷トランンジスタTr48に
流れる残りの電流は増加し、電流源トランジスタ33のゲ
ートに加わる制御電圧Vcが増し、電流源電流Ioが増加す
る。そして最終的にはモニタ電流ImがIrefに等しくなる
ようにゲート電圧Vcが制御される。これによって、負荷
に流れる電流Ilは前置駆動回路からの同相入力電圧に無
関係に一定となる。
【００２１】次に図４により、第二発明の実施例を説明
する。本実施例では第一発明の回路に比べて、駆動回路
から第二の差動対の除き、代わりにバイアス供給回路７
と電流モニタ回路６とを設けたものである。
する。本実施例では第一発明の回路に比べて、駆動回路
から第二の差動対の除き、代わりにバイアス供給回路７
と電流モニタ回路６とを設けたものである。
【００２２】バイアス供給回路７は、前置駆動回路２と
同一特性の素子で同一回路構成としてその近傍に設け、
バイアス電圧ＶB が駆動回路３への"H" レベル入力と同
一値になるように（スイッチング回路の場合）、または
同相入力と同一値になるように（線形動作の場合）設定
し、温度や電源電圧変動等の外乱によって前置駆動回路
２の出力と同じ値だけ変化する。
同一特性の素子で同一回路構成としてその近傍に設け、
バイアス電圧ＶB が駆動回路３への"H" レベル入力と同
一値になるように（スイッチング回路の場合）、または
同相入力と同一値になるように（線形動作の場合）設定
し、温度や電源電圧変動等の外乱によって前置駆動回路
２の出力と同じ値だけ変化する。
【００２３】そして、このバイアス電圧ＶB をモニタ回
路６の制御用トランジタTr61のゲートに入力する。モニ
タ回路の電流源トランジスタ62のゲートには、駆動回路
の電流源トランジスタ33と同一の制御電圧Vcを印加す
る。 抵抗Ｒm はモニタ回路の負荷である。このように
構成すると、定電流源トランジスタ33のドレイン電圧
と, モニタ回路の電流源トランジスタ62のドレイン電位
は常に等しく、負荷駆動用の差動対トランジスタTr31,T
r32 のソース電位が前置駆動回路からの同相入力または
"H" レベル入力の変動によって変化すると、モニタ用ト
ランジスタTr61のソース電位も同じ量だけ変化する。そ
してこの二つの電流源トランジスタTr23,Tr62 は同一制
御電圧Vcでゲートを制御されるので、モニタ回路に流れ
る電流Imは負荷に供給される電流Ioに正確に比例し、Io
に対するモニタ電流Imとなる。
路６の制御用トランジタTr61のゲートに入力する。モニ
タ回路の電流源トランジスタ62のゲートには、駆動回路
の電流源トランジスタ33と同一の制御電圧Vcを印加す
る。 抵抗Ｒm はモニタ回路の負荷である。このように
構成すると、定電流源トランジスタ33のドレイン電圧
と, モニタ回路の電流源トランジスタ62のドレイン電位
は常に等しく、負荷駆動用の差動対トランジスタTr31,T
r32 のソース電位が前置駆動回路からの同相入力または
"H" レベル入力の変動によって変化すると、モニタ用ト
ランジスタTr61のソース電位も同じ量だけ変化する。そ
してこの二つの電流源トランジスタTr23,Tr62 は同一制
御電圧Vcでゲートを制御されるので、モニタ回路に流れ
る電流Imは負荷に供給される電流Ioに正確に比例し、Io
に対するモニタ電流Imとなる。
【００２４】そこで、Imの大きさを負荷トランジスタTr
63から取出し、この値が参照電圧Vrefと常に等しくなる
ように演算増幅器４を介した負帰還ループで制御するこ
とにより、同じ制御電圧Vcで制御される駆動電流Ioも一
定となる。
63から取出し、この値が参照電圧Vrefと常に等しくなる
ように演算増幅器４を介した負帰還ループで制御するこ
とにより、同じ制御電圧Vcで制御される駆動電流Ioも一
定となる。
【００２５】以上の如く、ＣＭＯＳ駆動回路の出力電流
の一部をモニタして、そのモニタ電流を安定させるよう
に負帰還ループで制御するので、温度や電源変動に対し
て負荷駆動電流を一定に保つことができる。
の一部をモニタして、そのモニタ電流を安定させるよう
に負帰還ループで制御するので、温度や電源変動に対し
て負荷駆動電流を一定に保つことができる。
【００２６】
【発明の効果】以上説明した如く、本発明によれば、Ｃ
ＭＯＳトランジスタの差動対の用いた低インピーダンス
負荷駆動回路の出力電流を電源変動や温度変化に対して
安定に保つことが可能となる効果がある。
ＭＯＳトランジスタの差動対の用いた低インピーダンス
負荷駆動回路の出力電流を電源変動や温度変化に対して
安定に保つことが可能となる効果がある。
【図１】 本発明のＣＭＯＳ駆動回路の原理図
【図２】 第一発明の実施例の回路図
【図３】 第二発明の実施例の回路図
【図４】 従来のＣＭＯＳ駆動回路の回路図
１…入力バッファ回路、２…前置駆動回路、３…駆動回
路、31…第一の差動対、32…第二の差動対、４…演算増
幅器、５…参照電流回路、６…モニタ回路、７…バイア
ス供給回路、Ｌ…負帰還ループ
路、31…第一の差動対、32…第二の差動対、４…演算増
幅器、５…参照電流回路、６…モニタ回路、７…バイア
ス供給回路、Ｌ…負帰還ループ
Claims (2)
- 【請求項１】 ドレインが負荷（Ro) を介して電源に接
続されゲートに前置駆動回路(2) からの入力信号を受け
ソースが共通接続された一対のトランジスタ(Tr31,Tr3
2) からなる第一の差動対(31)と、前記共通接続された
ソース側に接続された電流源トランジスタ(Tr33)とを有
するCMOS駆動回路において、 前記第一差動対(31)と同一ゲート電圧で制御される第二
の差動対(32)を、前記電流源トランジスタ(Tr33)の負荷
として前記第一の差動対(31)と並列に接続して、該第一
の差動対(31)に流れる電流に比例したモニタ電流(Im)が
第二の差動対(32)に流れるようにし、該モニタ電流(Im)
を検出してその値が一定となるように前記電流源トラン
ジスタ(Tr33)のゲート電圧を制御する負帰還ループ(L)
を設けたことを特徴とするＣＭＯＳ駆動回路。 - 【請求項２】 ドレインが負荷（Ro) を介して電源に接
続されゲートに前置駆動回路(2) からの入力信号を受け
ソースが共通接続された一対のトランジスタ(Tr31,Tr3
2) からなる差動対(31)と、前記共通接続されたソース
側に接続された電流源トランジスタ(Tr33)とを有するCM
OS駆動回路において、 前置駆動回路と同じように外乱を受けるバイアス供給回
路(7) と、 該バイアス供給回路(7) が出力するバイアス電圧
（ＶB ) でゲートが制御されるモニタ用トランジスタ(T
r61)と、該モニタ用トランジスタ(Tr61)を負荷とし前記
電流源トランジスタ(Tr33)と同一のゲート電圧( ＶG )
が印加されるモニタ電流源トランジスタ(Tr62)とからな
るモニタ回路(6) とを設け、 該モニタ回路(6) のモニタ電流Imが一定となるように負
帰還ループ(L) を介して前記ゲート電圧（ＶG ）を制御
するようにしたことを特徴とするＣＭＯＳ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4049155A JPH05252020A (ja) | 1992-03-06 | 1992-03-06 | Ｃｍｏｓ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4049155A JPH05252020A (ja) | 1992-03-06 | 1992-03-06 | Ｃｍｏｓ駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05252020A true JPH05252020A (ja) | 1993-09-28 |
Family
ID=12823209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4049155A Withdrawn JPH05252020A (ja) | 1992-03-06 | 1992-03-06 | Ｃｍｏｓ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05252020A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106875A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | 半導体集積回路 |
| EP0893885A2 (en) * | 1997-06-17 | 1999-01-27 | NEC Corporation | Small amplitude signal output circuit |
| US6803809B2 (en) | 2001-12-25 | 2004-10-12 | Renesas Technology Corp. | Step-down circuit for generating a stable internal voltage |
| JP2006067185A (ja) * | 2004-08-26 | 2006-03-09 | Nec Electronics Corp | クロックバッファ回路 |
| KR100614351B1 (ko) * | 1999-04-06 | 2006-08-18 | 마츠시타 덴끼 산교 가부시키가이샤 | 정전류 출력회로 |
| JP2006245828A (ja) * | 2005-03-01 | 2006-09-14 | Nec Electronics Corp | 低振幅差動出力回路及びシリアル伝送インターフェース |
| JP2006314040A (ja) * | 2005-05-09 | 2006-11-16 | New Japan Radio Co Ltd | 差動増幅回路 |
| US7312643B2 (en) | 2003-03-25 | 2007-12-25 | Oki Electric Industry Co., Ltd. | Differential current driver and data transmission method |
| JP2008219678A (ja) * | 2007-03-07 | 2008-09-18 | Nec Corp | 出力レベル安定化回路及びそれを用いたｃｍｌ回路 |
| KR100882971B1 (ko) * | 2001-08-31 | 2009-02-13 | 파나소닉 주식회사 | 엘 에스 아이 내부로부터의 데이터를 외부로 차동 출력하는 드라이버회로 |
| US7492193B2 (en) | 2005-01-07 | 2009-02-17 | Nec Electronics Corporation | Driver circuit |
| JP2010114689A (ja) * | 2008-11-06 | 2010-05-20 | Toshiba Corp | 半導体集積回路装置 |
| JP2012169984A (ja) * | 2011-02-16 | 2012-09-06 | Fujitsu Semiconductor Ltd | 出力回路 |
| EP2611028A1 (en) * | 2011-12-30 | 2013-07-03 | Dialog Semiconductor GmbH | Multi-stage fully differential amplifier with controlled common mode voltage |
| JP2016134877A (ja) * | 2015-01-22 | 2016-07-25 | 株式会社メガチップス | 差動出力バッファ |
| JP2018186457A (ja) * | 2017-04-27 | 2018-11-22 | 富士通株式会社 | 増幅回路および光モジュール |
-
1992
- 1992-03-06 JP JP4049155A patent/JPH05252020A/ja not_active Withdrawn
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106875A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | 半導体集積回路 |
| EP0893885A2 (en) * | 1997-06-17 | 1999-01-27 | NEC Corporation | Small amplitude signal output circuit |
| EP0893885A3 (en) * | 1997-06-17 | 1999-03-31 | NEC Corporation | Small amplitude signal output circuit |
| KR100614351B1 (ko) * | 1999-04-06 | 2006-08-18 | 마츠시타 덴끼 산교 가부시키가이샤 | 정전류 출력회로 |
| KR100882971B1 (ko) * | 2001-08-31 | 2009-02-13 | 파나소닉 주식회사 | 엘 에스 아이 내부로부터의 데이터를 외부로 차동 출력하는 드라이버회로 |
| US7436247B2 (en) | 2001-12-25 | 2008-10-14 | Renesas Technology Corp. | Step-down circuit with stabilized output voltage |
| US7208999B2 (en) | 2001-12-25 | 2007-04-24 | Renesas Technology Corp. | Step-down circuit with stabilized output voltage |
| US6803809B2 (en) | 2001-12-25 | 2004-10-12 | Renesas Technology Corp. | Step-down circuit for generating a stable internal voltage |
| US6809578B2 (en) | 2001-12-25 | 2004-10-26 | Renesas Technology Corp. | Stable voltage generating circuit |
| US7312643B2 (en) | 2003-03-25 | 2007-12-25 | Oki Electric Industry Co., Ltd. | Differential current driver and data transmission method |
| US7486117B2 (en) | 2003-03-25 | 2009-02-03 | Oki Semiconductor Co., Ltd. | Differential current driver and data transmission method |
| JP4578896B2 (ja) * | 2004-08-26 | 2010-11-10 | ルネサスエレクトロニクス株式会社 | クロックバッファ回路 |
| JP2006067185A (ja) * | 2004-08-26 | 2006-03-09 | Nec Electronics Corp | クロックバッファ回路 |
| US7492193B2 (en) | 2005-01-07 | 2009-02-17 | Nec Electronics Corporation | Driver circuit |
| JP2006245828A (ja) * | 2005-03-01 | 2006-09-14 | Nec Electronics Corp | 低振幅差動出力回路及びシリアル伝送インターフェース |
| JP2006314040A (ja) * | 2005-05-09 | 2006-11-16 | New Japan Radio Co Ltd | 差動増幅回路 |
| JP2008219678A (ja) * | 2007-03-07 | 2008-09-18 | Nec Corp | 出力レベル安定化回路及びそれを用いたｃｍｌ回路 |
| JP2010114689A (ja) * | 2008-11-06 | 2010-05-20 | Toshiba Corp | 半導体集積回路装置 |
| JP2012169984A (ja) * | 2011-02-16 | 2012-09-06 | Fujitsu Semiconductor Ltd | 出力回路 |
| EP2611028A1 (en) * | 2011-12-30 | 2013-07-03 | Dialog Semiconductor GmbH | Multi-stage fully differential amplifier with controlled common mode voltage |
| US8531238B2 (en) | 2011-12-30 | 2013-09-10 | Dialog Semiconductor Gmbh | Multi-stage fully differential amplifier with controlled common mode voltage |
| EP2613437A3 (en) * | 2011-12-30 | 2015-04-01 | Dialog Semiconductor GmbH | Multi-stage fully differential amplifier with controlled common mode voltage |
| JP2016134877A (ja) * | 2015-01-22 | 2016-07-25 | 株式会社メガチップス | 差動出力バッファ |
| JP2018186457A (ja) * | 2017-04-27 | 2018-11-22 | 富士通株式会社 | 増幅回路および光モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11223352B2 (en) | Load driver | |
| JPH05252020A (ja) | Ｃｍｏｓ駆動回路 | |
| US4887048A (en) | Differential amplifier having extended common mode input voltage range | |
| US6897717B1 (en) | Methods and circuits for more accurately mirroring current over a wide range of input current | |
| JPH0888521A (ja) | 自己バイアスされたカスコード電流ミラー回路 | |
| US7358812B2 (en) | Class AB operational buffer | |
| US7675330B2 (en) | Low power differential signaling transmitter | |
| EP0685126B1 (en) | Cmos operational amplifier with improved rail-to-rail performance | |
| JPS61212907A (ja) | 半導体集積回路 | |
| JPH11220341A (ja) | 演算増幅器 | |
| KR100205506B1 (ko) | 스위치가능한 전류-기준전압 발생기 | |
| US6344769B1 (en) | Precision differential switched current source | |
| US5793239A (en) | Composite load circuit | |
| JPH11154832A (ja) | 差動増幅回路及びオペアンプ回路 | |
| US7061322B2 (en) | Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels | |
| JP3460519B2 (ja) | バッファ回路 | |
| US6501252B2 (en) | Power supply circuit | |
| JP3482159B2 (ja) | 電源装置、及びこれを用いた液晶表示装置 | |
| JP7177720B2 (ja) | 負荷電流検出回路 | |
| JP3839651B2 (ja) | 安定化電源回路 | |
| US6246288B1 (en) | Operational amplifier | |
| US5694073A (en) | Temperature and supply-voltage sensing circuit | |
| JP3855810B2 (ja) | 差動増幅回路 | |
| KR100938892B1 (ko) | 동적 전류 바이어스 회로 | |
| JP3385100B2 (ja) | 演算増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |