JPS5851606A - 差動増幅器のバイアス回路 - Google Patents
差動増幅器のバイアス回路Info
- Publication number
- JPS5851606A JPS5851606A JP56150389A JP15038981A JPS5851606A JP S5851606 A JPS5851606 A JP S5851606A JP 56150389 A JP56150389 A JP 56150389A JP 15038981 A JP15038981 A JP 15038981A JP S5851606 A JPS5851606 A JP S5851606A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- negative power
- trs
- decreased
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
- H03F3/45699—Measuring at the input circuit of the differential amplifier
- H03F3/45708—Controlling the common source circuit of the differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はバイアス回路に関するものであり、特ＫＭＯ８
集積回路における増幅器、比較器等のバイアス電圧供給
に適した簡単なバイアス回路に関するものである。
集積回路における増幅器、比較器等のバイアス電圧供給
に適した簡単なバイアス回路に関するものである。
一般に、ＭＯ８集積回路は高集積度が比較的容易に実現
されるため、さまざまな応用分野への適用が考慮され、
従来のバイポーラ技術の領域とされていた信号処理、デ
ータ変換といった応用分野への応用が検討されている。
されるため、さまざまな応用分野への適用が考慮され、
従来のバイポーラ技術の領域とされていた信号処理、デ
ータ変換といった応用分野への応用が検討されている。
しかし、かかる分野へのＭＯ８集積回路の応用に際して
は、温度変動。
は、温度変動。
電源変動に対して安定な増幅器または比較器の実現が望
まれている。
まれている。
また、同一極性のＭＯ８）ランジスタを用いた差動増幅
回路を考えると、ＭＯ８）ランジスタの相互コンダクタ
ンスがバイポーラトランジスタと比較して小さく、かつ
出力インピーダンスが低いために１ＭＯ８差動回路はバ
イポーラ差動回路と比較して一般に１段当シの増幅率が
小さい、また負荷トランジスタに基板効果が生じるため
、ＭＯ８トランジスタの出力インピーダンスは更に小さ
くなり、増幅率も低下する。このように一段当りの増幅
率が小さいと多段接続を必要とし、結果として電源変動
特性、温度特性の劣化を増大し、更に、増幅率が小さい
と十分な帰還量がかけられず。
回路を考えると、ＭＯ８）ランジスタの相互コンダクタ
ンスがバイポーラトランジスタと比較して小さく、かつ
出力インピーダンスが低いために１ＭＯ８差動回路はバ
イポーラ差動回路と比較して一般に１段当シの増幅率が
小さい、また負荷トランジスタに基板効果が生じるため
、ＭＯ８トランジスタの出力インピーダンスは更に小さ
くなり、増幅率も低下する。このように一段当りの増幅
率が小さいと多段接続を必要とし、結果として電源変動
特性、温度特性の劣化を増大し、更に、増幅率が小さい
と十分な帰還量がかけられず。
ＭＯ８）ランジスタの特性に対し動作点の感度が高くな
る欠点も有している。
る欠点も有している。
この一つの解決方法として、論文集１９７９Ｉｎｔｅｒ
−ｎａｔｉｏｎａｊ ８ｏＪｉｄ−８ｔａｔｅ Ｃ１ｒ
ｃｕｉｔｓＣｏｎｆｅｒｅｎｃｅの１８８〜１８９頁に
発表されたＹ、Ｐ、Ｔｓｉｖｉｄｉｓの論文“Ａ Ｐｒ
ｏｃｅｓｓ ＩｎｓｅｎｓｉｔｉｖｅＮＭＯ８０ｐｅｒ
ａｔｉｏｎａｊ Ａｍｐｌｉｆｉｅｒ″′があるが。
−ｎａｔｉｏｎａｊ ８ｏＪｉｄ−８ｔａｔｅ Ｃ１ｒ
ｃｕｉｔｓＣｏｎｆｅｒｅｎｃｅの１８８〜１８９頁に
発表されたＹ、Ｐ、Ｔｓｉｖｉｄｉｓの論文“Ａ Ｐｒ
ｏｃｅｓｓ ＩｎｓｅｎｓｉｔｉｖｅＮＭＯ８０ｐｅｒ
ａｔｉｏｎａｊ Ａｍｐｌｉｆｉｅｒ″′があるが。
第１図はその回路図を示す、この図はトランジスタ１２
，１５，１６，１８からなる差動増幅回路と、トランジ
スタ？、８．９からなるバイアス回路と、トランジスタ
１０，１１，１３，１４，１７゜１９からなる同相帰還
回路とにより差動増幅器を構成している。また１は正電
源端子、２は負電源端子、３．４は入力端子、５．６は
出力端子である。なお図においてトランジスタ１６．１
７．１８はデプレーシ嘗ン形トランジスタを示し、それ
以外のトランジスタはエンハンスメント形を示している
。
，１５，１６，１８からなる差動増幅回路と、トランジ
スタ？、８．９からなるバイアス回路と、トランジスタ
１０，１１，１３，１４，１７゜１９からなる同相帰還
回路とにより差動増幅器を構成している。また１は正電
源端子、２は負電源端子、３．４は入力端子、５．６は
出力端子である。なお図においてトランジスタ１６．１
７．１８はデプレーシ嘗ン形トランジスタを示し、それ
以外のトランジスタはエンハンスメント形を示している
。
この図の特徴は同相帰還回路にあるので同相帰還の動作
を説明する。この同相帰還はトランジスタ１３，１４，
１７０電位をトランジスタ１９のソースホロワ−でトラ
ンジスタ１１のゲート電極に接続して行なわれる。いま
トランジスタ１９のゲート電極が正電源側に変動したと
すると、ソースホロワ１９ではゲート・ソース間電圧変
化がほぼないとみなせるので、トランジスタ１９のゲー
ト電圧変動はトランジスタ１１のゲート電極に印加され
る。ここで入力端子３，４が接地されている場合、トラ
ンジスタ１１．１７はインバータを形成しているとみな
せるので、トランジスタ１９のゲート電極の電圧変化は
負帰還がかかシ、負帰還量だけ変動が抑圧されることに
なる。このためＭＯ８）ランジスタ特性変動、電源変動
、温度特性の改善が可能である。
を説明する。この同相帰還はトランジスタ１３，１４，
１７０電位をトランジスタ１９のソースホロワ−でトラ
ンジスタ１１のゲート電極に接続して行なわれる。いま
トランジスタ１９のゲート電極が正電源側に変動したと
すると、ソースホロワ１９ではゲート・ソース間電圧変
化がほぼないとみなせるので、トランジスタ１９のゲー
ト電圧変動はトランジスタ１１のゲート電極に印加され
る。ここで入力端子３，４が接地されている場合、トラ
ンジスタ１１．１７はインバータを形成しているとみな
せるので、トランジスタ１９のゲート電極の電圧変化は
負帰還がかかシ、負帰還量だけ変動が抑圧されることに
なる。このためＭＯ８）ランジスタ特性変動、電源変動
、温度特性の改善が可能である。
しかし、第１図の回路は負電源の変動特性に欠点があっ
た。すなわち、バイアス回路がトランジスタ７．８．９
から構成されるため、負電源変動を生じたとき、トラン
ジスタ９，１００カレントミラー回路により、トランジ
スタ１０のドレイン電流はトランジスタ７．８．９で決
まる電流が増加するだ１である。一方、負電源端子２が
負側に変動した時を考えれば、トランジスタ１１のゲー
ト・ソース電圧とトランジスタ１９のゲート・ソース電
圧で同相帰還の電圧が決ってしまうため。
た。すなわち、バイアス回路がトランジスタ７．８．９
から構成されるため、負電源変動を生じたとき、トラン
ジスタ９，１００カレントミラー回路により、トランジ
スタ１０のドレイン電流はトランジスタ７．８．９で決
まる電流が増加するだ１である。一方、負電源端子２が
負側に変動した時を考えれば、トランジスタ１１のゲー
ト・ソース電圧とトランジスタ１９のゲート・ソース電
圧で同相帰還の電圧が決ってしまうため。
出力端子５．６の端子電圧は負電源変動に対し非常に変
化し易い欠点がありた。
化し易い欠点がありた。
本発明は、かかる欠点を改善し、トランジスタ特性変動
、電源変動、温度変動に対し安定な動作を行表える差動
増幅器のバイアス回路を提供することにある。
、電源変動、温度変動に対し安定な動作を行表える差動
増幅器のバイアス回路を提供することにある。
本発明は、正と負の＝電源を用いる差動増幅器のバイア
ス回路において、ドレインおよびゲート電極を接地した
第１Ｍ０８）ランジスタと、この第１Ｍ０８）ランジス
タのソース電極をドレインおよびゲート電極に接続しソ
ース電極を前記負電源に接続した第２Ｍ０８）ランジス
タと、この第２Ｍ０８）ランジスタのゲート電極にゲー
ト電極を接続しソース電極を負電源に接続した第３Ｍ０
Ｓトランジスタと、この第３ＭＯ８）ランジスタのドレ
イン電極にゲート電極を接続しドレイン電極から前記差
動増幅器のバイアス電流を供給する第４Ｍ０８）ランジ
スタと、前記第３Ｍ０Ｓトランジスタのドレイン電極に
ソース電極を接続しゲート電極に前記差動増幅器の中点
電位を供給する第５Ｍ０８）ランジスタとを含む差動増
幅器のバイアス回路にある。
ス回路において、ドレインおよびゲート電極を接地した
第１Ｍ０８）ランジスタと、この第１Ｍ０８）ランジス
タのソース電極をドレインおよびゲート電極に接続しソ
ース電極を前記負電源に接続した第２Ｍ０８）ランジス
タと、この第２Ｍ０８）ランジスタのゲート電極にゲー
ト電極を接続しソース電極を負電源に接続した第３Ｍ０
Ｓトランジスタと、この第３ＭＯ８）ランジスタのドレ
イン電極にゲート電極を接続しドレイン電極から前記差
動増幅器のバイアス電流を供給する第４Ｍ０８）ランジ
スタと、前記第３Ｍ０Ｓトランジスタのドレイン電極に
ソース電極を接続しゲート電極に前記差動増幅器の中点
電位を供給する第５Ｍ０８）ランジスタとを含む差動増
幅器のバイアス回路にある。
以下図面により本発明の詳細な説明する。
第２図は本発明の実施例の回路図であり、第１図と同じ
構成要素は同じ番号を用いている。この回路は第１図に
おけるトランジスタ７′を削除し。
構成要素は同じ番号を用いている。この回路は第１図に
おけるトランジスタ７′を削除し。
トランジスタ７のソース電極を接地電位端子２０に接続
したものである。
したものである。
一般に、差動増幅回路を使用する際には正負２電源を使
用するが１本発明はバイアス回路の供給電源を接地電位
端子２０から供給することによｐ、同相帰還を行なった
差動増幅回路の特性改善を達成するものである。すなわ
ち、従来の回路で欠点とされていた負電源変動に対し効
果を生ずるほか。
用するが１本発明はバイアス回路の供給電源を接地電位
端子２０から供給することによｐ、同相帰還を行なった
差動増幅回路の特性改善を達成するものである。すなわ
ち、従来の回路で欠点とされていた負電源変動に対し効
果を生ずるほか。
従来の回路で特性の優れていた正電源変動、トランジス
タ特性変動を十分満足するものである。
タ特性変動を十分満足するものである。
いま、負電源電圧が正側に変動し九ときを考える。この
ときトランジスタ８．９を流れる電流はそれぞれのトラ
ンジスタのゲート・ソース電圧が減少するため減少する
。この電流の減少はカレントミラートランジスタ１０に
同様の変化を与え、更にトランジスタ１９のバイアス電
流減少となる。
ときトランジスタ８．９を流れる電流はそれぞれのトラ
ンジスタのゲート・ソース電圧が減少するため減少する
。この電流の減少はカレントミラートランジスタ１０に
同様の変化を与え、更にトランジスタ１９のバイアス電
流減少となる。
このためトランジスタ１９のゲート・ソース電圧も減少
する。一方、トランジスタ１７の出力インピーダンスは
負電源電圧が正側へ変動するため。
する。一方、トランジスタ１７の出力インピーダンスは
負電源電圧が正側へ変動するため。
基板効果が減少し出力インピーダンスが増加する。
このため同相帰還によシトランジスタ１１のゲート・ソ
ース電圧は減少して安定する。
ース電圧は減少して安定する。
このように、バイアス回路の電源を接地電位端子２０か
らとし、トランジスタ８，９の２個とし。
らとし、トランジスタ８，９の２個とし。
同相帰還のトランジスタ１１．１２の２個と同じにすれ
ば、負電源電圧変動に対しても非常に安定な差動増幅回
路が得られる。
ば、負電源電圧変動に対しても非常に安定な差動増幅回
路が得られる。
以上詳細に説明した如く本発明を用いれば、トランジス
タ特性変動、電源変動、温度変動に対し安定な動作全行
なえるバイアス回路全提供でき。
タ特性変動、電源変動、温度変動に対し安定な動作全行
なえるバイアス回路全提供でき。
ＭＯ８差動増幅回路への応用に最適である。
第１図は従来のバイアス回路の回路図、第２図は本発明
の実施例の回路図である０図において１・・・・・・正
電源端子、２・・・・・・負電源端子、３．４・・・・
・・入力端子、５．６・・・・・・出力端子、７，８，
９゜１０．１１，１２，１３．１４．１５・・・・・・
エンハンスメント・トランジスタ、１６，１７．１８・
・・・・・デプレーシ冒ン・トランジスタ、２１・・・
・・・接地第１ ％ｚ
の実施例の回路図である０図において１・・・・・・正
電源端子、２・・・・・・負電源端子、３．４・・・・
・・入力端子、５．６・・・・・・出力端子、７，８，
９゜１０．１１，１２，１３．１４．１５・・・・・・
エンハンスメント・トランジスタ、１６，１７．１８・
・・・・・デプレーシ冒ン・トランジスタ、２１・・・
・・・接地第１ ％ｚ
Claims (1)
- 正と負の二電源を用いる差動増幅器のバイアス回路にお
いて、ドレインおよびゲート電極を接地した第１ＭＯ８
トランジスタと、この第１ＭＯ８トランジスタのソース
電極をドレインおよびゲート電極に接続しソース電極を
負電源に接続した第２Ｍ０８）ランジスタと、この第２
ＭＯ８）ランジスタのゲート電極にゲート電極を接続し
ソース電極を負電源に接続した第３Ｍ０Ｓトランジスタ
と、この第３Ｍ０８）ランジスタのドレイン電極にゲー
ト電極を接続しドレイン電極から前記差動増幅器のバイ
アス電流を供給する第４Ｍ０８）ランジスタと、前記第
３Ｍ０８）ランジスタのドレイン電極にソース電極を接
続しゲート電極に前記差動増幅器の中点電位を接続する
第５Ｍ０８）ランジスタとを含む差動増幅器のバイアス
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150389A JPS5851606A (ja) | 1981-09-22 | 1981-09-22 | 差動増幅器のバイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150389A JPS5851606A (ja) | 1981-09-22 | 1981-09-22 | 差動増幅器のバイアス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5851606A true JPS5851606A (ja) | 1983-03-26 |
Family
ID=15495918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56150389A Pending JPS5851606A (ja) | 1981-09-22 | 1981-09-22 | 差動増幅器のバイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5851606A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006314040A (ja) * | 2005-05-09 | 2006-11-16 | New Japan Radio Co Ltd | 差動増幅回路 |
-
1981
- 1981-09-22 JP JP56150389A patent/JPS5851606A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006314040A (ja) * | 2005-05-09 | 2006-11-16 | New Japan Radio Co Ltd | 差動増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2543872B2 (ja) | 増幅回路 | |
| JP3158759B2 (ja) | 同相モード安定性が強化された差動増幅器 | |
| US6437645B1 (en) | Slew rate boost circuitry and method | |
| JP2818165B2 (ja) | 大電圧振幅及び零入力電流の安定性を有するｃｍｏｓ出力段 | |
| US4480230A (en) | Large swing CMOS power amplifier | |
| JPH07307624A (ja) | 低電圧高速動作のｃｍｏｓ演算増幅器 | |
| KR890001892B1 (ko) | 전압가산회로 | |
| JPH01311608A (ja) | 電圧電流変換回路 | |
| JPS60127805A (ja) | 歪打消増幅回路 | |
| JPH04233306A (ja) | 線形ｃｍｏｓ出力段 | |
| US4315223A (en) | CMOS Operational amplifier with improved frequency compensation | |
| JPH0583003B2 (ja) | ||
| US5406220A (en) | Pole/zero compensation in cascode amplifiers | |
| JP2705317B2 (ja) | 演算増幅器 | |
| US5751192A (en) | Integrated circuit and method for generating a transimpedance function | |
| JPS6021605A (ja) | 正帰還を利用するｃｍｏｓ高利得増幅器 | |
| JPS5851606A (ja) | 差動増幅器のバイアス回路 | |
| US6542034B2 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
| US4333025A (en) | N-Channel MOS comparator | |
| JP4867066B2 (ja) | 増幅回路 | |
| JPH051649B2 (ja) | ||
| EP4312366A1 (en) | Circuit with a pseudo class-ab structure | |
| CN112825003B (zh) | 放大装置以及电压电流转换装置 | |
| JPS59200510A (ja) | 低消費電力増巾器 | |
| JPS58220508A (ja) | 演算増幅器 |