JP2754824B2 - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JP2754824B2 JP2754824B2 JP2157590A JP2157590A JP2754824B2 JP 2754824 B2 JP2754824 B2 JP 2754824B2 JP 2157590 A JP2157590 A JP 2157590A JP 2157590 A JP2157590 A JP 2157590A JP 2754824 B2 JP2754824 B2 JP 2754824B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- circuit
- constant
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は定電圧回路に係り、特にPN接合素子を利用し
て低電圧の出力電圧を一定レベルに保持する定電圧回路
に関する。
て低電圧の出力電圧を一定レベルに保持する定電圧回路
に関する。
従来の技術 低い電圧で安定した基準電圧として使用できる出力電
圧を得る定電圧回路としてPN接合を利用してバンドギャ
プツェナーが知られている。
圧を得る定電圧回路としてPN接合を利用してバンドギャ
プツェナーが知られている。
従来のバンドギャップツェナーを用いた定電圧回路に
は第５図に示すような構成のものがあった。
は第５図に示すような構成のものがあった。
入力端子１と端子３との間に電源が接続され入力端子
１は定電流源４を介して出力端子２と接続される。出力
端子４と端子３との間に抵抗R1，R2，R3,PN接合を構成
するNPNトランジスタQ1よりなる直列回路5,差動増幅器
6,制御用素子であるNPNトランジスタQ2が接続される。
１は定電流源４を介して出力端子２と接続される。出力
端子４と端子３との間に抵抗R1，R2，R3,PN接合を構成
するNPNトランジスタQ1よりなる直列回路5,差動増幅器
6,制御用素子であるNPNトランジスタQ2が接続される。
直列回路５の抵抗R1とR2との接続点は差動増幅器６の
入力となるトランジスタQ3のベースに接続れ、直列回路
５の抵抗R2とR3との接続点は抵抗R4を介して力と差動増
幅器６のもう一方の入力となるトランジスタQ4のベース
と接続される。差動増幅器６の出力は制御用素子である
トランジスタQ2のベースと接続され、差動増幅器６の出
力に応じて出力電圧VCを一定となるように制御する。
入力となるトランジスタQ3のベースに接続れ、直列回路
５の抵抗R2とR3との接続点は抵抗R4を介して力と差動増
幅器６のもう一方の入力となるトランジスタQ4のベース
と接続される。差動増幅器６の出力は制御用素子である
トランジスタQ2のベースと接続され、差動増幅器６の出
力に応じて出力電圧VCを一定となるように制御する。
このとき、トランジスタQ1のベース−エミッタ間電圧
VBEはトランジスタの直流電流増幅率hFEに対して第７図
に示すように変動を示す。このため、通常であれば出力
電圧VCもこれに応じて第６図に破線で示すような特性と
なってしまう。
VBEはトランジスタの直流電流増幅率hFEに対して第７図
に示すように変動を示す。このため、通常であれば出力
電圧VCもこれに応じて第６図に破線で示すような特性と
なってしまう。
第５図に示す回路では補正用の抵抗R4を挿入すること
により、VBEのhFEによる変動を補正して出力電圧VCの特
性を第６図に一点鎖線で示すような特性にして出力電圧
VCの変動を小さくしていた。
により、VBEのhFEによる変動を補正して出力電圧VCの特
性を第６図に一点鎖線で示すような特性にして出力電圧
VCの変動を小さくしていた。
直列回路５に流れる電流をI1，抵抗R2の両端の電圧を
ΔVBEとすると、 VC＝（R1＋R2＋R3）・ΔVBE／R2＋VBE ここで差動増幅器６のトランジスタQ3，Q4のエミッタ
間の電圧をΔVBEO，トランジスタQ4のベースに流れ込む
電流をIB4とすると、 ΔVBE＝（ΔVBEO−R4i4B）となり、 したがって、 VC＝（ΔVBEO−R4i4B）（R1＋R2＋R3）／R2＋VBE ここで、トランジスタQ4，Q5のエミッタ電流の和を
I2，トランジスタQ4の直流電流増幅率をhFE4とすると、 iB4＝I2/2hFE4 となる。
ΔVBEとすると、 VC＝（R1＋R2＋R3）・ΔVBE／R2＋VBE ここで差動増幅器６のトランジスタQ3，Q4のエミッタ
間の電圧をΔVBEO，トランジスタQ4のベースに流れ込む
電流をIB4とすると、 ΔVBE＝（ΔVBEO−R4i4B）となり、 したがって、 VC＝（ΔVBEO−R4i4B）（R1＋R2＋R3）／R2＋VBE ここで、トランジスタQ4，Q5のエミッタ電流の和を
I2，トランジスタQ4の直流電流増幅率をhFE4とすると、 iB4＝I2/2hFE4 となる。
このため、VC＝（ΔVBEO−R4I2/2hFE4（R1＋R2＋R3）
／R2＋VBE と表わせる。
／R2＋VBE と表わせる。
VBEはhFEにより第７図に示すように変動する。上式を
見ると第１項にhFE4が含まれている。ここでhFE4はVBE
と正負の関係が逆の項で、しかも、分子に含まれている
ため、hFE4の小さい部分でVCの補正に効くことがわか
る。
見ると第１項にhFE4が含まれている。ここでhFE4はVBE
と正負の関係が逆の項で、しかも、分子に含まれている
ため、hFE4の小さい部分でVCの補正に効くことがわか
る。
発明が解決しようとする課題 しかるに、従来の定電圧回路ではPN接合素子の電圧V
BEが変動した場合、差動増幅器６の入力に設けた抵抗R4
によって補正しており、その補正の特性は第５図に一点
鎖線で示すように直流電流増幅率hFEが小さい領域に対
しては有効となるがhFEの大きい領域では効果がなくな
り、逆にhFEの小さい領域で補正を有効にきかせるとhFE
の小さい領域で効果がなくなるため、PN接合素子の電圧
の変動の補正がせまい範囲でしか行なえない等の問題点
があった。
BEが変動した場合、差動増幅器６の入力に設けた抵抗R4
によって補正しており、その補正の特性は第５図に一点
鎖線で示すように直流電流増幅率hFEが小さい領域に対
しては有効となるがhFEの大きい領域では効果がなくな
り、逆にhFEの小さい領域で補正を有効にきかせるとhFE
の小さい領域で効果がなくなるため、PN接合素子の電圧
の変動の補正がせまい範囲でしか行なえない等の問題点
があった。
本発明は上記の点に鑑みてなされたもので広い範囲で
安定した出力電圧が得られる定電圧回路を提供すること
を目的とする。
安定した出力電圧が得られる定電圧回路を提供すること
を目的とする。
課題を解決するための手段 本発明はPN接合素子と少なくとも２つの抵抗とよりな
る直列回路の両端に出力電圧の全部又は一部を印加し、
２つの抵抗のうち一方の抵抗の両端の電圧を差動増幅器
の２つの入力端子間に印加し、差動増幅器の差動出力に
より出力電圧を一定に制御する定電圧回路において、前
記PN接合素子の電圧変動に応じて前記直列回路への印加
電圧を前記出力電圧が一定になるように補正する補正回
路を具備してなる。
る直列回路の両端に出力電圧の全部又は一部を印加し、
２つの抵抗のうち一方の抵抗の両端の電圧を差動増幅器
の２つの入力端子間に印加し、差動増幅器の差動出力に
より出力電圧を一定に制御する定電圧回路において、前
記PN接合素子の電圧変動に応じて前記直列回路への印加
電圧を前記出力電圧が一定になるように補正する補正回
路を具備してなる。
作用 基準となるPN接合素子の電圧が変動しても補正回路に
よりその変動に応じて直列回路への供給電流が補正さ
れ、出力電圧は一定に保持される。
よりその変動に応じて直列回路への供給電流が補正さ
れ、出力電圧は一定に保持される。
実施例 第１図は本発明の第１の実施例の回路図を示す。
端子1,3間には入力電圧が印加され、端子2,3より出力
定電圧VCが取り出される。端子１は定電流源４を介して
端子２に接続される。
定電圧VCが取り出される。端子１は定電流源４を介して
端子２に接続される。
端子２と端子３との間には直列回路5,差動増幅器6,制
御回路7,制御素子となるPNPトランジスタQ2が互いに並
列に接続される。直列回路５はPN接合素子を構成するNP
NトランジスタQ1，抵抗R1，R2，R3，R5，R6よりなり、N
PNトランジスタQ1のエミッタを端子３に接続し、NPNト
ランジスタQ1のコレクタと端子２との間に抵抗R1，R2，
R3，R5，R6を端子２の側から抵抗R5，R1，R2，R3，R6の
順で直列に接続してなる。NPNトランジスタQ1のベース
は抵抗R3と抵抗R6との接続点に接続され、ベースエミッ
タ間でPN接合を構成する。
御回路7,制御素子となるPNPトランジスタQ2が互いに並
列に接続される。直列回路５はPN接合素子を構成するNP
NトランジスタQ1，抵抗R1，R2，R3，R5，R6よりなり、N
PNトランジスタQ1のエミッタを端子３に接続し、NPNト
ランジスタQ1のコレクタと端子２との間に抵抗R1，R2，
R3，R5，R6を端子２の側から抵抗R5，R1，R2，R3，R6の
順で直列に接続してなる。NPNトランジスタQ1のベース
は抵抗R3と抵抗R6との接続点に接続され、ベースエミッ
タ間でPN接合を構成する。
抵抗R2の端子２側の一端は差動増幅器６の入力端子と
なるNPNトランジスタQ3のベースに接続され、抵抗R2のP
NP接合素子側の一端は差動増幅器６の入力端子となるNP
NトンランジスタQ4のベースに特性補正用抵抗R4を介し
て接続される。
なるNPNトランジスタQ3のベースに接続され、抵抗R2のP
NP接合素子側の一端は差動増幅器６の入力端子となるNP
NトンランジスタQ4のベースに特性補正用抵抗R4を介し
て接続される。
制御素子であるPNPトランジスタQ2はコレクタが端子
２に接続され、エミッタが端子３に接続され、そのベー
スに差動増幅器６の出力が入力され、端子2,3間の電圧
を制御する。
２に接続され、エミッタが端子３に接続され、そのベー
スに差動増幅器６の出力が入力され、端子2,3間の電圧
を制御する。
制御回路７は検出用NPNトランジスタQ5，カレントミ
ラー回路8,制御用NPNトランジスタQ6よりなる。検出用N
PNトランジスタQ5のベーシは直列回路５のPN接合素子で
あるトランジスタQ1のコレクタに接続され、トランジス
タQ5のコレクタはカレントミラー回路８に接続される。
制御用NPNトランジスタQ6のベースはカレントミラー回
路８に接続され、コレクタは直列回路５の抵抗R5と抵抗
R1との接続点に接続される。
ラー回路8,制御用NPNトランジスタQ6よりなる。検出用N
PNトランジスタQ5のベーシは直列回路５のPN接合素子で
あるトランジスタQ1のコレクタに接続され、トランジス
タQ5のコレクタはカレントミラー回路８に接続される。
制御用NPNトランジスタQ6のベースはカレントミラー回
路８に接続され、コレクタは直列回路５の抵抗R5と抵抗
R1との接続点に接続される。
ここで、端子2,3間の出力電圧をVC，抵抗R1，R2，
R3，R5，トランジスタQ1を流れる電流をI1，トランジス
タQ1のベース−エミッタ間電圧をVB4，差動増幅器６を
構成するトランジスタQ3，Q4のエミッタ電流の和をI2，
トランジスタQ4のベース電流をIBE，トランジスタQ3，Q
4のエミッタ間の電圧の差をΔVBEO，抵抗R2の両端の電
圧をΔVBE，トランジスタQ1とトランジスタQ5との電流
比をn1，カレントミラー回路８の入力出力電流比をn2と
すると、 VC＝（R1＋R2＋R3＋R5）I1＋R5I1′＋VBE （１） I1＝ΔVBE／R2 （２） また、ΔVBE＝ VBEO−R4IB4 （３） となるため、I1＝（ΔVBEO−R4IB4）／R2 （４） さらに、I1′＝I1・hFE6／n1n2 （５） hFE6はトランジスタQ6の直流電流増幅率である。した
がって、VC＝ （ΔVBEO−R4IB4）（R1＋R2＋R3＋R5）／R2＋R5・I1・h
FE6／n1n2＋VBE （６） ここで、トランジスタQ4の直流電流増幅率をhFE4とす
ると、 IB4＝I2/2hFE4 （７） よって、VC＝ （ΔVBEO−R4・I2/2hFE4）（R1＋R2＋R3＋R5）／R2＋R5
・I1・hFE6／n1n2＋VBE （８） VBEは直流電流増幅率hFEの変動に対して第７図に示す
ように変動することが知られており、式（８）に示すよ
うに第１項にはhFE4第２項にはhFE6が現われており、h
FEが変動してVBEが変動してもこれに伴って、hFE4，h
FE6が変動し、VBEの変動分を補うことにより出力電圧VC
を一定に保持している。
R3，R5，トランジスタQ1を流れる電流をI1，トランジス
タQ1のベース−エミッタ間電圧をVB4，差動増幅器６を
構成するトランジスタQ3，Q4のエミッタ電流の和をI2，
トランジスタQ4のベース電流をIBE，トランジスタQ3，Q
4のエミッタ間の電圧の差をΔVBEO，抵抗R2の両端の電
圧をΔVBE，トランジスタQ1とトランジスタQ5との電流
比をn1，カレントミラー回路８の入力出力電流比をn2と
すると、 VC＝（R1＋R2＋R3＋R5）I1＋R5I1′＋VBE （１） I1＝ΔVBE／R2 （２） また、ΔVBE＝ VBEO−R4IB4 （３） となるため、I1＝（ΔVBEO−R4IB4）／R2 （４） さらに、I1′＝I1・hFE6／n1n2 （５） hFE6はトランジスタQ6の直流電流増幅率である。した
がって、VC＝ （ΔVBEO−R4IB4）（R1＋R2＋R3＋R5）／R2＋R5・I1・h
FE6／n1n2＋VBE （６） ここで、トランジスタQ4の直流電流増幅率をhFE4とす
ると、 IB4＝I2/2hFE4 （７） よって、VC＝ （ΔVBEO−R4・I2/2hFE4）（R1＋R2＋R3＋R5）／R2＋R5
・I1・hFE6／n1n2＋VBE （８） VBEは直流電流増幅率hFEの変動に対して第７図に示す
ように変動することが知られており、式（８）に示すよ
うに第１項にはhFE4第２項にはhFE6が現われており、h
FEが変動してVBEが変動してもこれに伴って、hFE4，h
FE6が変動し、VBEの変動分を補うことにより出力電圧VC
を一定に保持している。
制御回路７は第２項にかかわっており、従来の抵抗R4
による補正（第６図一点鎖線）で十分でないhFEの高い
部分での補正が行なえる。したがって、hFEの変動に対
する出力電圧VCの特性は第６図に実線で示すようにな
り、hFEの変動によらず常に一定の出力電圧を得ること
ができる。
による補正（第６図一点鎖線）で十分でないhFEの高い
部分での補正が行なえる。したがって、hFEの変動に対
する出力電圧VCの特性は第６図に実線で示すようにな
り、hFEの変動によらず常に一定の出力電圧を得ること
ができる。
第２図は本発明の第２の実施例の回路図を示す。
第１図と同一構成部分には同一符号を付し、その説明
は省略する。本実施例は第１の実施例における抵抗R5，
R6を抵抗R1，R3とで共用した構成で、第１の実施例に比
し、部品点数を減らすことができる。
は省略する。本実施例は第１の実施例における抵抗R5，
R6を抵抗R1，R3とで共用した構成で、第１の実施例に比
し、部品点数を減らすことができる。
第３図は本発明の第３の実施例の回路図を示す。
第１図、第２図と同一構成部分には同一符号を付し、
その説明は省略する。本実施例は補正回路７を制御用素
子であるトランジスタQ7と検出回路９とで構成したもの
で、トランジスタQ7のコレクタは抵抗R1，R2との接続点
に接続してなり、端子2,3間の電圧を検出回路９により
検出して、トランジスタQ7を制御して、直流回路５の供
給電流を制御している。
その説明は省略する。本実施例は補正回路７を制御用素
子であるトランジスタQ7と検出回路９とで構成したもの
で、トランジスタQ7のコレクタは抵抗R1，R2との接続点
に接続してなり、端子2,3間の電圧を検出回路９により
検出して、トランジスタQ7を制御して、直流回路５の供
給電流を制御している。
第４図は本発明の第３の実施例の回路図である。図
中、第１図、第２図、第３図と同一構成部分には同一符
号を付し、その説明は省略する。
中、第１図、第２図、第３図と同一構成部分には同一符
号を付し、その説明は省略する。
本実施例は端子３とトランジスタQ2のエミッタとの接
続点を抵抗R7を介してトランジスタQ1のエミッタと接続
した構成とする。補正回路７は定電流源10及びトランジ
スタQ8で構成して、トランジスタQ8のエミッタをトラン
ジスタQ1のエミッタと抵抗R7との接続点に接続し、トラ
ンジスタQ8のベースに定電流源10を接続してなる。
続点を抵抗R7を介してトランジスタQ1のエミッタと接続
した構成とする。補正回路７は定電流源10及びトランジ
スタQ8で構成して、トランジスタQ8のエミッタをトラン
ジスタQ1のエミッタと抵抗R7との接続点に接続し、トラ
ンジスタQ8のベースに定電流源10を接続してなる。
トランジスタQ8は直列回路５の電圧が変動してもトラ
ンジスタQ1のエミッタと抵抗R7との接続点に一定の電流
を供給し、出力電圧VCを一定に保持する。
ンジスタQ1のエミッタと抵抗R7との接続点に一定の電流
を供給し、出力電圧VCを一定に保持する。
なお、回路は上記実施例に限ることはなく、トランジ
スタの極性を変えた構成のものも考えられる。
スタの極性を変えた構成のものも考えられる。
発明の効果 上述の如く、本発明によればPN接合素子の印加電圧変
動に応じて直列回路に流れる電流を補正する補正回路を
設けることによりPN接合素子の印加電圧の変動による出
力電圧の変動を補正できるため、出力電圧の変動を少な
くでき、安定した出力電圧が得られる等の特長を有す
る。
動に応じて直列回路に流れる電流を補正する補正回路を
設けることによりPN接合素子の印加電圧の変動による出
力電圧の変動を補正できるため、出力電圧の変動を少な
くでき、安定した出力電圧が得られる等の特長を有す
る。
第１図は本発明の第１の実施例の回路図、第２図は本発
明の第２の実施例の回路図、第３図は本発明の第３の実
施例の回路図、第４図は本発明の第４の実施例の回路
図、第５図は従来の一例の回路図、第６図は出力電圧特
性図、第７図はPN接合素子電圧特性図である。 ５……直列回路、６……差動増幅器、７……補正回路。
明の第２の実施例の回路図、第３図は本発明の第３の実
施例の回路図、第４図は本発明の第４の実施例の回路
図、第５図は従来の一例の回路図、第６図は出力電圧特
性図、第７図はPN接合素子電圧特性図である。 ５……直列回路、６……差動増幅器、７……補正回路。
Claims (1)
- 【請求項１】PN接合素子と少なくとも２つの抵抗とより
なる直列回路の両端に出力電圧の全部又は一部を印加
し、該２つの抵抗のうち一方の抵抗の両端の電圧を差動
増幅器の２つの入力端子間に印加し、該差動増幅器の差
動出力により該出力電圧を一定に制御する定電圧回路に
おいて、 前記PN接合素子の電圧変動に応じて前記直列回路に流れ
る電流を前記出力電圧が一定になるように補正する補正
回路を具備したことを特徴とする定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2157590A JP2754824B2 (ja) | 1990-01-31 | 1990-01-31 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2157590A JP2754824B2 (ja) | 1990-01-31 | 1990-01-31 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03226809A JPH03226809A (ja) | 1991-10-07 |
| JP2754824B2 true JP2754824B2 (ja) | 1998-05-20 |
Family
ID=12058832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2157590A Expired - Lifetime JP2754824B2 (ja) | 1990-01-31 | 1990-01-31 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2754824B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5957987B2 (ja) * | 2012-03-14 | 2016-07-27 | ミツミ電機株式会社 | バンドギャップリファレンス回路 |
-
1990
- 1990-01-31 JP JP2157590A patent/JP2754824B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03226809A (ja) | 1991-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229711A (en) | Reference voltage generating circuit | |
| JPH0136346B2 (ja) | ||
| JP2542623B2 (ja) | カレントミラ−回路 | |
| US6285258B1 (en) | Offset voltage trimming circuit | |
| JP2754824B2 (ja) | 定電圧回路 | |
| US6175265B1 (en) | Current supply circuit and bias voltage circuit | |
| JPH0321927B2 (ja) | ||
| JP2558253B2 (ja) | 温度補償型カレントスイツチ回路 | |
| US3467908A (en) | Input current compensation with temperature for differential transistor amplifier | |
| JPH0643951A (ja) | 電流制限回路 | |
| JP2588164B2 (ja) | 反転増幅器 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JP3105716B2 (ja) | カレントミラー回路 | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JP2727389B2 (ja) | 温度特性補償回路 | |
| JP2828836B2 (ja) | 帰還型増幅器のバイアス回路 | |
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPH067375Y2 (ja) | 出力電圧温度補償型安定化直流電源 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JP3082247B2 (ja) | 定電圧回路 | |
| JPS6130767B2 (ja) | ||
| JP3272063B2 (ja) | 定電流回路 | |
| JPH07121256A (ja) | 電流ミラー回路 | |
| JPS62293326A (ja) | 定電流源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |