JP3082247B2 - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JP3082247B2 JP3082247B2 JP02407011A JP40701190A JP3082247B2 JP 3082247 B2 JP3082247 B2 JP 3082247B2 JP 02407011 A JP02407011 A JP 02407011A JP 40701190 A JP40701190 A JP 40701190A JP 3082247 B2 JP3082247 B2 JP 3082247B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- voltage
- differential amplifier
- circuit
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【０００１】
【産業上の利用分野】本発明は定電圧回路に係り、特に
温度により出力電圧に変動が生じない定電圧回路に関す
る。
温度により出力電圧に変動が生じない定電圧回路に関す
る。
【０００２】
【従来の技術】本出願人は特公昭５５−１８９２８号公
報において低電圧基準電源回路を提案した（図５にその
回路図を示す）。同図において９は互いに電流密度の異
なるトランジスタよりなる差動増幅回路であり、その出
力は増幅器２によって増幅され出力端子Ｔ3 に接続され
ている。又抵抗Ｒ12の両端における電圧は上記差動増幅
回路１の２つの入力に夫々供給されている。
報において低電圧基準電源回路を提案した（図５にその
回路図を示す）。同図において９は互いに電流密度の異
なるトランジスタよりなる差動増幅回路であり、その出
力は増幅器２によって増幅され出力端子Ｔ3 に接続され
ている。又抵抗Ｒ12の両端における電圧は上記差動増幅
回路１の２つの入力に夫々供給されている。
【０００３】図５の回路では端子Ｔ2 とＴ3 間の電圧Ｖ
ref をダイオードＤを構成するシリコンのエネルギーバ
ンドギャップに相当する電圧Ｖgoと等しくすることによ
ってＶref が零温度係数を有する温度特性とすることが
でき、温度が変動した場合にもＶref を安定に保つこと
ができる。
ref をダイオードＤを構成するシリコンのエネルギーバ
ンドギャップに相当する電圧Ｖgoと等しくすることによ
ってＶref が零温度係数を有する温度特性とすることが
でき、温度が変動した場合にもＶref を安定に保つこと
ができる。
【０００４】
【発明が解決しようとする課題】しかるに、従来の定電
圧回路では回路の出力電圧Ｖref は温度の変動に対して
安定であり良好な定電圧電源となるが、Ｖref はシリコ
ンのエネルギーバンドギャップに相当する約1.2 Ｖに設
定しなければならない。したがって、近年増加しつつあ
る1.2 Ｖ以下の低電圧で動作する種々の機器に対しては
図５の回路は対応できない等の問題点があった。
圧回路では回路の出力電圧Ｖref は温度の変動に対して
安定であり良好な定電圧電源となるが、Ｖref はシリコ
ンのエネルギーバンドギャップに相当する約1.2 Ｖに設
定しなければならない。したがって、近年増加しつつあ
る1.2 Ｖ以下の低電圧で動作する種々の機器に対しては
図５の回路は対応できない等の問題点があった。
【０００５】本発明は、上記の点に鑑みてなされたもの
であり、シリコンのエネルギーバンドギャップに相当す
る電圧（約1.2 Ｖ）以下の電圧であって、零温度係数を
有する出力電圧が得られる定電圧回路を提供することを
目的とする。
であり、シリコンのエネルギーバンドギャップに相当す
る電圧（約1.2 Ｖ）以下の電圧であって、零温度係数を
有する出力電圧が得られる定電圧回路を提供することを
目的とする。
【０００６】
【課題を解決するための手段】本発明は上記課題を解決
するために、一端が第１の電源に接続された第１の抵抗
Ｒ１と、前記第１の抵抗Ｒ１の他端に一端が接続された
第２の抵抗Ｒ２と、一端が前記第１の電源とは電圧が異
なる第２の電源に接続された電流源４と、前記第２の抵
抗Ｒ２の他端と前記電流源の他端に接続されたＰＮ接合
素子Ｑ１、Ｑ１’と、前記第２の抵抗Ｒ２の両端の電位
差を差動増幅する差動増幅器３、３’と、前記差動増幅
器３、３’の差動出力により出力電圧を制御する制御素
子Ｑ２、Ｑ２’と、前記第１の抵抗Ｒ１と前記第２の抵
抗Ｒ２との接続点と、前記ＰＮ接合素子Ｑ１、Ｑ１’と
前記電流源との接続点との間に接続され、前記ＰＮ接合
素子Ｑ１、Ｑ１’と前記電流源４との接続点の電位に応
じて前記第１の抵抗Ｒ１と前記第２の抵抗Ｒ２との接続
点の電位を制御する制御手段Ｒ３、５とから定電圧回路
を構成する。
するために、一端が第１の電源に接続された第１の抵抗
Ｒ１と、前記第１の抵抗Ｒ１の他端に一端が接続された
第２の抵抗Ｒ２と、一端が前記第１の電源とは電圧が異
なる第２の電源に接続された電流源４と、前記第２の抵
抗Ｒ２の他端と前記電流源の他端に接続されたＰＮ接合
素子Ｑ１、Ｑ１’と、前記第２の抵抗Ｒ２の両端の電位
差を差動増幅する差動増幅器３、３’と、前記差動増幅
器３、３’の差動出力により出力電圧を制御する制御素
子Ｑ２、Ｑ２’と、前記第１の抵抗Ｒ１と前記第２の抵
抗Ｒ２との接続点と、前記ＰＮ接合素子Ｑ１、Ｑ１’と
前記電流源との接続点との間に接続され、前記ＰＮ接合
素子Ｑ１、Ｑ１’と前記電流源４との接続点の電位に応
じて前記第１の抵抗Ｒ１と前記第２の抵抗Ｒ２との接続
点の電位を制御する制御手段Ｒ３、５とから定電圧回路
を構成する。
【０００７】
【作用】本発明によれば、ＰＮ接合素子の電圧が温度に
応じて変動しても、その変動に応じて差動増幅器の入力
端子に流入する電流を可変し出力電圧を一定に保持す
る。したがって、温度によらず出力電圧を一定にするこ
とができる。なお、本発明によれば、バンドギャップに
相当する電圧以下の電圧でも零温度係数が実現できる。
応じて変動しても、その変動に応じて差動増幅器の入力
端子に流入する電流を可変し出力電圧を一定に保持す
る。したがって、温度によらず出力電圧を一定にするこ
とができる。なお、本発明によれば、バンドギャップに
相当する電圧以下の電圧でも零温度係数が実現できる。
【０００８】
【実施例】図１は本発明の第１の実施例の回路図を示
す。
す。
【０００９】端子Ｔ1 ，Ｔ2 間には電源１が接続され、
端子Ｔ3 ，Ｔ4 より出力定電圧ＶC が取り出される。
端子Ｔ3 ，Ｔ4 より出力定電圧ＶC が取り出される。
【００１０】端子Ｔ1 と端子Ｔ2 との間には直列回路
２，差動増幅器３，制御素子となるＰＮトランジスタＱ
2 が互いに並列に接続される。直列回路２はＰＮ接合素
子を構成するＮＰＮトランジスタＱ1 ，抵抗Ｒ1 ，
Ｒ2 ，Ｒ3 ，定電流源４よりなり、ＮＰＮトランジスタ
Ｑ1 のエミッタは定電流源３を介してＴ2 ，Ｔ4 に接続
され、ＮＰＮトランジスタＱ1 のコレクタは互いに直列
に接続された抵抗Ｒ1 ，Ｒ2 ，を介して端子Ｔ1 ，Ｔ3
に接続される。ＮＰＮトランジスタＱ1 のベース端子Ｔ
1 ，Ｔ3 に接続され、トランジスタＱ1 のベース−エミ
ッタ間でＰＮ接合が構成される。
２，差動増幅器３，制御素子となるＰＮトランジスタＱ
2 が互いに並列に接続される。直列回路２はＰＮ接合素
子を構成するＮＰＮトランジスタＱ1 ，抵抗Ｒ1 ，
Ｒ2 ，Ｒ3 ，定電流源４よりなり、ＮＰＮトランジスタ
Ｑ1 のエミッタは定電流源３を介してＴ2 ，Ｔ4 に接続
され、ＮＰＮトランジスタＱ1 のコレクタは互いに直列
に接続された抵抗Ｒ1 ，Ｒ2 ，を介して端子Ｔ1 ，Ｔ3
に接続される。ＮＰＮトランジスタＱ1 のベース端子Ｔ
1 ，Ｔ3 に接続され、トランジスタＱ1 のベース−エミ
ッタ間でＰＮ接合が構成される。
【００１１】抵抗Ｒ2 の一端は差動増幅器６の一方入力
端子に接続され、抵抗Ｒ2 の他の一端は差動増幅器６の
他の入力端子に接続される。
端子に接続され、抵抗Ｒ2 の他の一端は差動増幅器６の
他の入力端子に接続される。
【００１２】制御素子であるＰＮＰトランジスタＱ2 の
コレクタはトランジスタＱ1 のエミッタと定電流源４と
の接続点に接続され、ベースは差動増幅器３の出力端子
と接続される。
コレクタはトランジスタＱ1 のエミッタと定電流源４と
の接続点に接続され、ベースは差動増幅器３の出力端子
と接続される。
【００１３】差動増幅器３は図２に示すようにＰＮＰト
ランジスタＱ3 ，Ｑ4 ，ＮＰＮトランジスタＱ5 ，Ｑ6
及び定電流源３ａよりなる。入力トランジスタとなるＰ
ＮＰトランジスタＱ5 ，Ｑ6 はそのエミッタ面積比が
１：８となるように設定されていて、差動増幅器３にオ
フセット電圧△ＶBEを持たせている。
ランジスタＱ3 ，Ｑ4 ，ＮＰＮトランジスタＱ5 ，Ｑ6
及び定電流源３ａよりなる。入力トランジスタとなるＰ
ＮＰトランジスタＱ5 ，Ｑ6 はそのエミッタ面積比が
１：８となるように設定されていて、差動増幅器３にオ
フセット電圧△ＶBEを持たせている。
【００１４】また、差動増幅器３の入力端子となる抵抗
Ｒ1 とＲ2 との接続点とトランジスタＱ1 のエミッタと
は電流制御手段となる抵抗Ｒ3 を介して接続されてい
る。
Ｒ1 とＲ2 との接続点とトランジスタＱ1 のエミッタと
は電流制御手段となる抵抗Ｒ3 を介して接続されてい
る。
【００１５】図１に示す回路において、ｉ3 ≪ｉ2 とす
ると（但し、ｉ3 ：差動増幅器３の入力バイアス電
流）、トランジスタＱ1 のコレクタ電流Ｉ2 は、
ると（但し、ｉ3 ：差動増幅器３の入力バイアス電
流）、トランジスタＱ1 のコレクタ電流Ｉ2 は、
【００１６】
【数１】
【００１７】また、抵抗Ｒ３ に流れる電流Ｉ3 は
【００１８】
【数２】
【００１９】また、抵抗Ｒ1 に印加される電圧Ｖ1 は Ｖ1 ＝Ｒ1 （Ｉ2 ＋Ｉ3 ） (3) となる。
【００２０】式(1) 〜(3) よりＶ1 は、
【００２１】
【数３】
【００２２】で表わされる。また、トランジスタＱ4 の
ベース−エミッタ間電圧ＶBE1 ，差動増幅器３のオフセ
ット電圧をΔＶBE、シリコンのバンドギャップ電圧をＶ
go，ボルツマン定数をｋ，絶対温度をＴ，Ｔ0 ，単位電
圧をｑ、差動増幅器３のトランジスタＱ5 ，Ｑ6 の電流
密度をｎ1 ，ｎ2 （エミッタ面積により決まる）とする
と、
ベース−エミッタ間電圧ＶBE1 ，差動増幅器３のオフセ
ット電圧をΔＶBE、シリコンのバンドギャップ電圧をＶ
go，ボルツマン定数をｋ，絶対温度をＴ，Ｔ0 ，単位電
圧をｑ、差動増幅器３のトランジスタＱ5 ，Ｑ6 の電流
密度をｎ1 ，ｎ2 （エミッタ面積により決まる）とする
と、
【００２３】
【数４】
【００２４】
【数５】
【００２５】となる。式(5),(6) を式(4) に代入する
と、Ｖ1 は、
と、Ｖ1 は、
【００２６】
【数６】
【００２７】となる。式(8) をＴで微分すると、
【００２８】
【数７】
【００２９】ここで、
【００３０】
【数８】
【００３１】となるように定数を設定すればＶ1 の温度
係数は零となる。すなわち、式(8),(9) より、
係数は零となる。すなわち、式(8),(9) より、
【００３２】
【数９】
【００３３】となるように抵抗Ｒ3 ，Ｒ2 を設定すれば
よい。また、Ｔ＝Ｔ0 におけるＶ1 の値は式(7),(10)よ
り、
よい。また、Ｔ＝Ｔ0 におけるＶ1 の値は式(7),(10)よ
り、
【００３４】
【数１０】
【００３５】となる。これより、抵抗Ｒ1 ，Ｒ3 の設定
の仕方により、Ｖ1 はＶgoよりも低い電圧（〜1.2 Ｖ）
でも零温度係数が実現できることになる。
の仕方により、Ｖ1 はＶgoよりも低い電圧（〜1.2 Ｖ）
でも零温度係数が実現できることになる。
【００３６】このように本実施例によれば、バンドギャ
ップエネルギー付近の電圧（1.2 Ｖ）以下でも温度係数
を零にすることができ、低電圧でも温度に影響されない
安定な電圧が得られる。
ップエネルギー付近の電圧（1.2 Ｖ）以下でも温度係数
を零にすることができ、低電圧でも温度に影響されない
安定な電圧が得られる。
【００３７】図３は本発明の第２実施例の回路図を示
す。本実施例は図１に示す回路でトランジスタＱ1 ，Ｑ
2 ，差動増幅器３等のトランジスタの極性を逆にしたト
ランジスタＱ1 ´，Ｑ2 ´，差動増幅器３´で構成した
もので、第１実施例と同様な効果を有する。
す。本実施例は図１に示す回路でトランジスタＱ1 ，Ｑ
2 ，差動増幅器３等のトランジスタの極性を逆にしたト
ランジスタＱ1 ´，Ｑ2 ´，差動増幅器３´で構成した
もので、第１実施例と同様な効果を有する。
【００３８】図４は本発明の第３実施例の回路図を示
す。同図中、図１と同一構成部分には同一符号を付しそ
の説明は省略する。
す。同図中、図１と同一構成部分には同一符号を付しそ
の説明は省略する。
【００３９】本実施例は図１の電流制御手段である抵抗
Ｒ3 に換え、電流制御回路４で構成したものである。電
圧制御回路５は差動増幅器６，トランジスタＱ7 ，
Ｑ8 ，Ｑ 9 ，抵抗Ｒ4 よりなり、差動増幅器６によりＶ
BE1 の電圧変動を検出し、差動増幅器３の入力電圧レベ
ルを可変している。
Ｒ3 に換え、電流制御回路４で構成したものである。電
圧制御回路５は差動増幅器６，トランジスタＱ7 ，
Ｑ8 ，Ｑ 9 ，抵抗Ｒ4 よりなり、差動増幅器６によりＶ
BE1 の電圧変動を検出し、差動増幅器３の入力電圧レベ
ルを可変している。
【００４０】このような構成とすることにより第１実施
例と同様な効果を奏する。
例と同様な効果を奏する。
【００４１】
【発明の効果】上述の如く、本発明によれば、差動増幅
器の入力端子に電圧制御手段を接続し、ＰＮ接合素子に
印加される電圧レベルに応じて差動増幅器の入力端子の
電圧レベルを制御しているため、ＰＮ接合素子の電圧が
変動しても出力電圧レベルを一定に保持することができ
る等の特長を有する。なお、本発明によれば、バンドギ
ャップに相当する電圧以下の電圧でも零温度係数が実現
できる等の特長を有する。
器の入力端子に電圧制御手段を接続し、ＰＮ接合素子に
印加される電圧レベルに応じて差動増幅器の入力端子の
電圧レベルを制御しているため、ＰＮ接合素子の電圧が
変動しても出力電圧レベルを一定に保持することができ
る等の特長を有する。なお、本発明によれば、バンドギ
ャップに相当する電圧以下の電圧でも零温度係数が実現
できる等の特長を有する。
【図１】本発明の第１実施例の回路図である。
【図２】本発明の第１実施例の要部の回路図である。
【図３】本発明の第２実施例の回路図である。
【図４】本発明の第３実施例の回路図である。
【図５】従来の一例の回路図である。
１ 電源 ２ 直列回路 ３ 差動増幅器 ５ 電流制御回路 Ｒ3 抵抗
Claims (1)
- 【請求項１】 一端が第１の電源に接続された第１の抵
抗と、 前記第１の抵抗の他端に一端が接続された第２の抵抗
と、 一端が前記第１の電源とは電圧が異なる第２の電源に接
続された電流源と、 前記第２の抵抗の他端と前記電流源の他端に接続された
ＰＮ接合素子と、 前記第２の抵抗の両端の電位差を差動増幅する差動増幅
器と、 前記差動増幅器の差動出力により出力電圧を制御する制
御素子と、 前記第１の抵抗と前記第２の抵抗との接続点と、前記Ｐ
Ｎ接合素子と前記電流源との接続点との間に接続され、
前記ＰＮ接合素子と前記電流源との接続点の電位に応じ
て前記第１の抵抗と前記第２の抵抗との接続点の電位を
制御する制御手段とを有することを特徴とする定電圧回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02407011A JP3082247B2 (ja) | 1990-12-26 | 1990-12-26 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02407011A JP3082247B2 (ja) | 1990-12-26 | 1990-12-26 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04223509A JPH04223509A (ja) | 1992-08-13 |
| JP3082247B2 true JP3082247B2 (ja) | 2000-08-28 |
Family
ID=18516633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02407011A Expired - Lifetime JP3082247B2 (ja) | 1990-12-26 | 1990-12-26 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3082247B2 (ja) |
-
1990
- 1990-12-26 JP JP02407011A patent/JP3082247B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04223509A (ja) | 1992-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4516081A (en) | Voltage controlled variable gain circuit | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| JP4240691B2 (ja) | 定電流回路 | |
| JPS6155288B2 (ja) | ||
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2625552B2 (ja) | フィルタ回路 | |
| EP0182201A1 (en) | Speed control apparatus for a DC motor | |
| US4612513A (en) | Differential amplifier | |
| JP3082247B2 (ja) | 定電圧回路 | |
| JP2778781B2 (ja) | 閾値電圧生成回路 | |
| JPS6154286B2 (ja) | ||
| JP2748414B2 (ja) | 電圧源回路 | |
| US6788144B2 (en) | Variable-gain amplifier | |
| JP2629234B2 (ja) | 低電圧基準電源回路 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JPS62173807A (ja) | 定電流源バイアス回路 | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| JP3105716B2 (ja) | カレントミラー回路 | |
| JP2565289B2 (ja) | 指数アンプ | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JP3036084B2 (ja) | 定電圧回路 | |
| JPH08185233A (ja) | 可変電圧回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0347010B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080630 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 11 |