JP2625552B2 - フィルタ回路 - Google Patents
フィルタ回路Info
- Publication number
- JP2625552B2 JP2625552B2 JP1210843A JP21084389A JP2625552B2 JP 2625552 B2 JP2625552 B2 JP 2625552B2 JP 1210843 A JP1210843 A JP 1210843A JP 21084389 A JP21084389 A JP 21084389A JP 2625552 B2 JP2625552 B2 JP 2625552B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- base
- collector
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体集積回路に内蔵されたフィルタ回路
に係り、特にフィルタ調整回路部に関する。
に係り、特にフィルタ調整回路部に関する。
（従来の技術） 第２図は、従来のフィルタ回路を示しており、20はフ
ィルタ調整回路部、21はフィルタ回路部である。
ィルタ調整回路部、21はフィルタ回路部である。
フィルタ回路部21は、Vcc電位にそれぞれのコレクタ
が接続された増幅用のNPNトランジスタQ15およびQ
22と、それぞれのエミッタが共通に接続され、コレクタ
・ベース相互が接続されたNPNトランジスタQ16およびQ
23と、トランジスタQ15のエミッタとトランジスタQ16の
コレクタとの間に接続された抵抗R8と、トランジスタQ
22のエミッタとトランジスタQ23のコレクタとの間に接
続された抵抗R12と、トランジスタQ16およびQ23のエミ
ッタ共通接続点と接地電位GNDとの間に直列に接続され
た電流源用のNPNトランジスタQ18および抵抗R9と、トラ
ンジスタQ16とベースが共通に接続され、コレクタがVcc
電位に接続されたNPNトランジスタQ17と、このトランジ
スタQ17とエミッタが共通に接続され、NPNトランジスタ
Q23とベースが共通に接続されたNPNトランジスタQ
20と、Vcc電位とトランジスタQ20のコレクタとの間に直
列に接続された抵抗R10およびPNPトランジスタQ19と、
このトランジスタQ19のコレクタ（信号出力端子）とVcc
電位との間に接続された容量Ｃと、トランジスタQ17お
よびQ20のエミッタ共通接続点と接地電位GNDとの間に直
列に接続された電流源用のNPNトランジスタQ21および抵
抗R11とからなる。
が接続された増幅用のNPNトランジスタQ15およびQ
22と、それぞれのエミッタが共通に接続され、コレクタ
・ベース相互が接続されたNPNトランジスタQ16およびQ
23と、トランジスタQ15のエミッタとトランジスタQ16の
コレクタとの間に接続された抵抗R8と、トランジスタQ
22のエミッタとトランジスタQ23のコレクタとの間に接
続された抵抗R12と、トランジスタQ16およびQ23のエミ
ッタ共通接続点と接地電位GNDとの間に直列に接続され
た電流源用のNPNトランジスタQ18および抵抗R9と、トラ
ンジスタQ16とベースが共通に接続され、コレクタがVcc
電位に接続されたNPNトランジスタQ17と、このトランジ
スタQ17とエミッタが共通に接続され、NPNトランジスタ
Q23とベースが共通に接続されたNPNトランジスタQ
20と、Vcc電位とトランジスタQ20のコレクタとの間に直
列に接続された抵抗R10およびPNPトランジスタQ19と、
このトランジスタQ19のコレクタ（信号出力端子）とVcc
電位との間に接続された容量Ｃと、トランジスタQ17お
よびQ20のエミッタ共通接続点と接地電位GNDとの間に直
列に接続された電流源用のNPNトランジスタQ21および抵
抗R11とからなる。
そして、増幅用のトランジスタQ15のベースには信号
入力端子の入力電圧Vinが印加され、トランジスタQ22の
ベースはトランジスタQ19のコレクタに接続され、トラ
ンジスタQ19のコレクタから出力電圧Voutが出力する。
入力端子の入力電圧Vinが印加され、トランジスタQ22の
ベースはトランジスタQ19のコレクタに接続され、トラ
ンジスタQ19のコレクタから出力電圧Voutが出力する。
一方、フィルタ調整回路部20は、Vcc電位と接地電位G
NDとの間に直列に接続された定電流源I0、コレクタ・ベ
ース相互が接続されたNPNトランジスタQ0および抵抗R0
と、トランジスタQ0とベースが共通に接続されたNPNト
ランジスタQ1と、このトランジスタQ1のエミッタと接地
電位GNDとの間に接続された抵抗R1と、Vcc電位とトラン
ジスタQ1のコレクタとの間に接続されたベース・コレク
タ相互が接続されたPNPトランジスタQ2と、このトラン
ジスタQ2とベースが共通に接続され、エミッタがVcc電
位に接続されたPNPトランジスタQ3と、このトランジス
タQ3のコレクタと接地電位GNDとの間に接続された抵抗R
2と、トランジスタQ3のコレクタにベースが接続されたN
PNトランジスタQ8と、このトランジスタQ8とエミッタが
共通に接続されたNPNトランジスタQ10と、トランジスタ
Q8およびQ10のエミッタ共通接続点と接地電位GNDとの間
に接続された抵抗R4と、Vcc電位とトランジスタQ8のコ
レクタとの間に接続され、ベース・コレクタ相互が接続
されたPNPトランジスタQ7と、このトランジスタQ7とベ
ースが共通に接続され、エミッタがVcc電位に接続さ
れ、コレクタがトランジスタQ10のコレクタに接続され
たPNPトランジスタQ9と、このトランジスタQ9のコレク
タにベースが接続され、トランジスタQ10のベースにエ
ミッタが接続されたNPNトランジスタQ12と、Vcc電位と
トランジスタQ12のコレクタとの間に直列に接続された
抵抗R5およびPNPトランジスタQ11と、このトランジスタ
Q11とベースが接続されたPNPトランジスタQ13と、Vcc電
位とトランジスタQ13のエミッタとの間に接続された抵
抗R6と、トランジスタQ13のコレクタと接地電位GNDとの
間に直列に接続されたコレクタ・ベース相互が接続され
たNPNトランジスタQ14および抵抗R7と、前記トランジス
タQ10のベースと集積回路外部の接地電位との間で集積
回路外部に接続された温度係数が極めて小さい可変抵抗
器VRとからなる。
NDとの間に直列に接続された定電流源I0、コレクタ・ベ
ース相互が接続されたNPNトランジスタQ0および抵抗R0
と、トランジスタQ0とベースが共通に接続されたNPNト
ランジスタQ1と、このトランジスタQ1のエミッタと接地
電位GNDとの間に接続された抵抗R1と、Vcc電位とトラン
ジスタQ1のコレクタとの間に接続されたベース・コレク
タ相互が接続されたPNPトランジスタQ2と、このトラン
ジスタQ2とベースが共通に接続され、エミッタがVcc電
位に接続されたPNPトランジスタQ3と、このトランジス
タQ3のコレクタと接地電位GNDとの間に接続された抵抗R
2と、トランジスタQ3のコレクタにベースが接続されたN
PNトランジスタQ8と、このトランジスタQ8とエミッタが
共通に接続されたNPNトランジスタQ10と、トランジスタ
Q8およびQ10のエミッタ共通接続点と接地電位GNDとの間
に接続された抵抗R4と、Vcc電位とトランジスタQ8のコ
レクタとの間に接続され、ベース・コレクタ相互が接続
されたPNPトランジスタQ7と、このトランジスタQ7とベ
ースが共通に接続され、エミッタがVcc電位に接続さ
れ、コレクタがトランジスタQ10のコレクタに接続され
たPNPトランジスタQ9と、このトランジスタQ9のコレク
タにベースが接続され、トランジスタQ10のベースにエ
ミッタが接続されたNPNトランジスタQ12と、Vcc電位と
トランジスタQ12のコレクタとの間に直列に接続された
抵抗R5およびPNPトランジスタQ11と、このトランジスタ
Q11とベースが接続されたPNPトランジスタQ13と、Vcc電
位とトランジスタQ13のエミッタとの間に接続された抵
抗R6と、トランジスタQ13のコレクタと接地電位GNDとの
間に直列に接続されたコレクタ・ベース相互が接続され
たNPNトランジスタQ14および抵抗R7と、前記トランジス
タQ10のベースと集積回路外部の接地電位との間で集積
回路外部に接続された温度係数が極めて小さい可変抵抗
器VRとからなる。
上記差動対をなすトランジスタQ8およびQ10はバッフ
ァ増幅回路を形成し、トランジスタQ0およびQ1は第１の
カレントミラー回路CM1を形成し、トランジスタQ2およ
びQ3は第２のカレントミラー回路CM2を形成し、トラン
ジスタQ7およびQ9はバッファ増幅回路の負荷となる第３
のカレントミラー回路CM3を形成し、トランジスタQ11お
よびQ13は第４のカレントミラー回路CM4を形成してい
る。そして、第４のカレントミラー回路CM4を形成して
いるトランジスタQ11およびQ13は、エミッタ面積が他の
トランジスタの２倍に設定されている。
ァ増幅回路を形成し、トランジスタQ0およびQ1は第１の
カレントミラー回路CM1を形成し、トランジスタQ2およ
びQ3は第２のカレントミラー回路CM2を形成し、トラン
ジスタQ7およびQ9はバッファ増幅回路の負荷となる第３
のカレントミラー回路CM3を形成し、トランジスタQ11お
よびQ13は第４のカレントミラー回路CM4を形成してい
る。そして、第４のカレントミラー回路CM4を形成して
いるトランジスタQ11およびQ13は、エミッタ面積が他の
トランジスタの２倍に設定されている。
また、フィルタ調整回路部20のトランジスタQ0および
Q14の各ベースは対応してフィルタ回路部21のトランジ
スタQ18およびQ21の各ベースに接続されている。そし
て、抵抗R2、R8、R12の値は、R2＝R8＝R12の関係を有す
るように設定され、抵抗R5、R6、R10の値は、R5＝R6＝R
10/2の関係を有するように設定されている。
Q14の各ベースは対応してフィルタ回路部21のトランジ
スタQ18およびQ21の各ベースに接続されている。そし
て、抵抗R2、R8、R12の値は、R2＝R8＝R12の関係を有す
るように設定され、抵抗R5、R6、R10の値は、R5＝R6＝R
10/2の関係を有するように設定されている。
なお、上記集積回路内部の各抵抗R0〜R2、R4〜R12の
温度係数は全て同じである。
温度係数は全て同じである。
フィルタ調整回路部20においては、定電流源I0からの
電流が流れる第１のカレントミラー回路CM1のトランジ
スタQ0のベース電位がフィルタ回路部21のトランジスタ
Q18のベースに与えられている。また、抵抗R2は、定電
流源I0からの電流が第１のカレントミラー回路CM1およ
び第２のカレントミラー回路CM2を経て流れ、その両端
間に第１の電位差が生じる。この抵抗R2の両端電圧がバ
ッファ増幅回路により集積回路外部の可変抵抗器VRの両
端に与えられる。これにより、可変抵抗器VRに流れる電
流に比例した電流が第４のカレントミラー回路CM4を経
てトランジスタQ14および抵抗R7に流れ、このトランジ
スタQ14のベース電位がフィルタ回路部21のトランジス
タQ21のベースに与えられている。
電流が流れる第１のカレントミラー回路CM1のトランジ
スタQ0のベース電位がフィルタ回路部21のトランジスタ
Q18のベースに与えられている。また、抵抗R2は、定電
流源I0からの電流が第１のカレントミラー回路CM1およ
び第２のカレントミラー回路CM2を経て流れ、その両端
間に第１の電位差が生じる。この抵抗R2の両端電圧がバ
ッファ増幅回路により集積回路外部の可変抵抗器VRの両
端に与えられる。これにより、可変抵抗器VRに流れる電
流に比例した電流が第４のカレントミラー回路CM4を経
てトランジスタQ14および抵抗R7に流れ、このトランジ
スタQ14のベース電位がフィルタ回路部21のトランジス
タQ21のベースに与えられている。
フィルタ回路部21においては、フィルタ調整回路部20
の抵抗R2に生じる第１の電位差に比例した電位差が抵抗
R8およびR12の両端にそれぞれ生じ、フィルタ調整回路
部20からベース電流が与えられるトランジスタQ21に流
れる電流により特性が制御されるようになっており、フ
ィルタ回路部21の伝達関数は次式で与えられる。
の抵抗R2に生じる第１の電位差に比例した電位差が抵抗
R8およびR12の両端にそれぞれ生じ、フィルタ調整回路
部20からベース電流が与えられるトランジスタQ21に流
れる電流により特性が制御されるようになっており、フ
ィルタ回路部21の伝達関数は次式で与えられる。
ただし、 Ic18:トランジスタQ18のコレクタ電流 Ic21:トランジスタQ21のコレクタ電流 ｋ ：ボルツマン定数 ｑ ：電子の電荷 Ｔ ：絶対温度 Ｃは温度により変化しない。
また、フィルタ回路部21の時定数T0は次式で与えられ
る。
る。
であるので、 となり、VTの項を含むので、温度と共に変化する。
即ち、フィルタ回路部21は低域濾波器を構成してお
り、集積回路外部に接続された可変抵抗器VRの調整によ
ってフィルタ調整回路部20を通じてフィルタ回路部21の
電流Ic18、Ic21の比率を調整する（Ic18は一定であるの
で、Ic21の大きさを調整する。）ことにより、フィルタ
回路部21の容量Ｃのばらつきによる時定数T0のずれを補
償し、ある温度で時定数T0を一定とすることが可能にな
っている。
り、集積回路外部に接続された可変抵抗器VRの調整によ
ってフィルタ調整回路部20を通じてフィルタ回路部21の
電流Ic18、Ic21の比率を調整する（Ic18は一定であるの
で、Ic21の大きさを調整する。）ことにより、フィルタ
回路部21の容量Ｃのばらつきによる時定数T0のずれを補
償し、ある温度で時定数T0を一定とすることが可能にな
っている。
しかし、上記した従来のフィルタ回路は、温度変化に
よりフィルタ回路部21の各トランジスタの特性が変化
し、その時定数T0が変化する。
よりフィルタ回路部21の各トランジスタの特性が変化
し、その時定数T0が変化する。
（発明が解決しようとする課題） 上記したように従来のフィルタ回路は、温度変化によ
りフィルタ回路部の各トランジスタの特性が変化し、そ
の時定数が変化するという問題がある。
りフィルタ回路部の各トランジスタの特性が変化し、そ
の時定数が変化するという問題がある。
本発明は、上記問題点を解決すべくなされたもので、
その目的は、可変抵抗器の調整によってフィルタ調整回
路部を通じてフィルタ回路部の電流を調整することによ
り、フィルタ回路部の容量のばらつきによる時定数のず
れを補償し、ある温度で時定数を一定化し得ると共に、
フィルタ回路部の時定数を温度変化に対して安定化し得
るフィルタ回路を提供することにある。
その目的は、可変抵抗器の調整によってフィルタ調整回
路部を通じてフィルタ回路部の電流を調整することによ
り、フィルタ回路部の容量のばらつきによる時定数のず
れを補償し、ある温度で時定数を一定化し得ると共に、
フィルタ回路部の時定数を温度変化に対して安定化し得
るフィルタ回路を提供することにある。
［発明の構成］ （課題を解決するための手段） 本発明は、半導体集積回路に内蔵されたフィルタ回路
部およびフィルタ調整回路部と、上記フィルタ回路部の
容量のばらつきによる時定数のずれを補償するように上
記フィルタ調整回路部を通じて上記フィルタ回路部の電
流を調整するために集積回路外部に接続された可変抵抗
器とを具備するフィルタ回路において、温度変化による
フィルタ回路部の各トランジスタの特性の変化を打ち消
すような温度特性を有する電位差を上記フィルタ調整回
路部で発生させるようにしてなることを特徴とする。
部およびフィルタ調整回路部と、上記フィルタ回路部の
容量のばらつきによる時定数のずれを補償するように上
記フィルタ調整回路部を通じて上記フィルタ回路部の電
流を調整するために集積回路外部に接続された可変抵抗
器とを具備するフィルタ回路において、温度変化による
フィルタ回路部の各トランジスタの特性の変化を打ち消
すような温度特性を有する電位差を上記フィルタ調整回
路部で発生させるようにしてなることを特徴とする。
（作 用） 温度変化によりフィルタ回路部の各トランジスタの特
性の変化によりフィルタ回路部の時定数が変化しようと
しても、この温度変化によるフィルタ回路部の各トラン
ジスタの特性の変化を打ち消すような温度特性を有する
電位差がフィルタ調整回路部で発生し、この電位差がフ
ィルタ回路部に供給されるので、フィルタ回路部の時定
数が温度変化に対して安定化する。なお、フィルタ回路
部の容量のばらつきによる時定数のずれは、可変抵抗器
の調整によってフィルタ調整回路部を通じて補償するこ
とが可能である。
性の変化によりフィルタ回路部の時定数が変化しようと
しても、この温度変化によるフィルタ回路部の各トラン
ジスタの特性の変化を打ち消すような温度特性を有する
電位差がフィルタ調整回路部で発生し、この電位差がフ
ィルタ回路部に供給されるので、フィルタ回路部の時定
数が温度変化に対して安定化する。なお、フィルタ回路
部の容量のばらつきによる時定数のずれは、可変抵抗器
の調整によってフィルタ調整回路部を通じて補償するこ
とが可能である。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明
する。
する。
第１図は、フィルタ回路を示しており、第２図を参照
して前述した従来のフィルタ回路と比べて、温度変化に
よるフィルタ回路部21の各トランジスタの特性の変化を
打ち消すような温度特性を有する電位差をフィルタ調整
回路部10で発生させるようにしている点が異なり、その
他は同じであるので第２図中と同一部分には同一符号を
付してその説明を省略する。
して前述した従来のフィルタ回路と比べて、温度変化に
よるフィルタ回路部21の各トランジスタの特性の変化を
打ち消すような温度特性を有する電位差をフィルタ調整
回路部10で発生させるようにしている点が異なり、その
他は同じであるので第２図中と同一部分には同一符号を
付してその説明を省略する。
即ち、第１図のフィルタ回路においては、トランジス
タQ3と抵抗R2との間に、コレクタ・ベース相互が接続さ
れたNPNトランジスタQ4が接続され、このトランジスタQ
4のベースにNPNトランジスタQ5のベースが接続され、こ
のトランジスタQ5のコレクタがVcc電位に接続されてお
り、このトランジスタQ4およびQ5は第５のカレントミラ
ー回路CM5を形成している。この場合、トランジスタQ4
のエミッタ面積は、他のトランジスタQ0等と同じである
が、トランジスタQ5のエミッタ面積は、トランジスタQ4
のエミッタ面積に対してe4倍に設定されている。そし
て、トランジスタQ5のエミッタと接地電位GNDの間にNPN
トランジスタQ6および抵抗R3が直列に接続されており、
このトランジスタQ6のベースにトランジスタQ0のベース
電位が与えられ、トランジスタQ5のエミッタがトランジ
スタQ8のベースに接続されている。
タQ3と抵抗R2との間に、コレクタ・ベース相互が接続さ
れたNPNトランジスタQ4が接続され、このトランジスタQ
4のベースにNPNトランジスタQ5のベースが接続され、こ
のトランジスタQ5のコレクタがVcc電位に接続されてお
り、このトランジスタQ4およびQ5は第５のカレントミラ
ー回路CM5を形成している。この場合、トランジスタQ4
のエミッタ面積は、他のトランジスタQ0等と同じである
が、トランジスタQ5のエミッタ面積は、トランジスタQ4
のエミッタ面積に対してe4倍に設定されている。そし
て、トランジスタQ5のエミッタと接地電位GNDの間にNPN
トランジスタQ6および抵抗R3が直列に接続されており、
このトランジスタQ6のベースにトランジスタQ0のベース
電位が与えられ、トランジスタQ5のエミッタがトランジ
スタQ8のベースに接続されている。
上記フィルタ回路の動作は、第２図を参照して前述し
た従来のフィルタ回路の動作と基本的には同じである
が、トランジスタQ5およびQ4のエミッタ間には、電流密
度が異なるトランジスタQ5およびQ4のベース・エミッタ
間電圧の差を元にして絶対温度に比例した第２の電位差
が生じる。そして、抵抗R2の両端間に生じた第１の電位
差と、トランジスタQ5およびQ4のエミッタ間に生じた第
２の電位差との和が可変抵抗器VRの両端に与えられ、こ
の可変抵抗器VRに流れる電流に比例した電流が第４のカ
レントミラー回路CM4を経てトランジスタQ14および抵抗
R7に流れ、このトランジスタQ14のベース電位がフィル
タ回路部21のトランジスタQ21のベースに与えられてい
る。
た従来のフィルタ回路の動作と基本的には同じである
が、トランジスタQ5およびQ4のエミッタ間には、電流密
度が異なるトランジスタQ5およびQ4のベース・エミッタ
間電圧の差を元にして絶対温度に比例した第２の電位差
が生じる。そして、抵抗R2の両端間に生じた第１の電位
差と、トランジスタQ5およびQ4のエミッタ間に生じた第
２の電位差との和が可変抵抗器VRの両端に与えられ、こ
の可変抵抗器VRに流れる電流に比例した電流が第４のカ
レントミラー回路CM4を経てトランジスタQ14および抵抗
R7に流れ、このトランジスタQ14のベース電位がフィル
タ回路部21のトランジスタQ21のベースに与えられてい
る。
従って、温度変化によりフィルタ回路部21の各トラン
ジスタの特性の変化によりフィルタ回路部21の時定数T0
が変化しようとしても、この温度変化によるフィルタ回
路部21の各トランジスタの特性の変化を打ち消すような
温度特性を有する電位差がフィルタ調整回路部10で発生
し、この電位差がフィルター回路部21に供給されるの
で、フィルタ回路部21の時定数T0が温度変化に対して安
定化する。
ジスタの特性の変化によりフィルタ回路部21の時定数T0
が変化しようとしても、この温度変化によるフィルタ回
路部21の各トランジスタの特性の変化を打ち消すような
温度特性を有する電位差がフィルタ調整回路部10で発生
し、この電位差がフィルター回路部21に供給されるの
で、フィルタ回路部21の時定数T0が温度変化に対して安
定化する。
即ち、上記実施例のフィルタ回路においては、フィル
タ回路部21のトランジスタQ21の電流Ic21は次式で与え
られる。
タ回路部21のトランジスタQ21の電流Ic21は次式で与え
られる。
となる。従って、フィルタ回路部の時定数T0は、 となる。このようにフィルタ回路部21の時定数T0は、フ
ィルタ回路部21の容量Ｃと集積回路外部の可変抵抗器VR
の抵抗値のみで決まるので、フィルタ回路部21の時定数
T0が温度変化に対して安定化する。
ィルタ回路部21の容量Ｃと集積回路外部の可変抵抗器VR
の抵抗値のみで決まるので、フィルタ回路部21の時定数
T0が温度変化に対して安定化する。
［発明の効果］ 上述したように本発明のフィルタ回路によれば、可変
抵抗器の調整によってフィルタ調整回路部を通じてフィ
ルタ回路部の電流の比率を調整することにより、フィル
タ回路部の容量のばらつきによる時定数のずれを補償
し、ある温度で時定数を一定化できると共に、フィルタ
回路部の時定数を温度変化に対して安定化することがで
きる。
抵抗器の調整によってフィルタ調整回路部を通じてフィ
ルタ回路部の電流の比率を調整することにより、フィル
タ回路部の容量のばらつきによる時定数のずれを補償
し、ある温度で時定数を一定化できると共に、フィルタ
回路部の時定数を温度変化に対して安定化することがで
きる。
第１図は本発明のフィルタ回路の一実施例を示す回路
図、第２図は従来のフィルタ回路を示す回路図である。 10……フィルタ調整回路部、21……フィルタ回路部、Q0
〜Q23……トランジスタ、R0〜R12……抵抗、Ｃ……容
量。
図、第２図は従来のフィルタ回路を示す回路図である。 10……フィルタ調整回路部、21……フィルタ回路部、Q0
〜Q23……トランジスタ、R0〜R12……抵抗、Ｃ……容
量。
Claims (2)
- 【請求項１】半導体集積回路に内蔵されたフィルタ回路
部およびフィルタ調整回路部と、前記フィルタ回路部の
容量のばらつきによる時定数のずれを補償するように、
前記フィルタ調整回路部を通じて前記フィルタ回路部の
電流を調整するために前記半導体集積回路の外部におい
て前記フィルタ調整回路部に接続された可変抵抗器とを
有するフィルタ回路において、 前記フィルタ回路部は、コレクタが第１電源端子に接続
される第１トランジスタと、コレクタが出力端子に接続
され、エミッタが前記第１トランジスタのエミッタに接
続される第２トランジスタと、コレクタが前記第１及び
第２トランジスタのエミッタに接続され、エミッタが第
１抵抗を介して第２電源端子に接続される第３トランジ
スタと、ベースが前記第１トランジスタのベースに接続
される第４トランジスタと、ベースが前記第２トランジ
スタのベースに接続され、エミッタが前記第４トランジ
スタのエミッタに接続される第５トランジスタと、コレ
クタが前記第４及び第５トランジスタのエミッタに接続
され、エミッタが第２抵抗を介して前記第２電源端子に
接続される第６トランジスタと、ベースに入力信号が印
加され、コレクタが前記第１電源端子に接続され、エミ
ッタ第３抵抗を介して前記第４トランジスタのベース及
びコレクタに接続される第７トランジスタと、ベースが
前記出力端子に接続され、コレクタが前記第１電源端子
に接続され、エミッタが第４抵抗を介して前記第５トラ
ンジスタのベース及びコレクタに接続される第８トラン
ジスタと、エミッタが第５抵抗を介して前記第１電源端
子に接続され、コレクタが前記出力端子に接続される第
９トランジスタと、前記第１電源端子と前記出力端子の
間に接続される容量とを具備し、 前記フィルタ調整回路部は、ベースが前記第６トランジ
スタのベースに接続されるトランジスタペアから構成さ
れ、一方のトランジスタのコレクタ及びベースが定電流
源に接続され、エミッタが第６抵抗を介して前記第２電
源端子に接続され、他方のトランジスタのエミッタが第
７抵抗を介して前記第２電源端子に接続される第１カレ
ントミラー回路と、ベースが互いに接続されるトランジ
スタペアから構成され、一方のトランジスタのコレクタ
及びベースが前記第１カレントミラー回路の他方のトラ
ンジスタのコレクタに接続され、エミッタが前記第１電
源端子に接続され、他方のトランジスタのエミッタが前
記第１電源端子に接続される第２カレントミラー回路
と、ベースが互いに接続されるトランジスタペアから構
成され、一方のトランジスタのコレクタ及びベースが前
記第２カレントミラー回路の他方のトランジスタのコレ
クタに接続され、エミッタが第８抵抗を介して前記第２
電源端子に接続され、他方のトランジスタのコレクタが
前記第１電源端子に接続される第３カレントミラー回路
と、ベースが前記第１カレントミラーか回路のトランジ
スタペアのベースに接続され、コレクタが前記第３カレ
ントミラー回路の他方のトランジスタのエミッタに接続
され、エミッタが第９抵抗を介して前記第２電源端子に
接続される第10トランジスタと、エミッタが第10抵抗を
介して前記第２電源端子に接続されるトランジスタペア
から構成され、一方のトランジスタのベースが前記第３
カレントミラー回路の他方のトランジスタのエミッタに
接続され、他方のトランジスタのベースが前記可変抵抗
器に接続される差動増幅回路と、ベースが互いに接続さ
れるトランジスタペアから構成され、一方のトランジス
タのコレクタ及びベースが前記差動増幅回路の一方のト
ランジスタのコレクタに接続され、エミッタが前記第１
電源端子に接続され、他方のトランジスタのコレクタが
前記差動増幅回路の他方のトランジスタのコレクタに接
続され、エミッタが前記第１電源端子に接続される第４
カレントミラー回路と、ベースが前記第４カレントミラ
ー回路の他方のトランジスタのコレクタに接続され、エ
ミッタが前記差動増幅回路の他方のトランジスタのベー
スに接続される第11トランジスタと、ベースが前記第９
トランジスタのベースに接続されるトランジスタペアか
ら構成され、一方のトランジスタのコレクタ及びベース
が前記第11トランジスタのコレクタに接続され、エミッ
タが第11抵抗を介して前記第１電源端子に接続され、他
方のトランジスタのエミッタが第12抵抗を介して前記第
１電源端子に接続される第５カレントミラー回路と、ベ
ースが前記第３トランジスタのベースに接続され、ベー
ス及びコレクタが前記第５カレントミラー回路の他方の
トランジスタのコレクタに接続され、エミッタが第13抵
抗を介して前記第２電源端子に接続される第12トランジ
スタとを具備し、 前記第３カレントミラー回路の他方のトランジスタのエ
ミッタ面積は、前記第３カレントミラー回路の一方のト
ランジスタのエミッタ面積のe4倍に設定されている ことを特徴とするフィルタ回路。 - 【請求項２】前記第８抵抗の両端に生じる電位差を第１
の電位差とし、前記第３カレントミラー回路の一方のト
ランジスタのエミッタと他方のトランジスタのエミッタ
との間に生じる絶対温度に比例する電位差を第２の電位
差とした場合に、 前記第１の電位差と前記第２の電位差の和が前記可変抵
抗器の両端に与えられ、前記可変抵抗器に流れる電流に
比例した電流が前記第12トランジスタに流れ、前記フィ
ルタ回路部は、前記第１の電位差と前記第２の電位差の
和を前記第３トランジスタのコレクタ電流で割った値に
比例する時定数を有している ことを特徴とする請求項１記載のフィルタ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1210843A JP2625552B2 (ja) | 1989-08-16 | 1989-08-16 | フィルタ回路 |
| US07/565,986 US5134318A (en) | 1989-08-16 | 1990-08-13 | Adjustable analog filter circuit with temperature compensation |
| KR1019900012582A KR950003142B1 (ko) | 1989-08-16 | 1990-08-16 | 필터회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1210843A JP2625552B2 (ja) | 1989-08-16 | 1989-08-16 | フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0374922A JPH0374922A (ja) | 1991-03-29 |
| JP2625552B2 true JP2625552B2 (ja) | 1997-07-02 |
Family
ID=16596033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1210843A Expired - Fee Related JP2625552B2 (ja) | 1989-08-16 | 1989-08-16 | フィルタ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5134318A (ja) |
| JP (1) | JP2625552B2 (ja) |
| KR (1) | KR950003142B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3061205B2 (ja) * | 1991-03-28 | 2000-07-10 | ソニー株式会社 | アクテイブフイルタ回路 |
| US5298801A (en) * | 1991-09-11 | 1994-03-29 | U.S. Philips Corporation | Track-and-hold circuit |
| GB2270223B (en) * | 1992-08-29 | 1996-06-19 | Motorola Israel Ltd | A communications system |
| US5381106A (en) * | 1992-10-28 | 1995-01-10 | Samsung Electronics Co., Ltd. | Clipper circuitry suitable for signals with fractional-volt amplitudes |
| US6005408A (en) * | 1997-07-31 | 1999-12-21 | Credence Systems Corporation | System for compensating for temperature induced delay variation in an integrated circuit |
| US6404276B1 (en) * | 1998-06-10 | 2002-06-11 | Lsi Logic Corporation | Integrated filter tuning method and apparatus |
| KR101601154B1 (ko) * | 2015-04-21 | 2016-03-08 | 박병활 | 자성체를 이용한 틀니 어태치먼트 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3514862A1 (de) * | 1985-04-25 | 1986-11-06 | Klöckner-Humboldt-Deutz AG, 5000 Köln | Temperaturmessvorrichtung zur erfassung grosser temperaturschwankungen |
| GB8608875D0 (en) * | 1986-04-11 | 1986-05-14 | Plessey Co Plc | Bandwidth filters |
| JPH0787332B2 (ja) * | 1986-07-18 | 1995-09-20 | 株式会社東芝 | フイルタ回路の時定数自動調整回路 |
| JPS6335006A (ja) * | 1986-07-30 | 1988-02-15 | Toshiba Corp | 自動調整フイルタ |
| US4716315A (en) * | 1986-10-29 | 1987-12-29 | Rca Corporation | Temperature compensation apparatus for an electrical circuit |
| US4883992A (en) * | 1988-09-06 | 1989-11-28 | Delco Electronics Corporation | Temperature compensated voltage generator |
-
1989
- 1989-08-16 JP JP1210843A patent/JP2625552B2/ja not_active Expired - Fee Related
-
1990
- 1990-08-13 US US07/565,986 patent/US5134318A/en not_active Expired - Lifetime
- 1990-08-16 KR KR1019900012582A patent/KR950003142B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950003142B1 (ko) | 1995-04-01 |
| JPH0374922A (ja) | 1991-03-29 |
| KR910005558A (ko) | 1991-03-30 |
| US5134318A (en) | 1992-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0121642B2 (ja) | ||
| JPH0671186B2 (ja) | 対数増幅回路 | |
| JP2625552B2 (ja) | フィルタ回路 | |
| EP0526423B1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
| JPS6155288B2 (ja) | ||
| JPS604611B2 (ja) | バイアス電流供給回路 | |
| JPH05299949A (ja) | 帰還形差動増幅回路 | |
| JPS6154286B2 (ja) | ||
| JP4342651B2 (ja) | Ｇｍアンプ | |
| JP4239227B2 (ja) | 定電圧回路 | |
| JPS62173807A (ja) | 定電流源バイアス回路 | |
| JPH0626291B2 (ja) | 利得制御装置 | |
| JP3082247B2 (ja) | 定電圧回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2991727B2 (ja) | アクティブフィルタ回路 | |
| JPH066612Y2 (ja) | 可変利得回路 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPS62160809A (ja) | 積分回路 | |
| JPS6221059Y2 (ja) | ||
| JPH077893B2 (ja) | 中間周波増幅器 | |
| JP3294355B2 (ja) | 電流源回路 | |
| JP2776019B2 (ja) | 定電圧回路 | |
| JPH03284004A (ja) | エミッタフォロア回路 | |
| JPH0682309B2 (ja) | 基準電圧発生回路 | |
| JP3272063B2 (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |