JPS62160809A - 積分回路 - Google Patents
積分回路Info
- Publication number
- JPS62160809A JPS62160809A JP61002044A JP204486A JPS62160809A JP S62160809 A JPS62160809 A JP S62160809A JP 61002044 A JP61002044 A JP 61002044A JP 204486 A JP204486 A JP 204486A JP S62160809 A JPS62160809 A JP S62160809A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- output
- base
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はアクティブフィルタの構成要素である積分回路
に係り、特にＩＣ化する場合に好適なフィルタを構成す
る積分回路に関する。
に係り、特にＩＣ化する場合に好適なフィルタを構成す
る積分回路に関する。
〔発明の背景Ｊ
フィルタケ含む回路をＩＣ化する場合には、いかにして
そのフィルタをＩＣ内部に取シ入れ、外付は部品を少く
するかが重要な課題となる。一般にフィルタをＩＣ化す
る場合、アクティブフィルタを用いるが、 （１）抵抗値、コンデンサの容量値の精度が良くなく、
それらの積で定まるカットオフ周波数がばらついてしま
うっ （２）抵抗値、コンデンサの容量値をあまシ大きくでき
ないので、カットオフ周波数の低いものは作シにくい。
そのフィルタをＩＣ内部に取シ入れ、外付は部品を少く
するかが重要な課題となる。一般にフィルタをＩＣ化す
る場合、アクティブフィルタを用いるが、 （１）抵抗値、コンデンサの容量値の精度が良くなく、
それらの積で定まるカットオフ周波数がばらついてしま
うっ （２）抵抗値、コンデンサの容量値をあまシ大きくでき
ないので、カットオフ周波数の低いものは作シにくい。
などの問題点がある。
なお、上記問題点を解決するこの種の装置として関連す
るものには例えば特開昭５５−４５２２４号公報、特開
昭５５−４５２６６号公報などが挙げられる。
るものには例えば特開昭５５−４５２２４号公報、特開
昭５５−４５２６６号公報などが挙げられる。
これらの回路において、積分回路を構成するトランジス
タの負荷用電流源として、ＰＮＰ）ランジスタを用いて
いる。トランジスタのベース電流をパラメータとしたコ
レクタ・エミッタ間電圧ＶＣＥ対コレクタ電流Ｉｃ特性
を第２図に示す。
タの負荷用電流源として、ＰＮＰ）ランジスタを用いて
いる。トランジスタのベース電流をパラメータとしたコ
レクタ・エミッタ間電圧ＶＣＥ対コレクタ電流Ｉｃ特性
を第２図に示す。
第２図においてＶＣＥが大きくなるとＩＣも大きくなる
傾向があり、 ＩＣが大きい程その度合は大きい。
傾向があり、 ＩＣが大きい程その度合は大きい。
つマリトランジスタのコレクタから見た出力抵抗ｒｏが
存在しく理想的には電流源ゆえｒｏは無限大）。
存在しく理想的には電流源ゆえｒｏは無限大）。
コレクタ電流ＩＣが大きい糧、出力抵抗ｒＯは小さくな
る。ＩＣ化したトランジスタにおいてはＮＰＮトランジ
スタの出力抵抗は大きくとれるが、ＰＮＰトランジスタ
の出力抵抗は小さく数百にΩ〜数十にΩまで低下する。
る。ＩＣ化したトランジスタにおいてはＮＰＮトランジ
スタの出力抵抗は大きくとれるが、ＰＮＰトランジスタ
の出力抵抗は小さく数百にΩ〜数十にΩまで低下する。
したがって、積分回路の負荷用電流源としてＰＮＰ）ラ
ンジスタを用いると理想電流源から特性がずれ、特に周
波数の低い領域で不都合を生じる。
ンジスタを用いると理想電流源から特性がずれ、特に周
波数の低い領域で不都合を生じる。
つまシ出力抵抗ｒｅと積分容量Ｃの積で決まる周波数よ
シ低い領域は積分回路として動作しなくなる。
シ低い領域は積分回路として動作しなくなる。
本発明の目的は前記問題点を除去し、ＩＣ化フィルタに
適した積分回路を提供することにある。
適した積分回路を提供することにある。
本発明はフィルタを構成する積分回路において。
負荷用電流源としてカスコード接続したＰＮＰ トラン
ジスタを用いることによシ、出力抵抗を大幅に増加させ
、低周波領域まで積分作用を行なわせ得るようにしたも
のである。
ジスタを用いることによシ、出力抵抗を大幅に増加させ
、低周波領域まで積分作用を行なわせ得るようにしたも
のである。
以下１本発明の一実、施例を第１図により説明する。
第１図において、トランジスタＱｌ、Ｑ２のエミッタは
それぞれ接続されるとともに電流源ＡＩ Ｋ接続され、
トランジスタＱｌ−Ｑ２は差動対を構成している。また
トランジスタＱ１のベースは入力端子で１に接続され入
力信号電圧Ｗｉｎが加えられ、トランジスタＱ２のベー
スはバイアス電圧ＶＢＩが加えられる。さらにトランジ
スタＱ２のコレクタにはＰＮＰ ）７ンジスタＱ２＋の
コレクタとともに負荷用積分コンデンサＣが接続され、
出力端子Ｔ５として出力電圧Ｖｏｕｔ を発生する。
それぞれ接続されるとともに電流源ＡＩ Ｋ接続され、
トランジスタＱｌ−Ｑ２は差動対を構成している。また
トランジスタＱ１のベースは入力端子で１に接続され入
力信号電圧Ｗｉｎが加えられ、トランジスタＱ２のベー
スはバイアス電圧ＶＢＩが加えられる。さらにトランジ
スタＱ２のコレクタにはＰＮＰ ）７ンジスタＱ２＋の
コレクタとともに負荷用積分コンデンサＣが接続され、
出力端子Ｔ５として出力電圧Ｖｏｕｔ を発生する。
トランジスタＱ２１はさらにカスコード接続とな、９．
Ｑｚ＋のエミッタにトランジスタＱ５のコレクタが接続
され、Ｑ２１のベースはバイアス電圧１７Ｂｓが加えら
れる。トランジスタＱｓのベースハトランジスタＱ２２
０ベースとコレクタさらにＱｌのコレクタに接続され、
カレントミラー回路を構成し、トランジスタＱ１のコレ
クタ電流とトランジスタＱ２＋のコレクタ電流をｔｌぼ
等しくしている。いまトランジスタＱｚ＋のコレクタか
ら見た出力抵抗’ｋ ｒｏ、電流増幅率をｈｆｅとする
と、トランジスタＱＳとＱ２１ ｆカスコード接続する
ことにより、出力端子Ｔ３からＱ２＋側を見たインピー
ダンスＺｏはほぼ Ｚｏ ＝ ｈｆｓ ｒ。
Ｑｚ＋のエミッタにトランジスタＱ５のコレクタが接続
され、Ｑ２１のベースはバイアス電圧１７Ｂｓが加えら
れる。トランジスタＱｓのベースハトランジスタＱ２２
０ベースとコレクタさらにＱｌのコレクタに接続され、
カレントミラー回路を構成し、トランジスタＱ１のコレ
クタ電流とトランジスタＱ２＋のコレクタ電流をｔｌぼ
等しくしている。いまトランジスタＱｚ＋のコレクタか
ら見た出力抵抗’ｋ ｒｏ、電流増幅率をｈｆｅとする
と、トランジスタＱＳとＱ２１ ｆカスコード接続する
ことにより、出力端子Ｔ３からＱ２＋側を見たインピー
ダンスＺｏはほぼ Ｚｏ ＝ ｈｆｓ ｒ。
で表わされる。
したがって、積分回路の負荷電流源として、カスコード
接続したＰＮＰ ）ランジスタを用いること釦より、出
力インピーダンスをトランジスタ自身の出力抵抗のＭｅ
倍まで大きくすることができる。この結果、積分回路の
低周波側動作領域もｈｆｅ倍まで増大する（Ｑｌの出力
抵抗）Ｑ２１の出力抵抗とした場合）。また低周波側動
作領域を同じとすると積分コンデンサの容量値を１／ｈ
ｒｅに小さくでき、ＩＣ化する場合コンデンサを内蔵し
易くなまた、本発明の他の実施例を第３図に示す。
接続したＰＮＰ ）ランジスタを用いること釦より、出
力インピーダンスをトランジスタ自身の出力抵抗のＭｅ
倍まで大きくすることができる。この結果、積分回路の
低周波側動作領域もｈｆｅ倍まで増大する（Ｑｌの出力
抵抗）Ｑ２１の出力抵抗とした場合）。また低周波側動
作領域を同じとすると積分コンデンサの容量値を１／ｈ
ｒｅに小さくでき、ＩＣ化する場合コンデンサを内蔵し
易くなまた、本発明の他の実施例を第３図に示す。
第３図において、トランジスタＱ１のエミッタに抵抗Ｒ
１，）ランジスタＱ２のエミッタに抵抗Ｒ２が接続され
、前記抵抗Ｒ１，Ｒ２の他端が定電流源Ａ１にそれぞれ
接続されて、トランジスタＱ１、Ｑｌは差動対を構成し
ている。またトランジスタＱ１のベースは入力端子Ｔ１
に接続され入力信号電圧Ｖｉｎが加えられ、トランジス
タＱ２のベースはバイアス電圧ＶＢ＋が加えられる。さ
らにトランジスタＱ２のコレクタ電流はＱｌのコレクタ
にそれぞれエミッタが接続された差動対トランジスタＱ
ｓ 、Ｑａ Ｉｃより分流される。トランジスタＱ３の
ベースはバイアス電圧ＶＢ２が加えられ、トランジスタ
Ｑ４のベースは制御端子Ｔ２に接続され、前記分流の程
度を加減する制御電圧Ｖｃが’ｈに加えられる。またト
ランジスタＱ４のコレクタはトランジスタＱｚ＋のコレ
クタに接続されるとともに、他端が接地された負荷用コ
ンデンサＣにも接続される。さらに前記コレクタは出力
端子Ｔ、ｓにも接続され、出力電圧Ｖｏｕｔを生じる。
１，）ランジスタＱ２のエミッタに抵抗Ｒ２が接続され
、前記抵抗Ｒ１，Ｒ２の他端が定電流源Ａ１にそれぞれ
接続されて、トランジスタＱ１、Ｑｌは差動対を構成し
ている。またトランジスタＱ１のベースは入力端子Ｔ１
に接続され入力信号電圧Ｖｉｎが加えられ、トランジス
タＱ２のベースはバイアス電圧ＶＢ＋が加えられる。さ
らにトランジスタＱ２のコレクタ電流はＱｌのコレクタ
にそれぞれエミッタが接続された差動対トランジスタＱ
ｓ 、Ｑａ Ｉｃより分流される。トランジスタＱ３の
ベースはバイアス電圧ＶＢ２が加えられ、トランジスタ
Ｑ４のベースは制御端子Ｔ２に接続され、前記分流の程
度を加減する制御電圧Ｖｃが’ｈに加えられる。またト
ランジスタＱ４のコレクタはトランジスタＱｚ＋のコレ
クタに接続されるとともに、他端が接地された負荷用コ
ンデンサＣにも接続される。さらに前記コレクタは出力
端子Ｔ、ｓにも接続され、出力電圧Ｖｏｕｔを生じる。
トラン・ジスｌＯ？＋のベースはバイアス雷庄ＶＭＳπ
接続され、エミッタはトランジスタＱｓのコレクタに接
続され、カスコード接続となっている。トランジスタＱ
ＳのベースはトランジスタＱ６のベース、コレクタに接
続され、カレントミラー動作をし、トランジスタＱ６の
コレクタ電流とほぼ等しい電流がトランジスタＱｓのコ
レクタに流れ、さらにトランジスタＱ２１のコレクタに
ほぼ定電流として流れる。
接続され、エミッタはトランジスタＱｓのコレクタに接
続され、カスコード接続となっている。トランジスタＱ
ＳのベースはトランジスタＱ６のベース、コレクタに接
続され、カレントミラー動作をし、トランジスタＱ６の
コレクタ電流とほぼ等しい電流がトランジスタＱｓのコ
レクタに流れ、さらにトランジスタＱ２１のコレクタに
ほぼ定電流として流れる。
一方トランジスタＱア、Ｑｓのそれぞれのエミッタは接
続されるとともに、定電流源Ａ２に接続されている。定
電流源Ａ２の電流値は前記定電流源Ａ１の電流工０の号
のＩＯ／２の値としている。またトランジスタＱ７．Ｑ
８のベースはそれぞれ前記トランジスタＱ３、Ｑ４のベ
ースに接続され、同様の電流の分流作用をしている。し
たがってトランジスタＱ４のコレクタ電流とＱｓのコレ
クタ電流、 Ｑ４のコレクタ電流、Ｑｓのコレクタ電流
はそれぞれほぼ等しくしである。
続されるとともに、定電流源Ａ２に接続されている。定
電流源Ａ２の電流値は前記定電流源Ａ１の電流工０の号
のＩＯ／２の値としている。またトランジスタＱ７．Ｑ
８のベースはそれぞれ前記トランジスタＱ３、Ｑ４のベ
ースに接続され、同様の電流の分流作用をしている。し
たがってトランジスタＱ４のコレクタ電流とＱｓのコレ
クタ電流、 Ｑ４のコレクタ電流、Ｑｓのコレクタ電流
はそれぞれほぼ等しくしである。
このような構成においても前記効果は失われるものでな
いことは明白であ勺、さらに高岡特性が良好となり、積
分利得調節機能が追加されるので以下に説明する。
いことは明白であ勺、さらに高岡特性が良好となり、積
分利得調節機能が追加されるので以下に説明する。
端子Ｔ１の入力電圧ｆ Ｖｉｎ 、端子Ｔ３の出力電圧
をＶｏｕｔ、入力電圧によってトランジスタＱ４のコレ
クタに流れる交流電流’！Ｈ１ｓ、トランジスタＱＳ、
Ｑ４による電流１８の分流比（Ｑ４のコレクタに流れる
割合）ｔＫ、トランジスタＱ１、Ｑ２のエミッタ抵抗を
ｒｓとすると ｒ＠ ＋ ｒ＠ 十Ｒ＋ ＋ Ｒ１ が成立し、１ｓがコンデンサＣに流れることによシ、出
力電圧Ｖｏｕｔ ’ｉｔ得る。信号の角周波数ｆ：ｗと
すると、 となシ、（１１，＋２１式からこの回路の伝達関数Ｈｓ
Ｉｓｌ ｆ求めると、 とナシ、利得かに／Ｃ−（Ｒ＋＋Ｒ２＋２ｒｅ）で表わ
される積分回路であることを示している。またエミッタ
抵抗ｒ０はエミッタ電流工８により定まυ、Ｔ ｋ：ボルツマン定数 Ｔ：絶対温度 ９：電子の電荷 で表わされ、常温でエミッタ電流１０１ｔＡ におい
てｒ・＝２６００である。
をＶｏｕｔ、入力電圧によってトランジスタＱ４のコレ
クタに流れる交流電流’！Ｈ１ｓ、トランジスタＱＳ、
Ｑ４による電流１８の分流比（Ｑ４のコレクタに流れる
割合）ｔＫ、トランジスタＱ１、Ｑ２のエミッタ抵抗を
ｒｓとすると ｒ＠ ＋ ｒ＠ 十Ｒ＋ ＋ Ｒ１ が成立し、１ｓがコンデンサＣに流れることによシ、出
力電圧Ｖｏｕｔ ’ｉｔ得る。信号の角周波数ｆ：ｗと
すると、 となシ、（１１，＋２１式からこの回路の伝達関数Ｈｓ
Ｉｓｌ ｆ求めると、 とナシ、利得かに／Ｃ−（Ｒ＋＋Ｒ２＋２ｒｅ）で表わ
される積分回路であることを示している。またエミッタ
抵抗ｒ０はエミッタ電流工８により定まυ、Ｔ ｋ：ボルツマン定数 Ｔ：絶対温度 ９：電子の電荷 で表わされ、常温でエミッタ電流１０１ｔＡ におい
てｒ・＝２６００である。
一般にトランジスタの高周波性能を示す指数であるトラ
フ９フ１フ周ｆＴｆテはエミッタ電流により第４図に示
すような変化をする。高周波性能を良くするにはエミッ
タ電流を大きくしてｆＴが大きくとれる領域で使用すべ
きである。
フ９フ１フ周ｆＴｆテはエミッタ電流により第４図に示
すような変化をする。高周波性能を良くするにはエミッ
タ電流を大きくしてｆＴが大きくとれる領域で使用すべ
きである。
もし積分利得をエミッタ働抗ｒ０によシ定まるようにす
ると、前記した高周波性能を良くした状態でトランジス
タを使用する条件と一致せず不都合な場合が生じる。そ
こで本実施例では抵抗Ｒ１、Ｒ２および分流比Ｋを導入
し、トランジスタは常にｆＴが大きくなるエミッタ電流
で動作させ、積分利得は抵抗Ｒ１，Ｒ２および分流比Ｋ
によシ定めるようＫしである。さらに抵抗Ｒ＋、Ｒ２を
等しくＲｇとし、エミッタ抵抗ｒ０に比べて充分大きく
すると、（３）式はほぼ Ｈｓ（ｓｌ ＝□ ・・・・・・・・・（５）
ｓＣ・２ＲＢｌ で表わされる。
ると、前記した高周波性能を良くした状態でトランジス
タを使用する条件と一致せず不都合な場合が生じる。そ
こで本実施例では抵抗Ｒ１、Ｒ２および分流比Ｋを導入
し、トランジスタは常にｆＴが大きくなるエミッタ電流
で動作させ、積分利得は抵抗Ｒ１，Ｒ２および分流比Ｋ
によシ定めるようＫしである。さらに抵抗Ｒ＋、Ｒ２を
等しくＲｇとし、エミッタ抵抗ｒ０に比べて充分大きく
すると、（３）式はほぼ Ｈｓ（ｓｌ ＝□ ・・・・・・・・・（５）
ｓＣ・２ＲＢｌ で表わされる。
またＩＣ化したコンデンサ容量Ｃおよび抵抗Ｒ１の値が
ばらついて、積分利得が変化した場合、制御端子Ｔ２の
制御電圧Ｖｃを制御することによシトランジスタＱ４の
コレクタを流れる信号電流の分流比Ｋを制御し、所望の
積分利得とすることができる。
ばらついて、積分利得が変化した場合、制御端子Ｔ２の
制御電圧Ｖｃを制御することによシトランジスタＱ４の
コレクタを流れる信号電流の分流比Ｋを制御し、所望の
積分利得とすることができる。
また抵抗Ｒｍｉ用いることで入力ダイナミックレンジを
拡大でき、歪、雑音特性を良好にすることができる。
拡大でき、歪、雑音特性を良好にすることができる。
第５図に本発明の他の実施例を示す。第５図において、
第３図と同じ構成については同じ符号を付しである。ト
ランジスタＱ＋ｏ、Ｑ＋＋、Ｑ１０ 、 Ｑ＋ｓ定電流
源Ａｓは直流レベルシフト形のエミッタ７オロワーを構
成している。コンデンサＣの積分出力はトランジスタＱ
、 ＋ ｏのベースに加えられ、エミッタから端子Ｔａ
ｔ経て出力電圧Ｖｏｕｔ として取り出される。また一
方、トランジスタＱＮ、Ｑ１０ 、Ｑ、＋ｓを経てトラ
ンジスタＱ２のベースにも加えられ、負帰還ループを構
成する。
第３図と同じ構成については同じ符号を付しである。ト
ランジスタＱ＋ｏ、Ｑ＋＋、Ｑ１０ 、 Ｑ＋ｓ定電流
源Ａｓは直流レベルシフト形のエミッタ７オロワーを構
成している。コンデンサＣの積分出力はトランジスタＱ
、 ＋ ｏのベースに加えられ、エミッタから端子Ｔａ
ｔ経て出力電圧Ｖｏｕｔ として取り出される。また一
方、トランジスタＱＮ、Ｑ１０ 、Ｑ、＋ｓを経てトラ
ンジスタＱ２のベースにも加えられ、負帰還ループを構
成する。
したがって第５図の伝達関数Ｈｓ ｆｓｌは。
となり、カットオフ周波数ｗ（１が
である低域通過フィルタとなる。
そしてこの場合、コンデンサＣおよび抵抗Ｒｍのげさつ
きは分流比にの制御によシ、正確に設定できる。また、
コンデンサＣおよび抵抗ＲｇＯ値が小さくても１分流比
Ｋｉ小さくすることにょシ、カットオフ周波数Ｗ。を低
くできるので、カットオフ周波数の比較的低いフィルタ
でもコンデンサＣおよび抵抗をＩＣに内蔵できるので、
ＩＣ化の効果は大きくなる。
きは分流比にの制御によシ、正確に設定できる。また、
コンデンサＣおよび抵抗ＲｇＯ値が小さくても１分流比
Ｋｉ小さくすることにょシ、カットオフ周波数Ｗ。を低
くできるので、カットオフ周波数の比較的低いフィルタ
でもコンデンサＣおよび抵抗をＩＣに内蔵できるので、
ＩＣ化の効果は大きくなる。
また第６図に本発明の積分回路を高域通過フィルタとし
たさらに別の実施例を示す。第６図において第３図、第
５図と同じ構成には同じ符号を付しである。入力電圧Ｖ
ｉｎは端子Ｔ５を経て、負荷コンデンサＣに加えられる
。コンデンサＣの他端はトランジスタＱ４のコレクタに
接続されている。
たさらに別の実施例を示す。第６図において第３図、第
５図と同じ構成には同じ符号を付しである。入力電圧Ｖ
ｉｎは端子Ｔ５を経て、負荷コンデンサＣに加えられる
。コンデンサＣの他端はトランジスタＱ４のコレクタに
接続されている。
トランジスタＱ１のベースはバイアス電圧ＶＢ３に接続
されている。したがって、第６図の伝達関数Ｈ６ｆｓｌ
は Ｈ４ｆＢｌ＝−一−−−−−−− ・・・・・・・・
・（８）１＋− ８Ｃ・２ＲＥ！ で表わされ、高域通過フィルタを示している。
されている。したがって、第６図の伝達関数Ｈ６ｆｓｌ
は Ｈ４ｆＢｌ＝−一−−−−−−− ・・・・・・・・
・（８）１＋− ８Ｃ・２ＲＥ！ で表わされ、高域通過フィルタを示している。
第５図の実施例と同様の効果が得られることは明白であ
る。
る。
さらに一般的な積分回路の応用として、第７図に示す双
二次形フィルタがある。第７図において、Ｇ＋、Ｇ２は
積分回路で、積分利得はそれぞれ、Ｇ１、Ｇ２である。
二次形フィルタがある。第７図において、Ｇ＋、Ｇ２は
積分回路で、積分利得はそれぞれ、Ｇ１、Ｇ２である。
またＧ５−Ｇ４、Ｇ５はそれぞれ入力電圧Ｖｉｎの大き
さを定める定数ｃ、ｂ、ａｉ与える係数回路を示す。入
力電圧Ｖｉｎは端子Ｔ６に加えられ、出力電圧Ｖｏｕｔ
は端子ＴｙＫ現わされる。第７図の回路の伝達関数Ｈｙ
ｆｓｌは で表わされ、ａ、ｂ、ｃの値によシ低域通過、高域通過
、帯域通過などの各種フィルタを構成することができる
。
さを定める定数ｃ、ｂ、ａｉ与える係数回路を示す。入
力電圧Ｖｉｎは端子Ｔ６に加えられ、出力電圧Ｖｏｕｔ
は端子ＴｙＫ現わされる。第７図の回路の伝達関数Ｈｙ
ｆｓｌは で表わされ、ａ、ｂ、ｃの値によシ低域通過、高域通過
、帯域通過などの各種フィルタを構成することができる
。
第８図に第７図における係数ａ、ｂ、ｃをそれぞれａ
＝ ０１ｂ＝ｏ、ｃ ＝ １とした低域通過フィルタを
構成する本発明の実施例を示す。第８図において、第７
図の積分回路ａ＋に相当する回路のトランジスタは１０
０番代、Ｇ２に相当するトランジスタは２００番代の符
号を付し、２桁代までは第５図の構成と同じものは同じ
符号とした。また分流比を制御する制御電圧ｖ０および
カスコード用バイアス電圧ｖＢ５は両積分回路とも共通
とし、等しい分流比にとしである。したがって第８図の
回路の伝達関数Ｈ６１ｓｌは（９）式から ・・・・・・・・・０〔 となシ、２次の低域通過特性を示す。
＝ ０１ｂ＝ｏ、ｃ ＝ １とした低域通過フィルタを
構成する本発明の実施例を示す。第８図において、第７
図の積分回路ａ＋に相当する回路のトランジスタは１０
０番代、Ｇ２に相当するトランジスタは２００番代の符
号を付し、２桁代までは第５図の構成と同じものは同じ
符号とした。また分流比を制御する制御電圧ｖ０および
カスコード用バイアス電圧ｖＢ５は両積分回路とも共通
とし、等しい分流比にとしである。したがって第８図の
回路の伝達関数Ｈ６１ｓｌは（９）式から ・・・・・・・・・０〔 となシ、２次の低域通過特性を示す。
ここでＲｌｏｔ ： ＲＩ０２ ： ＲＢ＋ 、 Ｒ２
０１＝ Ｒ２０２” ＲＨ２とした。またトランジスタ
Ｑ９はカレントミラー動作をよシ正確にするためのベー
ス電流補償トランジスタである。なお第８図の実施例に
おいても本発明の効果は前記実施例と同じであることは
明白である。
０１＝ Ｒ２０２” ＲＨ２とした。またトランジスタ
Ｑ９はカレントミラー動作をよシ正確にするためのベー
ス電流補償トランジスタである。なお第８図の実施例に
おいても本発明の効果は前記実施例と同じであることは
明白である。
上記実施例はＰＮＰ負荷トランジスタ側をカスコードに
して出力インピーダンスを大きくしているが、差動対を
構成するＮＰＮ側トランジスタをカスコードにしても同
様の効果が得られることは明白である。
して出力インピーダンスを大きくしているが、差動対を
構成するＮＰＮ側トランジスタをカスコードにしても同
様の効果が得られることは明白である。
本発明によれば、積分回路の負荷電流源のインピーダン
スを大きくとれるので、積分回路の低周波側動作領域を
広くすることができる。また動作領域を同じとすると積
分コンデンサの容量値を小さくでき、ＩＣ化する場合に
好都合となる。
スを大きくとれるので、積分回路の低周波側動作領域を
広くすることができる。また動作領域を同じとすると積
分コンデンサの容量値を小さくでき、ＩＣ化する場合に
好都合となる。
第１図は本発明の一実施例を示す回路図、第２図はトラ
ンジスタの静特性を示すグラフ、第３図は他の実施例を
示す回路図、第４図はトランジシロン周波数ｆ！とエミ
ッタ電流の関係を示すグラフ、第５図はさらに別の実施
例を示す回路図、第６図はまた別の実施例を示す回路図
、第７図は一般的な双二次フィルタを示すブロック図、
第８図は本発明のもう１つ別の実施例を示す回路図、で
ある。 Ｔ１・・・入力端子、Ｔ３・・・出力端子−ＱＳ−Ｑ２
＋・・・負荷トランジスタ。
ンジスタの静特性を示すグラフ、第３図は他の実施例を
示す回路図、第４図はトランジシロン周波数ｆ！とエミ
ッタ電流の関係を示すグラフ、第５図はさらに別の実施
例を示す回路図、第６図はまた別の実施例を示す回路図
、第７図は一般的な双二次フィルタを示すブロック図、
第８図は本発明のもう１つ別の実施例を示す回路図、で
ある。 Ｔ１・・・入力端子、Ｔ３・・・出力端子−ＱＳ−Ｑ２
＋・・・負荷トランジスタ。
Claims (1)
- １）差動対を構成する第１および第２のトランジスタと
、前記第２のトランジスタのコレクタとコレクタが接続
され、ベースがバイアス電圧に接続された第３のトラン
ジスタと、コレクタが前記第３のトランジスタのエミッ
タに接続された第４のトランジスタと、前記第２のトラ
ンジスタのコレクタに接続された負荷コンデンサと、か
ら成り、前記差動対を介して入力される信号電圧の積分
出力を前記コンデンサの端子電圧として得るようにした
ことを特徴とする積分回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61002044A JPH0738556B2 (ja) | 1986-01-10 | 1986-01-10 | 積分回路 |
| EP87100029A EP0232699B1 (en) | 1986-01-10 | 1987-01-02 | An amplifier circuit suitable for use as an active filter circuit |
| DE87100029T DE3785942T2 (de) | 1986-01-10 | 1987-01-02 | Verstärkeranordnung für ein aktives Filter. |
| US07/000,770 US4748422A (en) | 1986-01-10 | 1987-01-06 | Amplifier circuit suitable for use as an active filter circuit |
| KR1019870000119A KR940005375B1 (ko) | 1986-01-10 | 1987-01-09 | 증폭 회로 |
| CN87100128.4A CN1004600B (zh) | 1986-01-10 | 1987-01-10 | 适用于源滤波器电路的放大电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61002044A JPH0738556B2 (ja) | 1986-01-10 | 1986-01-10 | 積分回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62160809A true JPS62160809A (ja) | 1987-07-16 |
| JPH0738556B2 JPH0738556B2 (ja) | 1995-04-26 |
Family
ID=11518325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61002044A Expired - Lifetime JPH0738556B2 (ja) | 1986-01-10 | 1986-01-10 | 積分回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738556B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03243012A (ja) * | 1990-02-21 | 1991-10-30 | Victor Co Of Japan Ltd | 遅延回路 |
| WO1995004401A1 (fr) * | 1993-07-27 | 1995-02-09 | Fujitsu Limited | Circuit filtrant |
| US5751185A (en) * | 1993-07-27 | 1998-05-12 | Fujitsu Limited | Low pass filter circuit utilizing transistors as inductive elements |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS619922U (ja) * | 1984-06-25 | 1986-01-21 | ソニー株式会社 | ロ−パスフイルタ |
-
1986
- 1986-01-10 JP JP61002044A patent/JPH0738556B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS619922U (ja) * | 1984-06-25 | 1986-01-21 | ソニー株式会社 | ロ−パスフイルタ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03243012A (ja) * | 1990-02-21 | 1991-10-30 | Victor Co Of Japan Ltd | 遅延回路 |
| WO1995004401A1 (fr) * | 1993-07-27 | 1995-02-09 | Fujitsu Limited | Circuit filtrant |
| US5751185A (en) * | 1993-07-27 | 1998-05-12 | Fujitsu Limited | Low pass filter circuit utilizing transistors as inductive elements |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0738556B2 (ja) | 1995-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6155806B2 (ja) | ||
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| JPH0121642B2 (ja) | ||
| EP0352790B1 (en) | Integrator and active filter including integrator with simple phase compensation | |
| JPS62160809A (ja) | 積分回路 | |
| JP2625552B2 (ja) | フィルタ回路 | |
| JPH0648775B2 (ja) | リープフロッグ・フィルタ | |
| JPS62160808A (ja) | 積分回路 | |
| JPS63193710A (ja) | 積分回路 | |
| JP2776019B2 (ja) | 定電圧回路 | |
| JP2901248B2 (ja) | 可変リアクタンス回路 | |
| JP3360911B2 (ja) | 差動増幅回路 | |
| JPH057126A (ja) | 積分回路 | |
| JPH066612Y2 (ja) | 可変利得回路 | |
| JPH0817306B2 (ja) | フィルタ回路 | |
| JPH0817310B2 (ja) | ローパスフィルタ回路 | |
| JPH0648776B2 (ja) | アクティブ・フィルタ | |
| JPH0452646B2 (ja) | ||
| JPS59183514A (ja) | 可変利得差動増幅回路 | |
| JPH04215315A (ja) | レベルシフト回路 | |
| JPH0775298B2 (ja) | フイルタ回路 | |
| JPS5811160B2 (ja) | リトクセイギヨソウチ | |
| JPH0817305B2 (ja) | トラップフィルタ回路 | |
| JPH0817308B2 (ja) | バンドパスフィルタ回路 | |
| JPS61287306A (ja) | アナログ加算回路 |