JPH0648775B2 - リープフロッグ・フィルタ - Google Patents
リープフロッグ・フィルタInfo
- Publication number
- JPH0648775B2 JPH0648775B2 JP1130774A JP13077489A JPH0648775B2 JP H0648775 B2 JPH0648775 B2 JP H0648775B2 JP 1130774 A JP1130774 A JP 1130774A JP 13077489 A JP13077489 A JP 13077489A JP H0648775 B2 JPH0648775 B2 JP H0648775B2
- Authority
- JP
- Japan
- Prior art keywords
- current source
- current
- transistor
- circuit
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/126—Frequency selective two-port networks using amplifiers with feedback using a single operational amplifier
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、リープフロッグ・フィルタに関し、性能指数
Ｑと中心周波数０の調整が容易なものに係る。
Ｑと中心周波数０の調整が容易なものに係る。
第９図は、アクティブ・フィルタの一例であるバイカッ
ド回路であり、ローパス・フィルタを構成している。一
般的なローパス・フィルタの伝達関数Ｔ(S)は、次のよ
うな関係式で表される。
ド回路であり、ローパス・フィルタを構成している。一
般的なローパス・フィルタの伝達関数Ｔ(S)は、次のよ
うな関係式で表される。
〔但し、ω０は角周波数，ｓは複素変数， Ｑはコイルの損失係数，Ｈは利得係数〕 第９図のバイカッド回路の入力電圧Ｖ１と出力電圧Ｖ２
との関係を、伝達関数Ｔ(S)で表すと、次式のように表
される。
との関係を、伝達関数Ｔ(S)で表すと、次式のように表
される。
(1)式と(2)式の各項の係数が等しいものとすると、角周
波数ω０，性能指数Ｑは、次のような関係式で表され
る。
波数ω０，性能指数Ｑは、次のような関係式で表され
る。
ω０ ２＝１／Ｒ３Ｒ４Ｃ１Ｃ２………(3) Ｑ＝（Ｒ１ ２Ｃ１／Ｒ２Ｒ４Ｃ２）1/2……(4) (3),(4)式から明らかなように中心周波数０と性能指
数Ｑを可変する為には、抵抗Ｒ１乃至Ｒ４或いはコンデ
ンサＣ１，Ｃ２の回路定数を可変させる必要がある。バ
イカッド回路にあっては、これらの中心周波数０と性
能指数Ｑを可変する為に、抵抗Ｒ１乃至Ｒ４或いはコン
デンサＣ１，Ｃ２を外付けの部品とし、その回路定数を
変えることによってフィルタ特性の調整をする必要があ
る。従って、従来のバイカド回路のようなアクティブ・
フィルタでは、演算増幅器や抵抗及びコンデンサ等の多
数の部品が混成集積化されて形成されているのが通例で
ある。
数Ｑを可変する為には、抵抗Ｒ１乃至Ｒ４或いはコンデ
ンサＣ１，Ｃ２の回路定数を可変させる必要がある。バ
イカッド回路にあっては、これらの中心周波数０と性
能指数Ｑを可変する為に、抵抗Ｒ１乃至Ｒ４或いはコン
デンサＣ１，Ｃ２を外付けの部品とし、その回路定数を
変えることによってフィルタ特性の調整をする必要があ
る。従って、従来のバイカド回路のようなアクティブ・
フィルタでは、演算増幅器や抵抗及びコンデンサ等の多
数の部品が混成集積化されて形成されているのが通例で
ある。
従来のアクティブ・フィルタでは、部品点数が多くコス
ト高となる欠点があると共にフィルタの中心周波数０
や性能指数Ｑを調整する場合に、所望のフィルタ特性に
従ってプリント基板に回路定数の異なる部品を取り付け
て調整しなければならない煩雑さがある。
ト高となる欠点があると共にフィルタの中心周波数０
や性能指数Ｑを調整する場合に、所望のフィルタ特性に
従ってプリント基板に回路定数の異なる部品を取り付け
て調整しなければならない煩雑さがある。
本発明の主な目的は、部品点数を低減したリープフロッ
グ・フィルタを提供するにある。
グ・フィルタを提供するにある。
又、本発明の他の目的は、フィルタの中心周波数０や
性能指数Ｑの調整が容易なリープフロッグ・フィルタを
提供するにある。
性能指数Ｑの調整が容易なリープフロッグ・フィルタを
提供するにある。
本発明のリープフロッグ・フィルタは、第１と第２の積
分器と、該第１と該第２の積分器にバイアス電流を供給
する第１と第２の電流源回路と、該第１と該第２の電流
源回路から各積分器に供給される電流の総和を調整する
第３の電流源回路とから構成されている。
分器と、該第１と該第２の積分器にバイアス電流を供給
する第１と第２の電流源回路と、該第１と該第２の電流
源回路から各積分器に供給される電流の総和を調整する
第３の電流源回路とから構成されている。
本発明のリープフロッグ・フィルタは、リープフロッグ
・フィルタを構成する第１と第２の積分器の電流源回路
を制御することにより、入出力段の積分器を構成する夫
々の演算増幅器のバイアス電流の比を変えることにより
相互コンダクタンスを可変して性能指数Ｑを制御すると
共に演算増幅器のバイアス電流を可変することで、中心
周波数０を制御するものである。
・フィルタを構成する第１と第２の積分器の電流源回路
を制御することにより、入出力段の積分器を構成する夫
々の演算増幅器のバイアス電流の比を変えることにより
相互コンダクタンスを可変して性能指数Ｑを制御すると
共に演算増幅器のバイアス電流を可変することで、中心
周波数０を制御するものである。
第１図は、本発明に係るリープフロッグ・フィルタの一
実施例を示すものである。
実施例を示すものである。
第１図に於いて、入力端子１は、演算増幅器３の正転端
子に接続され、その出力端子がコンデンサ４に接続され
ると共に演算増幅器５の正転端子に接続されている。演
算増幅器５の出力端子は、演算増幅器３の反転端子に接
続されると共に、コンデンサ６に接続され、演算増幅器
５の出力端子が出力端子２に接続されている。又、演算
増幅器５の反転端子は、コンデンサ６と出力端子２に接
続されている。演算増幅器３は、その出力端子に接続さ
れたコンデンサ４とによって、積分回路を構成し、同様
に演算増幅器５もコンデンサ６とによって積分回路を構
成し２次のリープフロッグ・フィルタを形成している。
子に接続され、その出力端子がコンデンサ４に接続され
ると共に演算増幅器５の正転端子に接続されている。演
算増幅器５の出力端子は、演算増幅器３の反転端子に接
続されると共に、コンデンサ６に接続され、演算増幅器
５の出力端子が出力端子２に接続されている。又、演算
増幅器５の反転端子は、コンデンサ６と出力端子２に接
続されている。演算増幅器３は、その出力端子に接続さ
れたコンデンサ４とによって、積分回路を構成し、同様
に演算増幅器５もコンデンサ６とによって積分回路を構
成し２次のリープフロッグ・フィルタを形成している。
電流源回路７は、演算増幅器３，５に供給されるバイア
ス電流を制御する為の差動増幅回路で構成されている。
差動対を形成するトランジスタＱ18，Ｑ19と、それらの
エミッタに接続された抵抗Ｒ13，Ｒ12の他端が共通接続
され、可変電流源回路８に接続されている。トランジス
タＱ18，Ｑ19のベース間には、可変電圧源９が接続され
ている。
ス電流を制御する為の差動増幅回路で構成されている。
差動対を形成するトランジスタＱ18，Ｑ19と、それらの
エミッタに接続された抵抗Ｒ13，Ｒ12の他端が共通接続
され、可変電流源回路８に接続されている。トランジス
タＱ18，Ｑ19のベース間には、可変電圧源９が接続され
ている。
第２図は、第１図のリープフロッグ・フィルタのより具
体化された一実施例が示されている。図に於いて、演算
増幅器３は、トランジスタ差動対をなすトランジスタＱ
３，Ｑ４のコレクタがトランジスタＱ５，Ｑ６のコレク
タに夫々接続され、トランジスタＱ５，Ｑ６は、電流ミ
ラー回路を形成している。トランジスタＱ３，Ｑ４の共
通接続されたエミッタにトランジスタＱ１のコレクタが
接続され、そのエミッタが電源電圧Ｂに接続されてい
る。トランジスタＱ３，Ｑ４のベースにダイオード
Ｄ２，Ｄ３のカソードの夫々が接続され、それらのアノ
ードが共通接続されてダイオードＤ１のカソードに接続
され、そのダイオードＤ１のアノードが電源電圧Ｂに接
続されている。トランジスタＱ３，Ｑ４のベースがトラ
ンジスタＱ８，Ｑ９のコレクタに接続され、Ｑ８，Ｑ９
のエミッタ間には、抵抗Ｒ10が接続されると共にＱ８，
Ｑ９の各エミッタは、電流源を介して接地されている。
トランジスタＱ３，Ｑ５の共通接続されたコレクタにコ
ンデンサ４が接続され、演算増幅器３とコンデンサ４と
によって積分回路を形成して次段の演算増幅器５の入力
端子に接続されている。
体化された一実施例が示されている。図に於いて、演算
増幅器３は、トランジスタ差動対をなすトランジスタＱ
３，Ｑ４のコレクタがトランジスタＱ５，Ｑ６のコレク
タに夫々接続され、トランジスタＱ５，Ｑ６は、電流ミ
ラー回路を形成している。トランジスタＱ３，Ｑ４の共
通接続されたエミッタにトランジスタＱ１のコレクタが
接続され、そのエミッタが電源電圧Ｂに接続されてい
る。トランジスタＱ３，Ｑ４のベースにダイオード
Ｄ２，Ｄ３のカソードの夫々が接続され、それらのアノ
ードが共通接続されてダイオードＤ１のカソードに接続
され、そのダイオードＤ１のアノードが電源電圧Ｂに接
続されている。トランジスタＱ３，Ｑ４のベースがトラ
ンジスタＱ８，Ｑ９のコレクタに接続され、Ｑ８，Ｑ９
のエミッタ間には、抵抗Ｒ10が接続されると共にＱ８，
Ｑ９の各エミッタは、電流源を介して接地されている。
トランジスタＱ３，Ｑ５の共通接続されたコレクタにコ
ンデンサ４が接続され、演算増幅器３とコンデンサ４と
によって積分回路を形成して次段の演算増幅器５の入力
端子に接続されている。
演算増幅器５は、差動対をなすトランジスタＱ12，Ｑ13
の夫々のコレクタにトランジスタＱ14，Ｑ15のコレクタ
が接続され、トランジスタＱ14，Ｑ15が、電流ミラー回
路を形成している。トランジスタＱ12，Ｑ13の共通接続
されたエミッタがトランジスタＱ10のコレクタに接続さ
れ、そのエミッタが電源電圧Ｂに接続されている。トラ
ンジスタＱ12，Ｑ13のベースに夫々ダイオードＤ５，Ｄ
６のカソードが接続され、それらのアノードが共通接続
されてダイオードＤ４のカソードに接続され、そのアノ
ードが電源電圧Ｂに接続されている。トランジスタ
Ｑ16，Ｑ17のエミッタ間には、抵抗Ｒ11が接続され、Ｑ
16，Ｑ17のエミッタは夫々電流源を介して接地されてい
る。トランジスタＱ16のベースが演算増幅器３のコンデ
ンサ４の接続された出力端子に接続されている。トラン
ジスタＱ12，Ｑ14の共通接続されたコレクタにコンデン
サ６が接続されて演算増幅器５と共に積分回路を形成
し、且つ、前段の演算増幅器３の第２の入力端子に接続
されている。
の夫々のコレクタにトランジスタＱ14，Ｑ15のコレクタ
が接続され、トランジスタＱ14，Ｑ15が、電流ミラー回
路を形成している。トランジスタＱ12，Ｑ13の共通接続
されたエミッタがトランジスタＱ10のコレクタに接続さ
れ、そのエミッタが電源電圧Ｂに接続されている。トラ
ンジスタＱ12，Ｑ13のベースに夫々ダイオードＤ５，Ｄ
６のカソードが接続され、それらのアノードが共通接続
されてダイオードＤ４のカソードに接続され、そのアノ
ードが電源電圧Ｂに接続されている。トランジスタ
Ｑ16，Ｑ17のエミッタ間には、抵抗Ｒ11が接続され、Ｑ
16，Ｑ17のエミッタは夫々電流源を介して接地されてい
る。トランジスタＱ16のベースが演算増幅器３のコンデ
ンサ４の接続された出力端子に接続されている。トラン
ジスタＱ12，Ｑ14の共通接続されたコレクタにコンデン
サ６が接続されて演算増幅器５と共に積分回路を形成
し、且つ、前段の演算増幅器３の第２の入力端子に接続
されている。
トランジスタＱ１，Ｑ２のベースが共通接続されて電流
ミラー回路10を形成し、トランジスタＱ10，Ｑ11のベー
スが共通接続されて電流ミラー回路１１を形成し、電流
源回路７からのバイアス電流が各演算増幅器３，５に供
給されている。電流源回路７は、トランジスタＱ11のベ
ース・コレクタがトランジスタＱ18のコレクタに接続さ
れ、トランジスタＱ２のベース・コレクタがトランジス
タＱ19のコレクタに接続され、それらトランジスタ
Ｑ18，Ｑ19のエミッタには、抵抗Ｒ12，Ｒ13が接続さ
れ、それらの他端が共通接続され、可変電流源回路８に
接続されている。トランジスタＱ18，Ｑ19のベース間に
は、可変電圧源９が接続されている。電流ミラー回路１
１，１０は第１と第２の電流源回路、可変電流源８は第
３の電流源回路を構成する。
ミラー回路10を形成し、トランジスタＱ10，Ｑ11のベー
スが共通接続されて電流ミラー回路１１を形成し、電流
源回路７からのバイアス電流が各演算増幅器３，５に供
給されている。電流源回路７は、トランジスタＱ11のベ
ース・コレクタがトランジスタＱ18のコレクタに接続さ
れ、トランジスタＱ２のベース・コレクタがトランジス
タＱ19のコレクタに接続され、それらトランジスタ
Ｑ18，Ｑ19のエミッタには、抵抗Ｒ12，Ｒ13が接続さ
れ、それらの他端が共通接続され、可変電流源回路８に
接続されている。トランジスタＱ18，Ｑ19のベース間に
は、可変電圧源９が接続されている。電流ミラー回路１
１，１０は第１と第２の電流源回路、可変電流源８は第
３の電流源回路を構成する。
電流源回路７は、第２図の実施例に限定することなく、
第３図に示すような回路でもよい。即ち、第３図の実施
例では、ダイオード接続されたトランジスタＱ11，Ｑ２
のベース・コレクタの夫々にトランジスタＱ23とＱ24の
コレクタが接続され、トランジスタＱ23とＱ24のエミッ
タ間に抵抗Ｒ14が接続されての両端にトランジスタ
Ｑ21，Ｑ22のコレクタが接続されている。トランジスタ
Ｑ21，Ｑ22は、ベースを共通とするトランジスタＱ20と
によって電流ミラー回路を形成している。トランジスタ
Ｑ20のベース・コレクタには、可変電流源回路８が接続
され、トランジスタＱ21，Ｑ22のコレクタ電流を供給し
ている。又、トランジスタＱ23とＱ24のベースには、電
圧源１２，１３が接続され、電圧源１３は、可変型であ
る。第３図は、トランジスタＱ20，Ｑ21，Ｑ22，可変電
流源回路８が第３の電流源回路を構成する。
第３図に示すような回路でもよい。即ち、第３図の実施
例では、ダイオード接続されたトランジスタＱ11，Ｑ２
のベース・コレクタの夫々にトランジスタＱ23とＱ24の
コレクタが接続され、トランジスタＱ23とＱ24のエミッ
タ間に抵抗Ｒ14が接続されての両端にトランジスタ
Ｑ21，Ｑ22のコレクタが接続されている。トランジスタ
Ｑ21，Ｑ22は、ベースを共通とするトランジスタＱ20と
によって電流ミラー回路を形成している。トランジスタ
Ｑ20のベース・コレクタには、可変電流源回路８が接続
され、トランジスタＱ21，Ｑ22のコレクタ電流を供給し
ている。又、トランジスタＱ23とＱ24のベースには、電
圧源１２，１３が接続され、電圧源１３は、可変型であ
る。第３図は、トランジスタＱ20，Ｑ21，Ｑ22，可変電
流源回路８が第３の電流源回路を構成する。
リープフロッグ・フィルタを構成する積分回路を第４図
に示し、それに基づき積分回路の動作を説明する。第４
図は演算増幅器３とコンデンサ４からなる積分回路であ
る。図のように入力電圧をＶｉ、出力電圧をＶ０とし、
バイアス電流をＩ１，ＩＸとする。信号成分の電流をｉ
０とし、抵抗Ｒ10に流れる電流をｉａとすると、トラン
ジスタＱ８，Ｑ９のベース間に加わる交流電圧がＶｉで
あるとすると、次式の関係が成り立つ。
に示し、それに基づき積分回路の動作を説明する。第４
図は演算増幅器３とコンデンサ４からなる積分回路であ
る。図のように入力電圧をＶｉ、出力電圧をＶ０とし、
バイアス電流をＩ１，ＩＸとする。信号成分の電流をｉ
０とし、抵抗Ｒ10に流れる電流をｉａとすると、トラン
ジスタＱ８，Ｑ９のベース間に加わる交流電圧がＶｉで
あるとすると、次式の関係が成り立つ。
ｉａ＝Ｖｉ／Ｒ10……(5) トランジスタＱ３，Ｑ４のベース電圧差をＶａとすると
次式のように表される。
次式のように表される。
Ｖａ＝ＶＴ１ｎ（Ｉ１＋ｉａ）／ＩS1 −ＶＴ１ｎ（Ｉ１−ｉａ）／ＩS1 ＝ＶＴ１ｎ（Ｉ１＋ｉａ）／（Ｉ１−ｉａ）……(6) Ｖａ＝ＶＴ１ｎ（ＩＸ＋ｉ０）／ＩS2 −ＶＴ１ｎ（ＩＸ−ｉ０）／ＩS2 ＝ＶＴ１ｎ（ＩＸ＋ｉ０）／（ＩＸ−ｉ０）……(7) 〔但し、ＩS1，ＩS2は、トランジスタＱ３，Ｑ４のベー
ス・エミッタ間の飽和電流であって、互いに等しいもの
とし、ＶＴは、熱電圧である。〕 (6)式と(7)式から次式が成り立つ。
ス・エミッタ間の飽和電流であって、互いに等しいもの
とし、ＶＴは、熱電圧である。〕 (6)式と(7)式から次式が成り立つ。
１ｎ（Ｉ１＋ｉａ）／（Ｉ１−ｉａ） ＝１ｎ（ＩＸ＋ｉ０）／（ＩＸ−ｉ０） （Ｉ１＋ｉａ）／（Ｉ１−ｉａ） ＝（ＩＸ＋ｉ０）／（ＩＸ−ｉ０） 上記の式を整理し、(5)式を代入することによって、信
号電流ｉ０は、次式のように表される。
号電流ｉ０は、次式のように表される。
ｉ０＝ＩＸｉａ／Ｉ１＝ＩＸΔＶｉ／Ｉ１Ｒ10……(8) 一方、積分器の出力電圧Ｖ０は、 Ｖ０＝ｉ０／ｓＣ〔但し、ｓ＝ｊω〕 と表され、上記の式に(8)式を代入することにより、 Ｖ０＝ＩＸＶｉ／Ｉ１Ｒ10ｓＣ……(9) となる。従って、(9)式から次式が成り立つ。
又、相互コンダクタンスｇｍは、(9)式より、 と表すと、第４図の積分回路の伝達関数Ｔ(S)は、(10),
(11)式から次式のように表される。
(11)式から次式のように表される。
Ｔ(S)＝Ｖ０／Ｖｉ＝ｇｍ／ｓＣ＝１／ｓｒＣ 〔但し、ｒ＝１／ｇｍとする。〕 演算増幅器３の相互コンダクタンスｇｍは、出力抵抗ｒ
とｒ＝１／ｇｍの関係にあり、積分器の伝達関数Ｔ(S)
は、バイアス電流Ｉ１，ＩＸ，抵抗Ｒ10の関数に依存す
ることが明らかである。即ち、積分回路は、バイアス電
流ＩＸを制御することにより積分器の伝達関数Ｔ(S)が
変動することを示している。
とｒ＝１／ｇｍの関係にあり、積分器の伝達関数Ｔ(S)
は、バイアス電流Ｉ１，ＩＸ，抵抗Ｒ10の関数に依存す
ることが明らかである。即ち、積分回路は、バイアス電
流ＩＸを制御することにより積分器の伝達関数Ｔ(S)が
変動することを示している。
次に、この積分回路を用い第１図に示した２次のリープ
フロッグ・フィルタについて第５図の２次ローパスフィ
ルタの等価回路に基づき説明する。
フロッグ・フィルタについて第５図の２次ローパスフィ
ルタの等価回路に基づき説明する。
第５図の等価回路から次式が成り立つ。
Ｉ１＝Ｙ１（Ｖ１−Ｖ２）……(12) Ｖ２＝Ｚ２・Ｉ１……(13) これを電圧量に変換すると、次式のように表される。
ＶＩ１＝ＴY1（Ｖ１−Ｖ２）……(14) Ｖ２＝ＴZ2・ＶI1……(15) 又、ＴY1＝１／ｓＬ〔但し、ｓ＝ｊω〕 ＴZ2＝１／（１＋ｓＣ） と表され、この関係式から第６図のシグナル図が表示で
きる。
きる。
ここで、第５図の等価回路で示したコイルＬのアドミタ
ンスＹ１は、次のように表される。
ンスＹ１は、次のように表される。
又、ｇｍ＝１／ｒであるので、(16)式は(17)式のように
なる。
なる。
Ａ(s)＝１／ｓＬｒ……(17) ｒ＝１とすると、(18)式で表される。
Ａ(s)＝１／ｓＬ……(18) 一方、第５図の等価回路のインピーダンスＺ２を伝達関
数Ｂ(s)で表すと、(19)式のようになる。
数Ｂ(s)で表すと、(19)式のようになる。
ｒ＝１とすると、上記の式は(20)式になる。
Ｂ(s)＝１／（１＋ｓＣ）……(20) 従って、リープフロッグ・フィルタの全体の伝達関数Ｔ
(s)は、(21)式で表される。
(s)は、(21)式で表される。
Ｔ(s)＝Ｖ２／Ｖ１ ＝ＴY1ＴZ2／（１＋ＴY1ＴZ2） ＝Ａ(s)Ｂ(s)／（１＋Ａ(s)Ｂ(s)）……(21) 今、伝達関数Ａ(s)，Ｂ(s)を次式のように表す。
Ａ(s)＝１／ｓＬ＝Ｑω０／ｓ……(22) 又、１／ｓＣ＝ω０／ｓＱとして、Ｚ２の伝達関数Ｂ
(s)を以下のように表す。
(s)を以下のように表す。
Ｂ(s)＝１／（１＋ｓＣ） ＝（ω０／ｓＱ）／（１＋ω０／ｓＱ） ＝（ω０／Ｑ）／（ｓ＋ω０／Ｑ）……(23) 従って、(19)式に(22),(23)式を代入して全体の伝達関
数Ｔ(s)を表すと、次式のように表される。
数Ｔ(s)を表すと、次式のように表される。
Ｔ(s)＝Ａ(s)・Ｂ(s)／（１＋Ａ(s)・Ｂ(s)） ＝ω０ ２／（ｓ２＋ω０／Ｑｓ＋ω０ ２）……(24) と表される。
次に、第１図のリープフロッグ・フィルタの可変電流源
回路７について説明する。
回路７について説明する。
積分器を構成する演算増幅器３，５の出力抵抗ｒ（ｒ＝
１／ｇｍ）を夫々ｒ１，ｒ２とし、コンデンサ４，６の
容量をＣ１，Ｃ２とすると、各積分器の伝達関数は、次
式の関係が得られる。
１／ｇｍ）を夫々ｒ１，ｒ２とし、コンデンサ４，６の
容量をＣ１，Ｃ２とすると、各積分器の伝達関数は、次
式の関係が得られる。
Ｑω０／ｓ＝１／ｓｒ１Ｃ１ ω０／ｓＱ＝１／ｓｒ２Ｃ２ 更に、上記の式を整理すると、次式のように表される。
Ｑω０＝１／ｒ１Ｃ１……(25) ω０／Ｑ＝１／ｒ２Ｃ２……(26) 又、 １／ｒ１＝ｇｍ１＝ＩX1／Ｉ１・Ｒ10 １／ｒ２＝ｇｍ２＝ＩX2／Ｉ２・Ｒ10 上記の式を整理すると、次式が求められる。
ｒ１＝Ｉ１・Ｒ10／ＩX1……(27) ｒ２＝Ｉ１・Ｒ10／ＩX2……(28) 従って、性能指数Ｑは、(25),(26)式から以下のように
求めて、その式に(27),(28)式を代入すると、 Ｑω０／（ω０／Ｑ）＝Ｑ２ ＝ｒ２Ｃ２／ｒ１Ｃ１ ＝（Ｃ２Ｉ２Ｒ10／ＩX2）／（Ｃ１Ｉ１Ｒ10／ＩX1）と
なり、即ち、性能指数Ｑは、次式のように表される。
求めて、その式に(27),(28)式を代入すると、 Ｑω０／（ω０／Ｑ）＝Ｑ２ ＝ｒ２Ｃ２／ｒ１Ｃ１ ＝（Ｃ２Ｉ２Ｒ10／ＩX2）／（Ｃ１Ｉ１Ｒ10／ＩX1）と
なり、即ち、性能指数Ｑは、次式のように表される。
Ｑ＝（Ｃ２ＩX1／Ｃ１ＩX2）1/2……(29) 又、中心周波数ω０は、(25),(26)式から以下のように
求めて、その式に(27),(28)式を代入すると、 Ｑω０・ω０／Ｑ＝ω０ ２＝１／ｒ１Ｃ１ｒ２Ｃ２ ＝ＩX1ＩX2／Ｃ１Ｃ２Ｉ１ ２Ｒ10 ２ となり、中心周波数ω０は、次式のように表される。
求めて、その式に(27),(28)式を代入すると、 Ｑω０・ω０／Ｑ＝ω０ ２＝１／ｒ１Ｃ１ｒ２Ｃ２ ＝ＩX1ＩX2／Ｃ１Ｃ２Ｉ１ ２Ｒ10 ２ となり、中心周波数ω０は、次式のように表される。
ω０＝１／Ｉ１Ｒ10・（ＩX1ＩX2／Ｃ１Ｃ２）1/2……
(30) 今、ＩX1＋ＩX2＝Ｉａ、Ｃ２／Ｃ１＝ＣＫを一定とし、
１／Ｉ１Ｒ10（Ｃ１Ｃ２）1/2を一定とすると、性能指
数Ｑは、次式のように表される。
(30) 今、ＩX1＋ＩX2＝Ｉａ、Ｃ２／Ｃ１＝ＣＫを一定とし、
１／Ｉ１Ｒ10（Ｃ１Ｃ２）1/2を一定とすると、性能指
数Ｑは、次式のように表される。
Ｑ＝〔ＣＫ・（Ｉａ−ＩX2）／ＩX2〕1/2 ＝ＣＫ 1/2・（Ｉａ／ＩX2−１）1/2……(31) ω０＝Ｃｊ・〔ＩX2（Ｉａ−ＩX2）〕1/2……(32) 第７図及び第８図は、本発明のリープフロッグ・フィル
タに供給されるバイアス電流の関係を、ＩX1＝ＩX2＝
０．５Ｉａとして、演算増幅器３，５のバイアス電流Ｉ
X1，ＩX2を可変させた場合と、可変電流源回路８に流れ
るバイアス電流ＩX1，ＩX2の総和であるバイアス電流Ｉ
X3を可変させた場合のフィルタ特性を示している。第７
図が中心周波数０の特性を示す図であって、第８図が
性能指数Ｑの特性を示している。第７図の（イ）（ロ）
（ハ）は、可変電圧源９を一定とし、可変電流源回路８
のバイアス電流ＩX3を可変した場合の特性を示してお
り、バイアス電流ＩX3を多く流すと、中心周波数
０は、１，２，３と上昇することを示している。
又、第８図は、性能指数Ｑを表しており、バイアス電流
ＩX3を一定として、可変電圧源回路９を可変させてバイ
アス電流ＩX1，ＩX2の電流比を可変させたものであり、
可変電圧源回路９の電位を大きくすることによって、第
８図の（イ）（ロ）（ハ）に示されるように性能指数Ｑ
が調整されることを示している。
タに供給されるバイアス電流の関係を、ＩX1＝ＩX2＝
０．５Ｉａとして、演算増幅器３，５のバイアス電流Ｉ
X1，ＩX2を可変させた場合と、可変電流源回路８に流れ
るバイアス電流ＩX1，ＩX2の総和であるバイアス電流Ｉ
X3を可変させた場合のフィルタ特性を示している。第７
図が中心周波数０の特性を示す図であって、第８図が
性能指数Ｑの特性を示している。第７図の（イ）（ロ）
（ハ）は、可変電圧源９を一定とし、可変電流源回路８
のバイアス電流ＩX3を可変した場合の特性を示してお
り、バイアス電流ＩX3を多く流すと、中心周波数
０は、１，２，３と上昇することを示している。
又、第８図は、性能指数Ｑを表しており、バイアス電流
ＩX3を一定として、可変電圧源回路９を可変させてバイ
アス電流ＩX1，ＩX2の電流比を可変させたものであり、
可変電圧源回路９の電位を大きくすることによって、第
８図の（イ）（ロ）（ハ）に示されるように性能指数Ｑ
が調整されることを示している。
上記のようにローパス・フィルタの中心周波数０と性
能指数Ｑが積分器に供給されているバイアス電流（ＩX1
＋ＩX2＝ＩX3）を制御することによって容易に調整でき
る。
能指数Ｑが積分器に供給されているバイアス電流（ＩX1
＋ＩX2＝ＩX3）を制御することによって容易に調整でき
る。
尚、実施例では、２次のローパス・フィルタで説明され
ているが、Ｎ次のローパス・フィルタであっても同様な
概念により、入力段と出力段の積分回路のバイアス電流
を制御することにより、構成し得ることは、明らかであ
る。
ているが、Ｎ次のローパス・フィルタであっても同様な
概念により、入力段と出力段の積分回路のバイアス電流
を制御することにより、構成し得ることは、明らかであ
る。
本発明のリープフロッグ・フィルタは、半導体集積回路
化に好適なアクティブ・フィルタであって、従来のもの
と比較して、外付けの部品を低減し得ると共に、フィル
タ特性の中心周波数０と性能指数Ｑを、リープフロッ
グ・フィルタを構成する積分器のバイアス電流を調整す
るのみで、容易に調整できる効果的なものである。
化に好適なアクティブ・フィルタであって、従来のもの
と比較して、外付けの部品を低減し得ると共に、フィル
タ特性の中心周波数０と性能指数Ｑを、リープフロッ
グ・フィルタを構成する積分器のバイアス電流を調整す
るのみで、容易に調整できる効果的なものである。
更に、本発明のリープフロッグ・フィルタは、半導体集
積回路で形成されるので、外付けの部品数が低減できる
為に安価なアクティブ・フィルタを供給することができ
ると共に、小型のアクティブ・フィルタを提供できる。
積回路で形成されるので、外付けの部品数が低減できる
為に安価なアクティブ・フィルタを供給することができ
ると共に、小型のアクティブ・フィルタを提供できる。
第１図は、本発明に係るリープフロッグ・フィルタの一
実施例を示す回路図、第２図は、第１図をより具体化し
た一実施例を示す回路図、第３図は、電流源回路の他の
実施例を示す回路図、第４図は、積分器の動作を説明す
る為の回路図、第５図は、２次のローパスフィルタの等
価回路を示す図、第６図は、第５図のシグナル図、第７
図は、フィルタの中心周波数０の特性を示す図、第８
図は、性能指数Ｑの特性を示す図、第９図は、バイカッ
ド回路の一例を示す回路図である。 １：入力端子，２：出力端子，３，５：演算増幅器，
４，６：コンデンサ，７：電流源回路，８：可変電流源
回路，９：可変電圧源回路，１０，１１：電流ミラー回
路，１２：電圧源回路，１３：可変電圧源回路
実施例を示す回路図、第２図は、第１図をより具体化し
た一実施例を示す回路図、第３図は、電流源回路の他の
実施例を示す回路図、第４図は、積分器の動作を説明す
る為の回路図、第５図は、２次のローパスフィルタの等
価回路を示す図、第６図は、第５図のシグナル図、第７
図は、フィルタの中心周波数０の特性を示す図、第８
図は、性能指数Ｑの特性を示す図、第９図は、バイカッ
ド回路の一例を示す回路図である。 １：入力端子，２：出力端子，３，５：演算増幅器，
４，６：コンデンサ，７：電流源回路，８：可変電流源
回路，９：可変電圧源回路，１０，１１：電流ミラー回
路，１２：電圧源回路，１３：可変電圧源回路
Claims (3)
- 【請求項１】夫々演算増幅器と積分器用コンデンサから
なる第１と第２の積分器によりリープフロッグ・フィル
タが形成されており、第１と第２の積分器にバイアス電
流を供給する電流源回路は、トランジスタ差動対と、ト
ランジスタ差動対の夫々のトランジスタのコレクタに接
続され該第１と第２の積分器にバイアス電流を供給する
第１と第２の電流源回路と、トランジスタ差動対の共通
接続されたエミッタ側に接続され第１と第２の電流源回
路から第１と第２の積分器に供給されるバイアス電流の
総和を調節する第３の電流源回路と、該差動対のトラン
ジスタのベースに接続され該バイアス電流の電流比を調
節する電圧源からなることを特徴とするリープフロッグ
・フィルタ。 - 【請求項２】夫々演算増幅器と積分器用コンデンサから
なる第１と第２の積分器によりリープフロッグ・フィル
タが形成されており、第１と第２の積分器にバイアス電
流を供給する電流源回路は、エミッタ間に抵抗が接続さ
れベースに電圧源を接続された第１と第２のトランジス
タ差動対と、該第１と第２のトランジスタのコレクタに
接続され該第１と第２の積分器にバイアス電流を供給す
る第１と第２の電流源回路と、第１と第２のトランジス
タのエミッタに夫々接続された第３と第４のトランジス
タおよび第３と第４のトランジスタとベースを共通接続
されると共にダイオード接続された第５のトランジスタ
および第５のトランジスタのベースとコレクタに可変電
流源回路が接続されてなる第３の電流源回路からなり、
前記電圧源を調節することにより第１と第２の電流源回
路から第１と第２の積分器に供給されるバイアス電流の
電流比を調節し、前記可変電流源回路を調節することに
より該バイアス電流の総和を調節されることを特徴とす
るリープフロッグ・フィルタ。 - 【請求項３】第１と第２の電流源回路は、夫々電流ミラ
ー回路である特許請求の範囲第１項又は第２項記載のリ
ープフロッグ・フィルタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1130774A JPH0648775B2 (ja) | 1989-05-24 | 1989-05-24 | リープフロッグ・フィルタ |
| US07/527,575 US5028884A (en) | 1989-05-24 | 1990-05-23 | Leapfrog filter having adjustable center frequency and quality factor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1130774A JPH0648775B2 (ja) | 1989-05-24 | 1989-05-24 | リープフロッグ・フィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02309710A JPH02309710A (ja) | 1990-12-25 |
| JPH0648775B2 true JPH0648775B2 (ja) | 1994-06-22 |
Family
ID=15042348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1130774A Expired - Fee Related JPH0648775B2 (ja) | 1989-05-24 | 1989-05-24 | リープフロッグ・フィルタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5028884A (ja) |
| JP (1) | JPH0648775B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2520055B2 (ja) * | 1991-04-10 | 1996-07-31 | 東光株式会社 | 有極型リ−プフロッグ・フィルタ |
| ES2123538T3 (es) * | 1992-07-24 | 1999-01-16 | Alsthom Cge Alcatel | Sistema de sintonizacion de frecuencia para un par ota-c. |
| EP0579875B1 (en) * | 1992-07-24 | 1997-09-10 | Alcatel | Quality factor tuning system |
| US5461336A (en) * | 1994-03-29 | 1995-10-24 | Mitsubishi Denki Kabushiki Kaisha | Filter circuit |
| US5491447A (en) * | 1994-05-13 | 1996-02-13 | International Business Machines Corporation | Operational transconductance amplifier with independent transconductance and common mode feedback control |
| JP2834018B2 (ja) * | 1995-02-21 | 1998-12-09 | 山形日本電気株式会社 | アクティブフィルタ |
| US7301392B2 (en) * | 2005-08-10 | 2007-11-27 | Northrop Grumman Corporation | Tunable resonator for use in active-RC continuous-time filters |
| US7345550B2 (en) * | 2005-12-05 | 2008-03-18 | Sirific Wireless Corporation | Type II phase locked loop using dual path and dual varactors to reduce loop filter components |
| KR100776666B1 (ko) * | 2006-11-02 | 2007-11-19 | 한국전자통신연구원 | 저역 통과 필터의 주파수 특성과 큐 팩터 조정 장치 및 그방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3924199A (en) * | 1974-02-04 | 1975-12-02 | Arp Instr | N-pole filter circuit having cascaded filter sections |
-
1989
- 1989-05-24 JP JP1130774A patent/JPH0648775B2/ja not_active Expired - Fee Related
-
1990
- 1990-05-23 US US07/527,575 patent/US5028884A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5028884A (en) | 1991-07-02 |
| JPH02309710A (ja) | 1990-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3841428B2 (ja) | 電荷移送装置 | |
| EP0561099B1 (en) | Circuit device for suppressing the dependence from temperature and production process variables of the transconductance of a differential transconductor stage | |
| JPH0834393B2 (ja) | トランスコンダクタンス増幅器 | |
| JPS6155806B2 (ja) | ||
| JPH01212105A (ja) | 集積ジャイレータ発振器 | |
| JPH0648775B2 (ja) | リープフロッグ・フィルタ | |
| JPH01152805A (ja) | 増幅装置 | |
| JPH05299949A (ja) | 帰還形差動増幅回路 | |
| JP2714269B2 (ja) | 等価インダクタンス回路 | |
| JP3411988B2 (ja) | 可変電圧電流変換回路 | |
| JP2653474B2 (ja) | アクティブフィルター回路 | |
| US5138279A (en) | Leapfrog filter | |
| EP0049997A2 (en) | Filter circuit suitable for being fabricated into integrated circuit | |
| JPH0821831B2 (ja) | 積分回路 | |
| JP2901248B2 (ja) | 可変リアクタンス回路 | |
| JPH0648776B2 (ja) | アクティブ・フィルタ | |
| JPH0225286B2 (ja) | ||
| JP2736081B2 (ja) | アクティブフィルター回路 | |
| JPH0648774B2 (ja) | 積分回路 | |
| JP2991727B2 (ja) | アクティブフィルタ回路 | |
| JPS62160809A (ja) | 積分回路 | |
| JPS58683B2 (ja) | 利得制御回路 | |
| JPH0418251Y2 (ja) | ||
| JP3148469B2 (ja) | フィルタ回路 | |
| JPH0154884B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |