JPH0648774B2 - 積分回路 - Google Patents
積分回路Info
- Publication number
- JPH0648774B2 JPH0648774B2 JP201686A JP201686A JPH0648774B2 JP H0648774 B2 JPH0648774 B2 JP H0648774B2 JP 201686 A JP201686 A JP 201686A JP 201686 A JP201686 A JP 201686A JP H0648774 B2 JPH0648774 B2 JP H0648774B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、アクティブフィルタの構成要素となる積分回
路に係り、特にIC化する場合に好適なフィルタの構成要
素としての積分回路に関する。
路に係り、特にIC化する場合に好適なフィルタの構成要
素としての積分回路に関する。
フィルタを含む回路をIC化する場合には、いかにしてそ
のフィルタをIC内部に取り入れ、外付け部品を少くする
かが重要な課題となる。一般にフィルタをIC化する場
合、アクティブフィルタを用いるが、 (1)抵抗値，コンデンサの容量値の精度が良くなく、そ
れらの積で定まるカットオフ周波数がばらついてしま
う。
のフィルタをIC内部に取り入れ、外付け部品を少くする
かが重要な課題となる。一般にフィルタをIC化する場
合、アクティブフィルタを用いるが、 (1)抵抗値，コンデンサの容量値の精度が良くなく、そ
れらの積で定まるカットオフ周波数がばらついてしま
う。
(2)抵抗値，コンデンサの容量値をあまり大きくできな
いので、カットオフ周波数の低いものは作りにくい。
いので、カットオフ周波数の低いものは作りにくい。
などの問題点がある。
なお、上記問題点を解決するこの種の装置として関連す
るものには例えば特開昭55-45224号公報，特開昭55-452
66号公報などが挙げられる。
るものには例えば特開昭55-45224号公報，特開昭55-452
66号公報などが挙げられる。
本発明の目的は前記問題点を除去し、IC化フィルタに適
した積分回路を提供することにある。
した積分回路を提供することにある。
本発明は入力電圧に応じて流れる信号電流をある一定の
割合で分流して、負荷コンデンサに流すようにしてあ
る。したがって分流比を制御することにより、積分回路
の積分利得を制御でき、コンデンサのばらつき補償など
が可能となる。
割合で分流して、負荷コンデンサに流すようにしてあ
る。したがって分流比を制御することにより、積分回路
の積分利得を制御でき、コンデンサのばらつき補償など
が可能となる。
以下、本発明の一実施例を第１図により説明する。
第１図において、トランジスタＱ１のエミッタに抵抗Ｒ
１，トランジスタＱ２のエミッタに抵抗Ｒ２が接続さ
れ、前記抵抗Ｒ１，Ｒ２の他端が定電流源Ａ１にそれぞ
れ接続されて、トランジスタＱ１，Ｑ２は差動対を構成
している。またトランジスタＱ１のベースは入力端子Ｔ
１に接続され入力信号電圧Ｖinが加えられ、トランジス
タＱ２のベースはバイアス電圧ＶB1が加えられる。さら
にトランジスタＱ２のコレクタ電流はＱ２のコレクタに
それぞれエミッタが接続された差動対トランジスタ
Ｑ３，Ｑ４により分流される。トランジスタＱ３のベー
スはバイアス電圧ＶB2が加えられ、トランジスタＱ４の
ベースは制御端子Ｔ２に接続され、前記分流の程度を加
減する制御電圧ＶＣがＴ２に加えられる。またトランジ
スタＱ４のコレクタはトランジスタＱ５のコレクタに接
続されるとともに他端が接地された負荷用コンデンサＣ
にも接続される。さらに前記コレクタは出力端子Ｔ３に
も接続され、出力電圧Ｖoutを生じる。トランジスタＱ
５のベースはトランジスタＱ６のベース，コレクタに接
続され、カレントミラー動作をし、トランジスタＱ６の
コレクタ電流とほぼ等しい電流がトランジスタＱ５のコ
レクタにほぼ定電流として流れる。一方トランジスタＱ
７，Ｑ８のそれぞれのエミッタは接続されるとともに、
定電流源Ａ２に接続されている。定電流源Ａ２の電流値
は前記定電流源Ａ１の電流Ｉ０の1/2のＩ０／２の値と
している。またトランジスタＱ７，Ｑ８のベースはそれ
ぞれ前記トランジスタＱ３，Ｑ４のベースに接続され、
同様の電流の分流作用をしている。したがってトランジ
スタＱ４のコレクタ電流とＱ８のコレクタ電流，Ｑ６の
コレクタ電流，Ｑ５のコレクタ電流はそれぞれほぼ等し
くしてある。
１，トランジスタＱ２のエミッタに抵抗Ｒ２が接続さ
れ、前記抵抗Ｒ１，Ｒ２の他端が定電流源Ａ１にそれぞ
れ接続されて、トランジスタＱ１，Ｑ２は差動対を構成
している。またトランジスタＱ１のベースは入力端子Ｔ
１に接続され入力信号電圧Ｖinが加えられ、トランジス
タＱ２のベースはバイアス電圧ＶB1が加えられる。さら
にトランジスタＱ２のコレクタ電流はＱ２のコレクタに
それぞれエミッタが接続された差動対トランジスタ
Ｑ３，Ｑ４により分流される。トランジスタＱ３のベー
スはバイアス電圧ＶB2が加えられ、トランジスタＱ４の
ベースは制御端子Ｔ２に接続され、前記分流の程度を加
減する制御電圧ＶＣがＴ２に加えられる。またトランジ
スタＱ４のコレクタはトランジスタＱ５のコレクタに接
続されるとともに他端が接地された負荷用コンデンサＣ
にも接続される。さらに前記コレクタは出力端子Ｔ３に
も接続され、出力電圧Ｖoutを生じる。トランジスタＱ
５のベースはトランジスタＱ６のベース，コレクタに接
続され、カレントミラー動作をし、トランジスタＱ６の
コレクタ電流とほぼ等しい電流がトランジスタＱ５のコ
レクタにほぼ定電流として流れる。一方トランジスタＱ
７，Ｑ８のそれぞれのエミッタは接続されるとともに、
定電流源Ａ２に接続されている。定電流源Ａ２の電流値
は前記定電流源Ａ１の電流Ｉ０の1/2のＩ０／２の値と
している。またトランジスタＱ７，Ｑ８のベースはそれ
ぞれ前記トランジスタＱ３，Ｑ４のベースに接続され、
同様の電流の分流作用をしている。したがってトランジ
スタＱ４のコレクタ電流とＱ８のコレクタ電流，Ｑ６の
コレクタ電流，Ｑ５のコレクタ電流はそれぞれほぼ等し
くしてある。
このような構成において、端子Ｔ１の入力電圧をＶin，
端子Ｔ３の出力電圧Ｖout，入力電圧によってトランジ
スタＱ２のコレクタに流れる交流電流をｉｓ， トランジスタＱ３，Ｑ４による電流ｉｓの分流比（Ｑ４
のコレクタに流れる割合）をＫ，トランジスタＱ１，Ｑ
２の各エミッタ抵抗をｒｅとすると が成立し、ｉｓがコンデンサＣに流れることにより、出
力電圧Ｖoutを得る。信号の角周波数をωとすると、 Ｓ：ラプラス演算子 となり、(1),(2)式からこの回路の伝達関数Ｈ１(S)を求
めると、 となり、利得がＫ／Ｃ・（Ｒ１＋Ｒ２＋２ｒｅ）で表わ
される積分回路であることを示している。またエミッタ
抵抗ｒｅはエミッタ電流ＩＥにより定まり ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電子の電荷 で表わされ、常温でエミッタ電流100μＡにおいてｒｅ
＝260Ωである。
端子Ｔ３の出力電圧Ｖout，入力電圧によってトランジ
スタＱ２のコレクタに流れる交流電流をｉｓ， トランジスタＱ３，Ｑ４による電流ｉｓの分流比（Ｑ４
のコレクタに流れる割合）をＫ，トランジスタＱ１，Ｑ
２の各エミッタ抵抗をｒｅとすると が成立し、ｉｓがコンデンサＣに流れることにより、出
力電圧Ｖoutを得る。信号の角周波数をωとすると、 Ｓ：ラプラス演算子 となり、(1),(2)式からこの回路の伝達関数Ｈ１(S)を求
めると、 となり、利得がＫ／Ｃ・（Ｒ１＋Ｒ２＋２ｒｅ）で表わ
される積分回路であることを示している。またエミッタ
抵抗ｒｅはエミッタ電流ＩＥにより定まり ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電子の電荷 で表わされ、常温でエミッタ電流100μＡにおいてｒｅ
＝260Ωである。
一般にトランジスタの高周波性能を示す指数であるトラ
ンジジョン周波数Ｔはエミッタ電流により第２図に示
すような変化をする。高周波性能を良くするにはエミッ
タ電流を大きくしてＴが大きくとれる領域で使用すべ
きである。
ンジジョン周波数Ｔはエミッタ電流により第２図に示
すような変化をする。高周波性能を良くするにはエミッ
タ電流を大きくしてＴが大きくとれる領域で使用すべ
きである。
もし積分利得をエミッタ抵抗ｒｅにより定まるようにす
ると、前記した高周波性能を良くした状態でトランジス
タを使用する条件と一致せず不都合な場合が生じる。そ
こで本発明では抵抗Ｒ１，Ｒ２および分流比Ｋを導入
し、トランジスタは常にＴが大きくなるエミッタ電流
で動作させ、積分利得は抵抗Ｒ１，Ｒ２および分流比Ｋ
により定めるようにしてある。さらに抵抗Ｒ１，Ｒ２を
等しくＲＥとし、エミッタ抵抗ｒｅに比べて充分大きく
すると、(3)式はほぼ で表わされる。
ると、前記した高周波性能を良くした状態でトランジス
タを使用する条件と一致せず不都合な場合が生じる。そ
こで本発明では抵抗Ｒ１，Ｒ２および分流比Ｋを導入
し、トランジスタは常にＴが大きくなるエミッタ電流
で動作させ、積分利得は抵抗Ｒ１，Ｒ２および分流比Ｋ
により定めるようにしてある。さらに抵抗Ｒ１，Ｒ２を
等しくＲＥとし、エミッタ抵抗ｒｅに比べて充分大きく
すると、(3)式はほぼ で表わされる。
またIC化したコンデンサ容量Ｃおよび抵抗ＲＥの値がば
らついて、積分利得が変化した場合、制御端子Ｔ２の制
御電圧ＶＣを制御することによりトランジスタＱ４のコ
レクタを流れる信号電流の分流比Ｋを制御し、所望の積
分利得とすることができる。また抵抗ＲＥを用いること
で入力ダイナミックレンジを拡大でき、歪，雑音特性を
良好にすることができる。
らついて、積分利得が変化した場合、制御端子Ｔ２の制
御電圧ＶＣを制御することによりトランジスタＱ４のコ
レクタを流れる信号電流の分流比Ｋを制御し、所望の積
分利得とすることができる。また抵抗ＲＥを用いること
で入力ダイナミックレンジを拡大でき、歪，雑音特性を
良好にすることができる。
第３図に本発明の他の実施例を示す。第３図において、
第１図と同じ構成については同じ符号を付してある。ト
ランジスタＱ10，Ｑ11，Ｑ12，Ｑ13，定電流源Ａ３は直
流レベルシフト形のエミッタフォロワーを構成してい
る。コンデンサＣの積分出力はトランジスタＱ10のベー
スに加えられ、エミッタから端子Ｔ４を経て出力電圧Ｖ
outとして取り出される。また一方、トランジスタ
Ｑ11，Ｑ12，Ｑ13を経てトランジスタＱ２のベースにも
加えられ、負帰還ループを構成する。
第１図と同じ構成については同じ符号を付してある。ト
ランジスタＱ10，Ｑ11，Ｑ12，Ｑ13，定電流源Ａ３は直
流レベルシフト形のエミッタフォロワーを構成してい
る。コンデンサＣの積分出力はトランジスタＱ10のベー
スに加えられ、エミッタから端子Ｔ４を経て出力電圧Ｖ
outとして取り出される。また一方、トランジスタ
Ｑ11，Ｑ12，Ｑ13を経てトランジスタＱ２のベースにも
加えられ、負帰還ループを構成する。
したがって第３図の伝達関数Ｈ３(S)は、 となり、カットオフ周波数ωｃが である低域通過フィルタとなる。
そしてこの場合、コンデンサＣおよび抵抗ＲＥのばらつ
きは分流比Ｋの制御により、正確に設定できる。また、
コンデンサＣおよび抵抗ＲＥの値が小さくても、分流比
Ｋを小さくすることにより、カットオフ周波数ωｃを低
くできるのでカットオフ周波数の比較的低いフィルタで
もコンデンサＣおよび抵抗をICに内蔵できるので、IC化
の効果は大きくなる。
きは分流比Ｋの制御により、正確に設定できる。また、
コンデンサＣおよび抵抗ＲＥの値が小さくても、分流比
Ｋを小さくすることにより、カットオフ周波数ωｃを低
くできるのでカットオフ周波数の比較的低いフィルタで
もコンデンサＣおよび抵抗をICに内蔵できるので、IC化
の効果は大きくなる。
また第４図に本発明の積分回路を高域通過フィルタとし
たさらに別の実施例を示す。第４図において第１図，第
３図と同じ構成には同じ符号を付してある。入力電圧Ｖ
inは端子Ｔ５を経て負荷コンデンサＣに加えられる。コ
ンデンサＣの他端はトランジスタＱ４のコレクタに接続
されている。トランジスタＱ１のベースはバイアス電圧
ＶB3に接続されている。したがって、第４図の伝達関数
Ｈ４(S)は で表わされ、高域通過フィルタを示している。第３図の
実施例と同様の効果が得られることは明白である。
たさらに別の実施例を示す。第４図において第１図，第
３図と同じ構成には同じ符号を付してある。入力電圧Ｖ
inは端子Ｔ５を経て負荷コンデンサＣに加えられる。コ
ンデンサＣの他端はトランジスタＱ４のコレクタに接続
されている。トランジスタＱ１のベースはバイアス電圧
ＶB3に接続されている。したがって、第４図の伝達関数
Ｈ４(S)は で表わされ、高域通過フィルタを示している。第３図の
実施例と同様の効果が得られることは明白である。
さらに一般的な積分回路の応用として、第５図に示す双
二次形フィルタがある。第５図において、Ｇ１，Ｇ２は
積分回路で、積分利得はそれぞれ、Ｇ１，Ｇ２である。
またＧ３，Ｇ４，Ｇ５はそれぞれ入力電圧Ｖinの大きさ
を定める定数ｃ，ｂ，ａを与える係数回路を示す。入力
電圧Ｖinは端子Ｔ６に加えられ、出力電圧Ｖoutは端子
Ｔ７に表われる。第５図の回路の伝達関数Ｈ５(S)は で表わされ、ａ，ｂ，ｃの値により低域通過，高域通
過，帯域通過などの各種フィルタを構成することができ
る。
二次形フィルタがある。第５図において、Ｇ１，Ｇ２は
積分回路で、積分利得はそれぞれ、Ｇ１，Ｇ２である。
またＧ３，Ｇ４，Ｇ５はそれぞれ入力電圧Ｖinの大きさ
を定める定数ｃ，ｂ，ａを与える係数回路を示す。入力
電圧Ｖinは端子Ｔ６に加えられ、出力電圧Ｖoutは端子
Ｔ７に表われる。第５図の回路の伝達関数Ｈ５(S)は で表わされ、ａ，ｂ，ｃの値により低域通過，高域通
過，帯域通過などの各種フィルタを構成することができ
る。
第６図に第５図における係数ａ，ｂ，ｃをそれぞれａ＝
０，ｂ＝０，ｃ＝１とした低域通過フィルタを構成する
本発明の実施例を示す。第６図において、第５図の積分
回路Ｃ１に相当する回路のトランジスタは100番代，Ｇ
２に相当するトランジスタは200番代の符号を付し、２
桁代は第１図の構成と同じものは同じ符号とした。また
分流比を制御する制御電圧ＶＣは両積分回路とも共通と
し、等しい分流比Ｋとしてある。したがって第６図の回
路の伝達関数Ｈ６(S)は(9)式から となり、２次の低域通過特性を示す。
０，ｂ＝０，ｃ＝１とした低域通過フィルタを構成する
本発明の実施例を示す。第６図において、第５図の積分
回路Ｃ１に相当する回路のトランジスタは100番代，Ｇ
２に相当するトランジスタは200番代の符号を付し、２
桁代は第１図の構成と同じものは同じ符号とした。また
分流比を制御する制御電圧ＶＣは両積分回路とも共通と
し、等しい分流比Ｋとしてある。したがって第６図の回
路の伝達関数Ｈ６(S)は(9)式から となり、２次の低域通過特性を示す。
ここでＲ101＝Ｒ102＝ＲE1，Ｒ201＝Ｒ202＝ＲE2とし
た。またトランジスタＱ９はカレントミラー動作をより
正確にするためのベース電流補償トランジスタである。
なお第６図の実施例においても本発明の効果は前記実施
例と同じであることは明白である。
た。またトランジスタＱ９はカレントミラー動作をより
正確にするためのベース電流補償トランジスタである。
なお第６図の実施例においても本発明の効果は前記実施
例と同じであることは明白である。
本発明によれば、トランジスタを最も高周波特性の優れ
た動作領域のエミッタ電流で動作させ、かつ積分利得を
任意の値に選定することができる。したがって、フィル
タのIC化においても高周波特性に優れ、また低周波にカ
ットオフを持つフィルタにおいても小さい容量で構成で
きるのでIC化に効果がある。
た動作領域のエミッタ電流で動作させ、かつ積分利得を
任意の値に選定することができる。したがって、フィル
タのIC化においても高周波特性に優れ、また低周波にカ
ットオフを持つフィルタにおいても小さい容量で構成で
きるのでIC化に効果がある。
第１図は本発明の一実施例を示す回路図、第２図はトラ
ンジスタの高周波特性を示すグラフ第３図は他の実施例
を示す回路図、第４図はさらに別の実施例を示す回路
図、第５図は一般的な双二次フィルタを示すブロック
図、第６図はもう一つ別の実施例を示す回路図、であ
る。 Ｔ１……入力端子 Ｔ２……制御端子 Ｔ３……出力端子 Ｑ３，Ｑ４……分流用トランジスタ
ンジスタの高周波特性を示すグラフ第３図は他の実施例
を示す回路図、第４図はさらに別の実施例を示す回路
図、第５図は一般的な双二次フィルタを示すブロック
図、第６図はもう一つ別の実施例を示す回路図、であ
る。 Ｔ１……入力端子 Ｔ２……制御端子 Ｔ３……出力端子 Ｑ３，Ｑ４……分流用トランジスタ
Claims (1)
- 【請求項１】第１の差動対を構成する第１，第２のトラ
ンジスタと、前記第２のトランジスタのコレクタ電流を
分流する第２の差動対を構成する第３，第４のトランジ
スタと、第４のトランジスタのコレクタに接続された負
荷コンデンサと、前記第４のトランジスタのベースへ印
加される制御電圧を可変することにより、前記第２の差
動対を構成する第３，第４の各トランジスタにおける電
流分流比を制御する手段と、から成り、前記第１のトラ
ンジスタのベースへ印加される入力信号電圧の積分出力
を前記負荷コンデンサの端子電圧として得る際、前記電
流分流比制御手段による分流比制御によりその積分利得
を可変ならしめたことを特徴とする積分回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP201686A JPH0648774B2 (ja) | 1986-01-10 | 1986-01-10 | 積分回路 |
| EP87100029A EP0232699B1 (en) | 1986-01-10 | 1987-01-02 | An amplifier circuit suitable for use as an active filter circuit |
| DE87100029T DE3785942T2 (de) | 1986-01-10 | 1987-01-02 | Verstärkeranordnung für ein aktives Filter. |
| US07/000,770 US4748422A (en) | 1986-01-10 | 1987-01-06 | Amplifier circuit suitable for use as an active filter circuit |
| KR1019870000119A KR940005375B1 (ko) | 1986-01-10 | 1987-01-09 | 증폭 회로 |
| CN87100128.4A CN1004600B (zh) | 1986-01-10 | 1987-01-10 | 适用于源滤波器电路的放大电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP201686A JPH0648774B2 (ja) | 1986-01-10 | 1986-01-10 | 積分回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62160808A JPS62160808A (ja) | 1987-07-16 |
| JPH0648774B2 true JPH0648774B2 (ja) | 1994-06-22 |
Family
ID=11517550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP201686A Expired - Lifetime JPH0648774B2 (ja) | 1986-01-10 | 1986-01-10 | 積分回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0648774B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007077242A (ja) * | 2005-09-13 | 2007-03-29 | Sanei Gen Ffi Inc | コーティング組成物 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0775299B2 (ja) * | 1987-12-08 | 1995-08-09 | 三菱電機株式会社 | アクティブ・フィルタ回路 |
| JPH02268507A (ja) * | 1989-04-10 | 1990-11-02 | Mitsubishi Electric Corp | アクティブ・フィルタ回路 |
-
1986
- 1986-01-10 JP JP201686A patent/JPH0648774B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007077242A (ja) * | 2005-09-13 | 2007-03-29 | Sanei Gen Ffi Inc | コーティング組成物 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62160808A (ja) | 1987-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3181588B2 (ja) | ユニバーサルフィルタ | |
| JPS6155806B2 (ja) | ||
| US4748422A (en) | Amplifier circuit suitable for use as an active filter circuit | |
| JPH0648774B2 (ja) | 積分回路 | |
| JPH0648775B2 (ja) | リープフロッグ・フィルタ | |
| JPH04148388A (ja) | 時定数可変形の微分器 | |
| JPH0821831B2 (ja) | 積分回路 | |
| US4456885A (en) | Filter circuit suitable for being fabricated into integrated circuit | |
| JPH0738556B2 (ja) | 積分回路 | |
| JP2653474B2 (ja) | アクティブフィルター回路 | |
| JP3332290B2 (ja) | 電圧制御電流源回路、これを利用した等価インダクタンス回路、およびこれらを利用した能動フィルタ回路 | |
| JPH0540585Y2 (ja) | ||
| JP2991727B2 (ja) | アクティブフィルタ回路 | |
| JP2590877B2 (ja) | グラフィックイコライザ回路 | |
| JP2901248B2 (ja) | 可変リアクタンス回路 | |
| JP2671278B2 (ja) | 遅延等化された低域通過フィルタ | |
| JPH0695624B2 (ja) | アクテイブフイルタ | |
| JP2736081B2 (ja) | アクティブフィルター回路 | |
| JPH01137810A (ja) | バイカッド回路 | |
| JPH0154884B2 (ja) | ||
| JPH01136406A (ja) | 状態変数型フィルタ | |
| JPH0648776B2 (ja) | アクティブ・フィルタ | |
| JPH0114726B2 (ja) | ||
| JP2841563B2 (ja) | 可変インピーダンス回路 | |
| JPS58106909A (ja) | フイルタ回路 |