JPH0695624B2 - アクテイブフイルタ - Google Patents
アクテイブフイルタInfo
- Publication number
- JPH0695624B2 JPH0695624B2 JP21338186A JP21338186A JPH0695624B2 JP H0695624 B2 JPH0695624 B2 JP H0695624B2 JP 21338186 A JP21338186 A JP 21338186A JP 21338186 A JP21338186 A JP 21338186A JP H0695624 B2 JPH0695624 B2 JP H0695624B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- operational amplifier
- input terminal
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、オペアンプを使用したアクティブフィルタに
関するもので、特にトラップ出力を得るに当たり素子数
の削減が計れるアクティブフィルタに関する。
関するもので、特にトラップ出力を得るに当たり素子数
の削減が計れるアクティブフィルタに関する。
（ロ）従来の技術 バンドパス出力、ローパス出力及びトラップ出力（バン
ドエリミネート出力）が得られるアクティブフィルタが
昭和57年３月１日付でCQ出版社から発行された雑誌「ト
ランジスタ技術」1982年３月号第332頁に記載されてい
る。第２図は前記アクティブフィルタを示す回路図で、
入力端子（１）は抵抗（２）を介して第１オペアンプ
（３）の反転入力端子に接続される。第１オペアンプ
（３）は抵抗（２）及び（４）と共に反転増幅回路を構
成し、その出力信号は第２オペアンプ（５）の反転入力
端子に印加される。第２オペアンプ（５）も第１オペア
ンプ（３）と同様に反転増幅回路を構成し、その出力信
号は抵抗（６）を介して第３オペアンプ（７）の反転入
力端子に印加される。第３オペアンプ（７）は抵抗
（６）及びコンデンサ（８）と共に積分回路を構成し、
その出力信号は、抵抗（９）を介して第４オペアンプ
（10）の反転入力端子に印加されると共に、抵抗（11）
を介して第１オペアンプ（３）の反転入力端子に帰還さ
れる。第４オペアンプ（10）は第３オペアンプ（７）と
同様に、抵抗（９）及びコンデンサ（12）と共に積分回
路を構成し、その出力信号は抵抗（13）を介して第２オ
ペアンプ（５）の反転入力端子に帰還される。以上の様
な構成により、第１オペアンプ（３）の出力端子（14）
にはトラップ出力、第３オペアンプ（７）の出力端子
（15）にはバンドパス出力、及び第４オペアンプ（10）
の出力端子（16）にはローパス出力が得られる。
ドエリミネート出力）が得られるアクティブフィルタが
昭和57年３月１日付でCQ出版社から発行された雑誌「ト
ランジスタ技術」1982年３月号第332頁に記載されてい
る。第２図は前記アクティブフィルタを示す回路図で、
入力端子（１）は抵抗（２）を介して第１オペアンプ
（３）の反転入力端子に接続される。第１オペアンプ
（３）は抵抗（２）及び（４）と共に反転増幅回路を構
成し、その出力信号は第２オペアンプ（５）の反転入力
端子に印加される。第２オペアンプ（５）も第１オペア
ンプ（３）と同様に反転増幅回路を構成し、その出力信
号は抵抗（６）を介して第３オペアンプ（７）の反転入
力端子に印加される。第３オペアンプ（７）は抵抗
（６）及びコンデンサ（８）と共に積分回路を構成し、
その出力信号は、抵抗（９）を介して第４オペアンプ
（10）の反転入力端子に印加されると共に、抵抗（11）
を介して第１オペアンプ（３）の反転入力端子に帰還さ
れる。第４オペアンプ（10）は第３オペアンプ（７）と
同様に、抵抗（９）及びコンデンサ（12）と共に積分回
路を構成し、その出力信号は抵抗（13）を介して第２オ
ペアンプ（５）の反転入力端子に帰還される。以上の様
な構成により、第１オペアンプ（３）の出力端子（14）
にはトラップ出力、第３オペアンプ（７）の出力端子
（15）にはバンドパス出力、及び第４オペアンプ（10）
の出力端子（16）にはローパス出力が得られる。
（ハ）発明が解決しようとする問題点 ところで、一般にトラップ出力を含まない３つのフィル
タ出力を得る場合、オペアンプは３つで済む。しかしな
がら、トラップ出力を含む３つのフィルタ出力を得る場
合には第２図の如く、オペアンプは最低４つ必要とす
る。その為、前記トラップ出力を必要とする場合には素
子数が増加するという問題があった。
タ出力を得る場合、オペアンプは３つで済む。しかしな
がら、トラップ出力を含む３つのフィルタ出力を得る場
合には第２図の如く、オペアンプは最低４つ必要とす
る。その為、前記トラップ出力を必要とする場合には素
子数が増加するという問題があった。
（ニ）問題点を解決するための手段 本発明は、上述の点に鑑み成されたもので、非反転入力
端子に入力信号が印加される第１積分回路と、非反転入
力端子に前記第１積分回路の出力信号が印加される第２
積分回路と、非反転入力端子に前記第２積分回路の出力
信号と前記入力信号とが印加されるオペアンプと、該オ
ペアンプの出力信号が得られる出力端子と前記第１積分
回路の反転入力端子との間に接続される第１帰還回路
と、前記出力端子と前記第１積分回路の反転入力端子と
の間に接続される第２帰還回路と、前記出力端子と前記
オペアンプの反転入力端子との間に接続される第３帰還
回路とから成ることを特徴とする。
端子に入力信号が印加される第１積分回路と、非反転入
力端子に前記第１積分回路の出力信号が印加される第２
積分回路と、非反転入力端子に前記第２積分回路の出力
信号と前記入力信号とが印加されるオペアンプと、該オ
ペアンプの出力信号が得られる出力端子と前記第１積分
回路の反転入力端子との間に接続される第１帰還回路
と、前記出力端子と前記第１積分回路の反転入力端子と
の間に接続される第２帰還回路と、前記出力端子と前記
オペアンプの反転入力端子との間に接続される第３帰還
回路とから成ることを特徴とする。
（ホ）作用 本発明に依れば、第１積分回路、第２積分回路及び、オ
ペアンプを順次継続接続し、前記オペアンプの出力信号
を、前記第１及び第２積分回路と前記オペアンプの反転
入力端子に帰還させるとともに、入力信号を前記第２積
分回路の出力信号と加算させて、前記オペアンプの非反
転入力端子に印加させているので、前記オペアンプの出
力端子からトラップ出力が得られる。
ペアンプを順次継続接続し、前記オペアンプの出力信号
を、前記第１及び第２積分回路と前記オペアンプの反転
入力端子に帰還させるとともに、入力信号を前記第２積
分回路の出力信号と加算させて、前記オペアンプの非反
転入力端子に印加させているので、前記オペアンプの出
力端子からトラップ出力が得られる。
（ヘ）実施例 第１図は、本発明の一実施例を示す回路図で、（17）は
入力端子、（18）は、第１オペアンプ（19）及び第１コ
ンデンサ（20）で構成される第１積分回路、（21）は第
１バッファ増幅回路、（22）は第２オペアンプ（23）及
び第２コンデンサ（24）で構成され、第１バッファ増幅
回路（21）の出力信号を更に積分する第２積分回路、
（25）は非反転入力端子に第２積分回路（22）の出力信
号及び入力端子（17）からの入力信号が印加される第３
オペアンプ、（26）は第３オペアンプ（25）の出力端子
と第１オペアンプ（19）の反転入力端子との間に接続さ
れる第１帰還回路、（27）は前記出力端子と第２オペア
ンプ（23）の反転入力端子との間に接続される抵抗（2
8）及び（29）から成る第２帰還回路、（30）は前記出
力端子と第３オペアンプ（25）の反転入力端子との間に
接続される抵抗（31）及び（32）から成る第３帰還回
路、（33）はバンドパス出力が発生する第１出力端子、
（34）はトラップ出力が発生する第２出力端子、及び
（35）はローパス出力が発生する第３出力端子である。
入力端子、（18）は、第１オペアンプ（19）及び第１コ
ンデンサ（20）で構成される第１積分回路、（21）は第
１バッファ増幅回路、（22）は第２オペアンプ（23）及
び第２コンデンサ（24）で構成され、第１バッファ増幅
回路（21）の出力信号を更に積分する第２積分回路、
（25）は非反転入力端子に第２積分回路（22）の出力信
号及び入力端子（17）からの入力信号が印加される第３
オペアンプ、（26）は第３オペアンプ（25）の出力端子
と第１オペアンプ（19）の反転入力端子との間に接続さ
れる第１帰還回路、（27）は前記出力端子と第２オペア
ンプ（23）の反転入力端子との間に接続される抵抗（2
8）及び（29）から成る第２帰還回路、（30）は前記出
力端子と第３オペアンプ（25）の反転入力端子との間に
接続される抵抗（31）及び（32）から成る第３帰還回
路、（33）はバンドパス出力が発生する第１出力端子、
（34）はトラップ出力が発生する第２出力端子、及び
（35）はローパス出力が発生する第３出力端子である。
今、入力端子（17）に印加される入力信号をV1、第１出
力端子（33）に発生する出力信号をV2、第２出力端子
（34）に発生する出力信号をV3、第３出力端子（35）に
発生する出力信号をV4、抵抗（28）及び（29）の抵抗値
をR1及びR2、抵抗（36）の抵抗値をR3、抵抗（37）の抵
抗値をR4、抵抗（31）及び（32）の抵抗値をR5及びR6、
第１及び第２コンデンサ（20）及び（24）の容量をC1及
びC2、又、第１及び第２オペアンプ（19）及び（23）の
相互コンダクタンスをgmとすると、第３出力端子（35）
に発生する出力信号V4は となり、第１出力端子（33）に発生する出力信号V2は V2＝｛V4−R3V1／（R1＋R2）gm/SC2 ……（２） となる。ただし、Ｓはｊω（ω：角周波数）を示す。そ
して、第３オペアンプ（25）は負帰還増幅回路を構成し
ている為、その両入力端子の電圧は等しくなり、 が成り立つ。
力端子（33）に発生する出力信号をV2、第２出力端子
（34）に発生する出力信号をV3、第３出力端子（35）に
発生する出力信号をV4、抵抗（28）及び（29）の抵抗値
をR1及びR2、抵抗（36）の抵抗値をR3、抵抗（37）の抵
抗値をR4、抵抗（31）及び（32）の抵抗値をR5及びR6、
第１及び第２コンデンサ（20）及び（24）の容量をC1及
びC2、又、第１及び第２オペアンプ（19）及び（23）の
相互コンダクタンスをgmとすると、第３出力端子（35）
に発生する出力信号V4は となり、第１出力端子（33）に発生する出力信号V2は V2＝｛V4−R3V1／（R1＋R2）gm/SC2 ……（２） となる。ただし、Ｓはｊω（ω：角周波数）を示す。そ
して、第３オペアンプ（25）は負帰還増幅回路を構成し
ている為、その両入力端子の電圧は等しくなり、 が成り立つ。
次に入力端子（17）と各出力端子との間の伝達関数を求
める。第（１）乃至（３）式より、入力端子（17）と第
１出力端子（33）との間の伝達関数（V2／V1）は となり、そのカットオフ周波数fC1、尖鋭度Q1、及び利
得H01は となる。
める。第（１）乃至（３）式より、入力端子（17）と第
１出力端子（33）との間の伝達関数（V2／V1）は となり、そのカットオフ周波数fC1、尖鋭度Q1、及び利
得H01は となる。
それ故、第１出力端子（33）にはバンドパス出力が得ら
れる事が解かる。
れる事が解かる。
同様に、入力端子（17）と第２出力端子（34）との間の
伝達関数（V3／V1）は となり、そのカットオフ周波数fC2、尖鋭度Q2、及び利
得H02は となる。それ故、第２出力端子（34）にはトラップ出力
が得られる事が解かる。又、入力端子（17）と第３出力
端子（35）との間の伝達関数（V4／V1）は となり、そのカットオフ周波数fC3、尖鋭度Q3、及び利
得H03は となる。それ故、第３出力端子（35）にはローパス出力
が得られる事が解かる。その結果、第１乃至第３出力端
子（33），（34）及び（35）には所望のフィルタ出力が
得られる。
伝達関数（V3／V1）は となり、そのカットオフ周波数fC2、尖鋭度Q2、及び利
得H02は となる。それ故、第２出力端子（34）にはトラップ出力
が得られる事が解かる。又、入力端子（17）と第３出力
端子（35）との間の伝達関数（V4／V1）は となり、そのカットオフ周波数fC3、尖鋭度Q3、及び利
得H03は となる。それ故、第３出力端子（35）にはローパス出力
が得られる事が解かる。その結果、第１乃至第３出力端
子（33），（34）及び（35）には所望のフィルタ出力が
得られる。
ところで、第（５），（９）及び（13）式から明らかな
様に、カットオフ周波数は３つのフィルタ出力について
等しく、その値はオペアンプの相互コンダクタンスgmと
コンデンサC1及びC2の値に応じて決まる。第１図の第１
乃至第３オペアンプ（19），（23）及び（25）は電流出
力型のオペアンプであり、その相互コンダクタンスgmは
オペアンプに内蔵される差動対の共通エミッタに接続さ
れる定電流源の電流に応じて定まる。そして、その電流
量の調整を３つのオペアンプに対して同時に行なうこと
は容易である。例えば、第１図の回路をIC化し、前記定
電流源をトランジスタで構成すれば、そのトランジスタ
のベースを共通接続し、１つの端子（ピン）で電流量を
調整出来る。その為、相互コンダクタンスgmを増減すれ
ば、３つのフィルタ出力のカットオフ周波数を同時にし
かも簡単に調整出来る。又、所定のカットオフ周波数を
得る時、相互コンダクタンスgmを小とすれば、第１及び
第２コンデンサ（20）及び（24）の容量も小さくするこ
とが可能で、IC化に際してのチップ面積の縮小を計る事
が出来る。更に、コンデンサの値は抵抗値と異なり、IC
製造後にもメタル変更によって簡単に変更出来る。
様に、カットオフ周波数は３つのフィルタ出力について
等しく、その値はオペアンプの相互コンダクタンスgmと
コンデンサC1及びC2の値に応じて決まる。第１図の第１
乃至第３オペアンプ（19），（23）及び（25）は電流出
力型のオペアンプであり、その相互コンダクタンスgmは
オペアンプに内蔵される差動対の共通エミッタに接続さ
れる定電流源の電流に応じて定まる。そして、その電流
量の調整を３つのオペアンプに対して同時に行なうこと
は容易である。例えば、第１図の回路をIC化し、前記定
電流源をトランジスタで構成すれば、そのトランジスタ
のベースを共通接続し、１つの端子（ピン）で電流量を
調整出来る。その為、相互コンダクタンスgmを増減すれ
ば、３つのフィルタ出力のカットオフ周波数を同時にし
かも簡単に調整出来る。又、所定のカットオフ周波数を
得る時、相互コンダクタンスgmを小とすれば、第１及び
第２コンデンサ（20）及び（24）の容量も小さくするこ
とが可能で、IC化に際してのチップ面積の縮小を計る事
が出来る。更に、コンデンサの値は抵抗値と異なり、IC
製造後にもメタル変更によって簡単に変更出来る。
又、第（６），（10）及び（14）式から明らかな様に尖
鋭度Ｑは、３つのフィルタ出力について等しく、その値
は抵抗の比とコンデンサの比を乗算したものとなる。そ
こで、IC化に際し、その値が比較的バラツキ易い抵抗の
比は所定値以下に押さえ、前記コンデンサの比を高めに
設定すれば、精度の高い尖鋭度Ｑを得ることが出来る。
鋭度Ｑは、３つのフィルタ出力について等しく、その値
は抵抗の比とコンデンサの比を乗算したものとなる。そ
こで、IC化に際し、その値が比較的バラツキ易い抵抗の
比は所定値以下に押さえ、前記コンデンサの比を高めに
設定すれば、精度の高い尖鋭度Ｑを得ることが出来る。
尚、実施例の如くR3＝R4、R5＝R6と抵抗の値を設定すれ
ば、トラップ出力とバンドパス出力の利得は等しく定数
となり、素子のバラツキによる影響を受けずに正しい利
得を得ることが出来る。
ば、トラップ出力とバンドパス出力の利得は等しく定数
となり、素子のバラツキによる影響を受けずに正しい利
得を得ることが出来る。
（ト）発明の効果 以上述べた如く本発明に依れば、３つのオペアンプで構
成されるアクティブフィルタによって、トラップ出力を
含む３つのフィルタ出力を得る事が出来、素子数の大幅
な削減を計ることが出来る。又、本発明に依れば、３つ
のフィルタ出力のカットオフ周波数及び尖鋭度を等しく
することが出来るので調整を簡単かつ同時に行なう事が
出来る。
成されるアクティブフィルタによって、トラップ出力を
含む３つのフィルタ出力を得る事が出来、素子数の大幅
な削減を計ることが出来る。又、本発明に依れば、３つ
のフィルタ出力のカットオフ周波数及び尖鋭度を等しく
することが出来るので調整を簡単かつ同時に行なう事が
出来る。
第１図は、本発明の一実施例を示す回路図、及び第２図
は従来のアクティブフィルタを示す回路図である。 （18）…第１積分回路、（22）…第２積分回路、（25）
…オペアンプ、（26）…第１帰還回路、（27）…第２帰
還回路、（30）…第３帰還回路。
は従来のアクティブフィルタを示す回路図である。 （18）…第１積分回路、（22）…第２積分回路、（25）
…オペアンプ、（26）…第１帰還回路、（27）…第２帰
還回路、（30）…第３帰還回路。
Claims (1)
- 【請求項１】非反転入力端子に入力信号が印加される第
１積分回路と、非反転入力端子に前記第１積分回路の出
力信号が印加される第２積分回路と、非反転入力端子に
前記第２積分回路の出力信号と前記入力信号とが印加さ
れるオペアンプと、該オペアンプの出力信号が得られる
出力端子と前記第１積分回路の反転入力端子との間に接
続される第１帰還回路と、前記出力端子と前記第１積分
回路の反転入力端子との間に接続される第２帰還回路
と、前記出力端子と前記オペアンプの反転入力端子との
間に接続される第３帰還回路とから成り、前記オペアン
プの出力端にトラップ出力を発生させる様にしたことを
特徴とするアクティブフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21338186A JPH0695624B2 (ja) | 1986-09-10 | 1986-09-10 | アクテイブフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21338186A JPH0695624B2 (ja) | 1986-09-10 | 1986-09-10 | アクテイブフイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6367912A JPS6367912A (ja) | 1988-03-26 |
| JPH0695624B2 true JPH0695624B2 (ja) | 1994-11-24 |
Family
ID=16638255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21338186A Expired - Lifetime JPH0695624B2 (ja) | 1986-09-10 | 1986-09-10 | アクテイブフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0695624B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2805171B2 (ja) * | 1990-08-02 | 1998-09-30 | シャープ株式会社 | アクティブフィルタ回路 |
-
1986
- 1986-09-10 JP JP21338186A patent/JPH0695624B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6367912A (ja) | 1988-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3181588B2 (ja) | ユニバーサルフィルタ | |
| JPH0828644B2 (ja) | アクテイブ型位相等化器 | |
| JPH04148388A (ja) | 時定数可変形の微分器 | |
| JPH0695624B2 (ja) | アクテイブフイルタ | |
| JPH0648775B2 (ja) | リープフロッグ・フィルタ | |
| JPS6362133B2 (ja) | ||
| JP2653474B2 (ja) | アクティブフィルター回路 | |
| JPH0695623B2 (ja) | アクテイブフイルタ | |
| JPH0648774B2 (ja) | 積分回路 | |
| JP2901248B2 (ja) | 可変リアクタンス回路 | |
| EP0049997A2 (en) | Filter circuit suitable for being fabricated into integrated circuit | |
| JPH0821831B2 (ja) | 積分回路 | |
| JP3308352B2 (ja) | 可変遅延回路 | |
| JP2671278B2 (ja) | 遅延等化された低域通過フィルタ | |
| JPS63244922A (ja) | キヤパシタンス回路 | |
| JPS6363212A (ja) | アクテイブフイルタ | |
| JP2991727B2 (ja) | アクティブフィルタ回路 | |
| JP3033094B2 (ja) | ジャイレータ遅延回路装置 | |
| JPH0691412B2 (ja) | アクティブフィルタ | |
| JPH0540585Y2 (ja) | ||
| JPS62160809A (ja) | 積分回路 | |
| JPH0114726B2 (ja) | ||
| JP2736081B2 (ja) | アクティブフィルター回路 | |
| JPS635290Y2 (ja) | ||
| JPH06283965A (ja) | アクティブ型ローパスフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |