JPS63244922A

JPS63244922A - キヤパシタンス回路

Info

Publication number: JPS63244922A
Application number: JP7665987A
Authority: JP
Inventors: Takeshi Yamamoto; 剛山本
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-03-30
Filing date: 1987-03-30
Publication date: 1988-10-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は電子回路に適用されるもので、特に半導体集
積回路化するのに有用なキャパシタンス回路に関する。

（従来の技術）近年、半導体集積回路によるフィルタ回路の開発が行な
われている。しかし、音声信号のような低周波信号用の
アクティブフィルタを半導体集積回路で実現する場合、
かなりの低電流で動作させるにしても、使用するキャパ
シタを半導体集積回路内で作るとすると、相当大きな容
ｆｆｉ値にする必要があり、集積回路のチップ面積と価
格を著しく増大させてしまう。

そこで容量値の逓倍回路（以下Ｃマルチプラヤという）
を用いて、小さな容量で等価的に大容量の効果を持たせ
ることで上記問題を解決する方法が考えられた。

第４図は、従来のＣマルチプラヤを示している。

このＣマルチプラヤは、特公昭６Ｏ−１９６Ｃ１ｌ公報
、特公昭６０−１９６７号公報にも示されている。２６
は、利ｍＡの演算増幅器、２３と２４はそれぞれ抵抗値
Ｒ１、Ｒ２の抵抗、２５は容量ｖｉＣ１のキャパシタで
ある。この回路の端子２２より見た入力インピーダンス
は、次式で与えられる（ただし演算増幅器は利得が八で
ある以外は理想とする）。

１＋Ａ・・・（１）演算増幅器の利得を１より十分大きいとして近似すると
、となる。このように、第４図の回路の入力インピーダン
スは、Ｒ１とＲ２の並列抵抗弁と、Ｃ１のでいる。従っ
て、Ｒ１とＲ２の値が小さいとき、端子２２から見たイ
ンピーダンスはＣＩの容量がＲ１：Ｒ２＝１：９に設定
すれば、端子２２と接地間には、容量Ｃ１の１０倍の容
量が付いているのと等価な動作を得る。

（発明が解決しようとする問題点）上記した第４図のＣマルチプライヤ回路によると、式（
２）から理解されるように、ＲＩ　　・Ｒ２／　（Ｒ１
＋Ｒ２）がふくまれ、この回路のままでは、この抵抗弁
をＯにすることはできない。この抵抗弁は、キャパシタ
ンスの損失分となり、キャパシタのＱを下げることに相
当する。このにうなキャパシタのＱの低下は、電子回路
上不都合が多（、特に半導体アクティブフィルタにこの
回路を用いる場合には、フィルタ特性の劣化を１Ｂいて
しまう。

そこで本発明は、直列抵抗弁を含まない無損失のキャパ
シタンス回路を提供覆ることを目的とする。

［発明の構成］（問題点を解決するための手段）本発明は、演算増幅器の出力端子と反転入力端子及び非
反転端子間にそれぞれ第１の抵抗、第２の抵抗をそれぞ
れ接続し、非反転入力端子と接地電位間にキャパシタを
設けるもので、反転入力端子より見たインピーダンスと
第２の抵抗の値積が前記キャパシタンスのインピーダン
スと第１の抵抗の値の積にほぼ等しくなるように構成す
るものである。

（作　用）上記の手段により、反転入力端子よりみた入力インピー
ダンスは、抵抗弁をほとんど含まなくなり、無損失のキ
ャパシタンス回路とすることができる。

（実施例）以下この発明の実施例を図面を参照して説明する。第１
図はこの発明の一実施例であり、入力端子１は、利得へ
の演算増幅器５の反転入力端子に接続されている。更に
、演算増幅器５の出力端子と反転入力端子間には、抵抗
値Ｒ１の抵抗２が接続され、また出力端子と非反転入力
端子間には、抵抗値Ｒ２の抵抗３が接続されている。そ
して、非反転入力端子と接Ｊｔ！ｌ電位間には、容ｆｆ
１ｌｉｃｔのキャパシタ４が接続されている。

上記の回路の端子１より見たインピーダンスは次式で与
えられる（ただし演算増幅器は利得がＡである以外は理
想とする。）演算増幅器の利得を１より十分大きいとして近似すると
、となる。このように、本回路の入力インピーダン倍され
て見えるだけで、直列抵抗弁をほとんど含まない。例え
ばＲ１：Ｒ２＝１　：　１０に設定すれば、端子１と接
地間には容ｆｆ１ｃ１の一１０倍の容量が付いているの
と等価な動作をする。また損失分を持たないために、演
算増幅器５の利得を高くするほど、等価キャパシタのＱ
を大きくすることがでてきる。従って、この回路を半導
体アクティブフィルタに用いてもフィルタ特性を劣化さ
れることもない。

第２図は、半導体アクティブフィルタの一例であり、ノ
ツチ回路を表わしている。この回路は、抵抗弁を８吊に
、またインダクタ分を抵抗におきかえて集積化に適した
構成にし、２π儒の周波数に減衰特性を持つ。入力端子６と出力端子７間
に抵抗８（値Ｒ１）を有し、出力端子７には、演算増幅
器９の出力端子及びトランスコンダクタンス増幅器１０
の非反転入力端子が接続される。トランスコンダクタン
ス増幅器１０の出力は、キャパシタ１２を介して接地さ
れるとともに、演算増幅器９の反転入力端子に帰還され
、またトランスコンダクタンス増幅器１１の非反転入力
端子に供給される。そして、トランスコンダクタンス増
幅器１１の出力は、キャパシタ１３を介して接地される
とともにトランスコンダクタンス増幅器１σの反転入力
端子に帰還される。よって帰還ループによって抽出され
る周波数成分が、出力端子７では減衰された周波数特性
となる。　上記のような半導体アクティブフィルタに本
発明を適用するならば、キャパシタ１２．１３部に用い
ることになる。

しかし、（４）式で示したように、本発明回路では、イ
ンピーダンスにマイナスの符号がつくので、第２図の極
性では、フィルタの伝達関数が変わってしまうので、第
３図に示ずように、トランスコンダクタンス増幅器１０
．１１の入力極性を反転してやれば良い。このように構
成すれば、第２図のフィルタと同じ伝達関数となる。従
って、本発明のキャパシタンス回路は、入力インピーダ
ンスにマイナスの符号がつくが、半導体フィルタに使用
するには不都合は生じない。

［発明の効果］以上説明したように、本発明は簡１１な構成によって、
直列抵抗弁をほとんど含まず、損失のきわめて少ないキ
ャパシタンス回路を提供できる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図は半
導体アクティブフィルタを示す回路図、第３図は第２図
のフィルタに本発明回路を用いた場合のフィルタ回路図
、第４図は従来のキャパシタンス回路を示す図である。１・・・入力端子、２，３・・・抵抗、４・・・キャパ
シタ、５・・・演算増幅器。出願人代理人　弁理士　鈴江武彦第１図第２図第３図第４図

Claims

【特許請求の範囲】

演算増幅器と、この演算増幅器の出力端子と反転入力端
子との間に接続された第１の抵抗と、前記演算増幅器の
出力端子と非反転入力端子との間に接続された第２の抵
抗と、前記演算増幅器の非反転入力端子と接地電位との
間に接続されたキャパシタとより成り、前記演算増幅器
の反転入力端子より見たインピーダンスと第２の抵抗の
値の積が前記キャパシタのインピーダンスと前記第１の
抵抗の値の積にほぼ等しくなるように構成したことを特
徴とするキャパシタンス回路。