JP3308352B2 - 可変遅延回路 - Google Patents
可変遅延回路Info
- Publication number
- JP3308352B2 JP3308352B2 JP20064693A JP20064693A JP3308352B2 JP 3308352 B2 JP3308352 B2 JP 3308352B2 JP 20064693 A JP20064693 A JP 20064693A JP 20064693 A JP20064693 A JP 20064693A JP 3308352 B2 JP3308352 B2 JP 3308352B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- variable
- buffer amplifier
- delay circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、アクティブフィルタ
を用いた可変遅延回路に関する。
を用いた可変遅延回路に関する。
【０００２】
【従来の技術】従来より、電気信号の遅延量を可変する
手段として、例えば図４に示すようなローパスフィルタ
（ＬＰＦ）を用いている。これはサレンキー型のＬＰＦ
の容量を可変できるようにしたものである。
手段として、例えば図４に示すようなローパスフィルタ
（ＬＰＦ）を用いている。これはサレンキー型のＬＰＦ
の容量を可変できるようにしたものである。
【０００３】図４において、入力信号Ｖ1 は抵抗Ｒ1 を
介して容量可変コンデンサＣ1 からの帰還信号と加算さ
れて第１のバッファアンプＢ1 に供給される。第１のバ
ッファアンプＢ1 のゲインは１であり、その出力Ｖ2 は
抵抗Ｒ2 及び容量可変コンデンサＣ2 によるフィルタ回
路で高域成分が除去された後、第２のバッファアンプＢ
2 に供給される。第２のバッファアンプＢ1 のゲインは
１であり、その出力は容量可変コンデンサＣ1 を介して
第１のバッファアンプＢ1 の入力端に帰還されると共
に、当該遅延回路の出力Ｖ0 となる。
介して容量可変コンデンサＣ1 からの帰還信号と加算さ
れて第１のバッファアンプＢ1 に供給される。第１のバ
ッファアンプＢ1 のゲインは１であり、その出力Ｖ2 は
抵抗Ｒ2 及び容量可変コンデンサＣ2 によるフィルタ回
路で高域成分が除去された後、第２のバッファアンプＢ
2 に供給される。第２のバッファアンプＢ1 のゲインは
１であり、その出力は容量可変コンデンサＣ1 を介して
第１のバッファアンプＢ1 の入力端に帰還されると共
に、当該遅延回路の出力Ｖ0 となる。
【０００４】この可変遅延回路の入出力特性は次式で与
えられ、その周波数特性は図５に示すようになる。尚、
図５において、（ａ）は周波数対ゲイン特性を示し、
（ｂ）は周波数対群遅延特性を示している。
えられ、その周波数特性は図５に示すようになる。尚、
図５において、（ａ）は周波数対ゲイン特性を示し、
（ｂ）は周波数対群遅延特性を示している。
【０００５】
【数１】
【０００６】上式は２次のＬＰＦの特性を表す。すなわ
ち、容量可変コンデンサＣ1 ，Ｃ2の容量を可変するこ
とにより２つの時定数τ1 ，τ2 が変化するため、図５
に示すように、扱う信号周波数ｆs までゲインを一定に
したままその遅延量を変えることができる。
ち、容量可変コンデンサＣ1 ，Ｃ2の容量を可変するこ
とにより２つの時定数τ1 ，τ2 が変化するため、図５
に示すように、扱う信号周波数ｆs までゲインを一定に
したままその遅延量を変えることができる。
【０００７】ところで、上記容量可変コンデンサＣ1 ，
Ｃ2 としてバリキャップの使用が考えられるが、使い勝
手が悪く、制御しにくい点と歪みが多い点で、実際には
余り使われていない。
Ｃ2 としてバリキャップの使用が考えられるが、使い勝
手が悪く、制御しにくい点と歪みが多い点で、実際には
余り使われていない。
【０００８】一方、上式の時定数可変手段としては、可
変ｇｍアンプと呼ばれる相互コンダクタンス可変回路で
同様の特性を得る方法が実用的である。しかし、これは
非常に回路の素子数が多くなってしまうという問題があ
る。
変ｇｍアンプと呼ばれる相互コンダクタンス可変回路で
同様の特性を得る方法が実用的である。しかし、これは
非常に回路の素子数が多くなってしまうという問題があ
る。
【０００９】
【発明が解決しようとする課題】以上述べたように、従
来の可変遅延回路では、良好な特性が得られなかった
り、回路が複雑であったりした。この発明は上記の課題
を解決するためになされたもので、フィルタの時定数を
固定したまま、簡単な構成で良好な特性が得られる可変
遅延回路を提供することを目的とする。
来の可変遅延回路では、良好な特性が得られなかった
り、回路が複雑であったりした。この発明は上記の課題
を解決するためになされたもので、フィルタの時定数を
固定したまま、簡単な構成で良好な特性が得られる可変
遅延回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
にこの発明に係る可変遅延回路は、一方端が信号入力端
子に接続され他方端が第１のバッファアンプを介してあ
るいは直接的に第２の抵抗の一方端に接続された第１の
抵抗と、入力端が前記第２の抵抗の他方端に接続され出
力端が信号出力端子に接続された第２のバッファアンプ
と、一方端が前記第１の抵抗の他方端に接続され他方端
が前記第２のバッファアンプの出力端に接続された第１
のコンデンサと、一方端が前記第２の抵抗の他方端に接
続された第２のコンデンサと、前記信号入力端子に供給
される入力信号を任意の分圧比で分圧して出力する可変
分圧器と、入力端が前記可変分圧器の出力端に接続され
出力端が前記第２のコンデンサの他方端に接続されたロ
ーパスフィルタ回路とを具備したことを特徴とする。
にこの発明に係る可変遅延回路は、一方端が信号入力端
子に接続され他方端が第１のバッファアンプを介してあ
るいは直接的に第２の抵抗の一方端に接続された第１の
抵抗と、入力端が前記第２の抵抗の他方端に接続され出
力端が信号出力端子に接続された第２のバッファアンプ
と、一方端が前記第１の抵抗の他方端に接続され他方端
が前記第２のバッファアンプの出力端に接続された第１
のコンデンサと、一方端が前記第２の抵抗の他方端に接
続された第２のコンデンサと、前記信号入力端子に供給
される入力信号を任意の分圧比で分圧して出力する可変
分圧器と、入力端が前記可変分圧器の出力端に接続され
出力端が前記第２のコンデンサの他方端に接続されたロ
ーパスフィルタ回路とを具備したことを特徴とする。
【００１１】
【作用】上記構成による可変遅延回路では、入力信号は
可変分圧器を通り、１次あるいは２次のローパスフィル
タ回路を介して第２のコンデンサの他端に供給されるの
で、可変分圧器の分圧比を可変することで遅延量を可変
することができ、これによってフィルタの時定数を固定
したまま、簡単な構成で良好な特性が得られる。
可変分圧器を通り、１次あるいは２次のローパスフィル
タ回路を介して第２のコンデンサの他端に供給されるの
で、可変分圧器の分圧比を可変することで遅延量を可変
することができ、これによってフィルタの時定数を固定
したまま、簡単な構成で良好な特性が得られる。
【００１２】
【実施例】以下、図面を参照してこの発明の一実施例を
詳細に説明する。但し、図１において、図４と同一部分
には同一符号を付して示し、ここでは異なる部分を中心
に説明する。
詳細に説明する。但し、図１において、図４と同一部分
には同一符号を付して示し、ここでは異なる部分を中心
に説明する。
【００１３】図１はこの発明に係る可変遅延回路の構成
を示すもので、入力信号Ｖ1 は抵抗Ｒ1 を介してコンデ
ンサ（容量固定）Ｃ1 からの帰還信号と加算されて第１
のバッファアンプＢ1 でゲイン１で増幅される。この第
１のバッファアンプＢ1 の出力Ｖ2 は抵抗Ｒ2 を介して
コンデンサＣ2 の一端と第２のバッファアンプＢ2 に供
給され、第２のバッファアンプＢ2 でゲイン１で増幅出
力される。その出力はコンデンサＣ1 を介して第１のバ
ッファアンプＢ1 の入力端に帰還されると共に、当該遅
延回路の出力Ｖ0 となる。
を示すもので、入力信号Ｖ1 は抵抗Ｒ1 を介してコンデ
ンサ（容量固定）Ｃ1 からの帰還信号と加算されて第１
のバッファアンプＢ1 でゲイン１で増幅される。この第
１のバッファアンプＢ1 の出力Ｖ2 は抵抗Ｒ2 を介して
コンデンサＣ2 の一端と第２のバッファアンプＢ2 に供
給され、第２のバッファアンプＢ2 でゲイン１で増幅出
力される。その出力はコンデンサＣ1 を介して第１のバ
ッファアンプＢ1 の入力端に帰還されると共に、当該遅
延回路の出力Ｖ0 となる。
【００１４】一方、入力信号は可変分圧器（分圧比Ｋ）
１を通り、１次あるいは２次のＬＰＦ２を介してコンデ
ンサＣ2 の他端に供給される。上記ＬＰＦ２は、簡単な
具体例をあげると図２に示すように構成され、抵抗Ｒ3
とコンデンサＣ3 からなる１次フィルタで構成される。
１を通り、１次あるいは２次のＬＰＦ２を介してコンデ
ンサＣ2 の他端に供給される。上記ＬＰＦ２は、簡単な
具体例をあげると図２に示すように構成され、抵抗Ｒ3
とコンデンサＣ3 からなる１次フィルタで構成される。
【００１５】図２の具体例を例にとって、以下にその動
作を説明する。まず、ＬＰＦの出力Ｖ3 は、可変分圧器
１の分圧比がＫであるから、 Ｖ3 ＝Ｋ・Ｖ1 ／（１＋ＳＣ3 Ｒ3 ） と表現される。一方、 Ｖ1 ＝（Ｖ2 ＋ＳＣ2 Ｒ2 Ｖ3 ）／（１＋ＳＣ2 Ｒ2 ） Ｖ2 ＝（Ｖ1 ＋ＳＣ1 Ｒ1 Ｖ0 ）／（１＋ＳＣ1 Ｒ1 ） の２式とから、Ｖ1 とＶ0 の比は、
作を説明する。まず、ＬＰＦの出力Ｖ3 は、可変分圧器
１の分圧比がＫであるから、 Ｖ3 ＝Ｋ・Ｖ1 ／（１＋ＳＣ3 Ｒ3 ） と表現される。一方、 Ｖ1 ＝（Ｖ2 ＋ＳＣ2 Ｒ2 Ｖ3 ）／（１＋ＳＣ2 Ｒ2 ） Ｖ2 ＝（Ｖ1 ＋ＳＣ1 Ｒ1 Ｖ0 ）／（１＋ＳＣ1 Ｒ1 ） の２式とから、Ｖ1 とＶ0 の比は、
【００１６】
【数２】 と表される。実際に計算した例を図３に示す。図３にお
いて、（ａ）は周波数対ゲイン特性、（ｂ）は周波数対
群遅延特性を示している。図３から明らかなように、Ｋ
＝０のとき、従来例の (1)式と同じになり、遅延量が最
大になる。Ｋを大きくしていくと、遅延量は減ってい
き、Ｋ＝１で最小になる。
いて、（ａ）は周波数対ゲイン特性、（ｂ）は周波数対
群遅延特性を示している。図３から明らかなように、Ｋ
＝０のとき、従来例の (1)式と同じになり、遅延量が最
大になる。Ｋを大きくしていくと、遅延量は減ってい
き、Ｋ＝１で最小になる。
【００１７】したがって、上記構成による可変遅延回路
は、フィルタの時定数を固定のまま分圧比を可変するこ
とで遅延量を可変できるので、構成が簡単であり、しか
も分圧比可変のため制御がやりやすい。
は、フィルタの時定数を固定のまま分圧比を可変するこ
とで遅延量を可変できるので、構成が簡単であり、しか
も分圧比可変のため制御がやりやすい。
【００１８】尚、分圧比を変える方法として、電圧制御
する場合は可変アンプが必要であるが、離散的でよけれ
ばスイッチ付きの抵抗分圧で簡単に実現できる。また、
バッファアンプＢ1 をショート（削除）した回路も考え
られるが、その作用効果は上記実施例と同様である。そ
の他、この発明の要旨を逸脱しない範囲で種々変形して
も同様に実施可能であることはいうまでもない。
する場合は可変アンプが必要であるが、離散的でよけれ
ばスイッチ付きの抵抗分圧で簡単に実現できる。また、
バッファアンプＢ1 をショート（削除）した回路も考え
られるが、その作用効果は上記実施例と同様である。そ
の他、この発明の要旨を逸脱しない範囲で種々変形して
も同様に実施可能であることはいうまでもない。
【００１９】
【発明の効果】以上のようにこの発明によれば、フィル
タの時定数を固定したまま、簡単な構成で良好な特性が
得られる可変遅延回路を提供することができる。
タの時定数を固定したまま、簡単な構成で良好な特性が
得られる可変遅延回路を提供することができる。
【図１】この発明に係る可変遅延回路の一実施例を示す
ブロック回路構成図。
ブロック回路構成図。
【図２】同実施例のより具体的な構成を示す回路図。
【図３】同実施例の分圧比可変時の周波数対ゲイン特性
及び周波数対群遅延特性を示す特性図。
及び周波数対群遅延特性を示す特性図。
【図４】従来の可変遅延回路の構成を示すブロック回路
図。
図。
【図５】図４に示す可変遅延回路の容量可変による周波
数対ゲイン特性及び周波数対群遅延特性を示す特性図。
数対ゲイン特性及び周波数対群遅延特性を示す特性図。
Ｂ1 ，Ｂ2 …バッファアンプ、１…可変分圧器、２…Ｌ
ＰＦ。
ＰＦ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−97764（ＪＰ，Ａ) 特開 昭62−272612（ＪＰ，Ａ) 実開 昭61−104638（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 11/26 H03H 11/12 H03H 11/20
Claims (1)
- 【請求項１】一方端が信号入力端子に接続され他方端が
第１のバッファアンプを介してあるいは直接的に第２の
抵抗の一方端に接続された第１の抵抗と、入力端が前記
第２の抵抗の他方端に接続され出力端が信号出力端子に
接続された第２のバッファアンプと、一方端が前記第１
の抵抗の他方端に接続され他方端が前記第２のバッファ
アンプの出力端に接続された第１のコンデンサと、一方
端が前記第２の抵抗の他方端に接続された第２のコンデ
ンサと、前記信号入力端子に供給される入力信号を任意
の分圧比で分圧して出力する可変分圧器と、入力端が前
記可変分圧器の出力端に接続され出力端が前記第２のコ
ンデンサの他方端に接続されたローパスフィルタ回路と
を具備したことを特徴とする可変遅延回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20064693A JP3308352B2 (ja) | 1993-08-12 | 1993-08-12 | 可変遅延回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20064693A JP3308352B2 (ja) | 1993-08-12 | 1993-08-12 | 可変遅延回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0758591A JPH0758591A (ja) | 1995-03-03 |
| JP3308352B2 true JP3308352B2 (ja) | 2002-07-29 |
Family
ID=16427864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20064693A Expired - Fee Related JP3308352B2 (ja) | 1993-08-12 | 1993-08-12 | 可変遅延回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3308352B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6154078A (en) | 1998-01-07 | 2000-11-28 | Micron Technology, Inc. | Semiconductor buffer circuit with a transition delay circuit |
| WO2010038582A1 (en) | 2008-09-30 | 2010-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Reset signal generation circuit and semiconductor device |
| KR102567922B1 (ko) * | 2018-07-03 | 2023-08-18 | 에스케이하이닉스 주식회사 | 지연회로 및 이를 이용한 반도체시스템 |
-
1993
- 1993-08-12 JP JP20064693A patent/JP3308352B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0758591A (ja) | 1995-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3181588B2 (ja) | ユニバーサルフィルタ | |
| JPH0474882B2 (ja) | ||
| JP3308352B2 (ja) | 可変遅延回路 | |
| JP2520055B2 (ja) | 有極型リ−プフロッグ・フィルタ | |
| KR0171652B1 (ko) | 자기 바이어스용 네거티브 피드백 루프를 갖는 증폭기 회로 | |
| JP3072003B2 (ja) | アクティブバンドパスフィルタ | |
| JP2573081Y2 (ja) | オールパス・フィルタ | |
| JPH04148388A (ja) | 時定数可変形の微分器 | |
| US4456885A (en) | Filter circuit suitable for being fabricated into integrated circuit | |
| JPH0758883B2 (ja) | 第二種フイルタ回路 | |
| JP3225260B2 (ja) | フィルタ回路 | |
| JP2539301B2 (ja) | 有極型リ−プフロッグ・フィルタ | |
| JPS61170113A (ja) | ２次アクテイブ位相等価器 | |
| JP3885874B2 (ja) | 等価インダクタ回路を用いたフィルタ回路 | |
| JP3096131B2 (ja) | フィルタ回路 | |
| JPS6117369B2 (ja) | ||
| JP3181829B2 (ja) | アクティブフィルタ回路 | |
| JPH08298436A (ja) | フィルタ回路 | |
| JPH0691412B2 (ja) | アクティブフィルタ | |
| JP4227445B2 (ja) | 複素バンドパスフィルタ | |
| JP3148458B2 (ja) | アクティブフィルタ | |
| JP3184376B2 (ja) | 周波数自動調整回路 | |
| JP3208301B2 (ja) | 遅延回路 | |
| JPH0621758A (ja) | バイカッドｏｔａ−ｃフィルタ | |
| JP3099679B2 (ja) | 低域ろ波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |