JP3099679B2 - 低域ろ波回路 - Google Patents
低域ろ波回路Info
- Publication number
- JP3099679B2 JP3099679B2 JP07124879A JP12487995A JP3099679B2 JP 3099679 B2 JP3099679 B2 JP 3099679B2 JP 07124879 A JP07124879 A JP 07124879A JP 12487995 A JP12487995 A JP 12487995A JP 3099679 B2 JP3099679 B2 JP 3099679B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- signal
- point
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、抵抗器と容量とによる
低域ろ波器に入・出力のバッファ回路を設けた構成の低
域ろ波回路に関し、特に、バッファ回路の動作点が電源
電圧を抵抗分割した電圧で決められている構成の低域ろ
波回路に関する。
低域ろ波器に入・出力のバッファ回路を設けた構成の低
域ろ波回路に関し、特に、バッファ回路の動作点が電源
電圧を抵抗分割した電圧で決められている構成の低域ろ
波回路に関する。
【０００２】
【従来の技術】この種の従来の低域ろ波回路の一例の回
路図を、図２（ａ）に示す。同図を参照して、この低域
ろ波回路の構成は、抵抗ＲLF1 と容量ＣLF1 とからなる
低域ろ波器１に対して、入力側のバッファ回路２と、出
力側のバッファ回路３と、基準電圧発生回路４とを設け
た構成となっている。
路図を、図２（ａ）に示す。同図を参照して、この低域
ろ波回路の構成は、抵抗ＲLF1 と容量ＣLF1 とからなる
低域ろ波器１に対して、入力側のバッファ回路２と、出
力側のバッファ回路３と、基準電圧発生回路４とを設け
た構成となっている。
【０００３】すなわち、抵抗と容量とからなる最も基本
的な低域ろ波回路は、図３（ａ）に示すような、入力端
子５Ａとグランド端子６との間に抵抗ＲLF1 と容量Ｃ
LF1 とを直列接続し、それら抵抗ＲLF1 と容量ＣLF1 の
直列接続点を出力端子とした四端子回路網である。図３
（ａ）に示される回路では、外部に設けられた信号源７
からの入力信号ｅinを二つの入力端子５Ａ，５Ｂ（一方
の端子５Ｂは、グランド端子６に接続されて接地電位と
なっている）の間に入力し、出力信号ｅout を二つの出
力端子８Ａ，８Ｂ（一方の端子８Ｂは、グランド端子６
に接続されて接地電位になっている）の間から出力す
る。
的な低域ろ波回路は、図３（ａ）に示すような、入力端
子５Ａとグランド端子６との間に抵抗ＲLF1 と容量Ｃ
LF1 とを直列接続し、それら抵抗ＲLF1 と容量ＣLF1 の
直列接続点を出力端子とした四端子回路網である。図３
（ａ）に示される回路では、外部に設けられた信号源７
からの入力信号ｅinを二つの入力端子５Ａ，５Ｂ（一方
の端子５Ｂは、グランド端子６に接続されて接地電位と
なっている）の間に入力し、出力信号ｅout を二つの出
力端子８Ａ，８Ｂ（一方の端子８Ｂは、グランド端子６
に接続されて接地電位になっている）の間から出力す
る。
【０００４】ところで、図３（ａ）に示された低域ろ波
回路を実用に供するには、このろ波回路の前段の回路
（信号源７）や後段の負荷回路（図示せず）に対してろ
波回路の入・出力インピーダンスが影響を与えないよう
に、入力側および出力側に、インピーダンス変換用のバ
ッファ回路を設けることが望ましい。図３（ｂ）に示す
低域ろ波回路は、そのような入力側バッファ回路２及び
出力側バッファ回路３を備えたろ波回路である。入力側
および出力側の各バッファ回路２，３は共に、高入力イ
ンピーダンスで低出力インピーダンスの回路である。従
って入力側バッファ回路２は信号源７からの入力信号ｅ
inを高入力インピーダンスで受けて、低出力インピーダ
ンスの信号ｖ1 として次段の低域ろ波器１に送出する。
一方、出力側バッファ回路３は前段の低域ろ波器１の出
力信号ｖ2 を高入力インピーダンスで受けて、低出力イ
ンピーダンスの出力信号ｅout として外部の負荷回路に
送出する。
回路を実用に供するには、このろ波回路の前段の回路
（信号源７）や後段の負荷回路（図示せず）に対してろ
波回路の入・出力インピーダンスが影響を与えないよう
に、入力側および出力側に、インピーダンス変換用のバ
ッファ回路を設けることが望ましい。図３（ｂ）に示す
低域ろ波回路は、そのような入力側バッファ回路２及び
出力側バッファ回路３を備えたろ波回路である。入力側
および出力側の各バッファ回路２，３は共に、高入力イ
ンピーダンスで低出力インピーダンスの回路である。従
って入力側バッファ回路２は信号源７からの入力信号ｅ
inを高入力インピーダンスで受けて、低出力インピーダ
ンスの信号ｖ1 として次段の低域ろ波器１に送出する。
一方、出力側バッファ回路３は前段の低域ろ波器１の出
力信号ｖ2 を高入力インピーダンスで受けて、低出力イ
ンピーダンスの出力信号ｅout として外部の負荷回路に
送出する。
【０００５】ところが一般に、入・出力バッファ回路
２，３として構成の簡単な単一電源の増幅器を用いる
と、バッファ回路前後で入・出力信号の直流電圧レベル
が変化してしまう。例えば、入力側バッファ回路２に、
図３（ｃ）に示すような、インピーダンス変換器として
良く知られているソースホロワ増幅器を用いたとする。
この場合、増幅素子であるｎＭＯＳトランジスタＱN の
ゲートバイアス電圧すなわち入力信号ｅinの直流電圧レ
ベルは、外部から電源電圧端子９に供給される電圧ＶCC
を二つの直列抵抗ＲG1，ＲG2により抵抗分割した電圧Ｖ
CC・ＲG2／（ＲG1＋ＲG2）である。一方、出力信号ｖ1
の直流電圧レベルは、ＶCC／２である。これら入力信号
ｅinの直流電圧レベルと出力信号ｖ1 の直流電圧レベル
とは、増幅素子ｎＭＯＳトランジスタＱN のしきい値電
圧にもよるが、一般には必ずしも一致しない。従って、
このようなソースホロワ増幅器をインピーダンス変換用
のバッファ回路２として用いたときは、そのソースホロ
ワ増幅器２と低域ろ波器１との間に、入力信号ｅinの直
流電圧レベルと低域ろ波器１への入力信号ｖ1 の直流電
圧レベルとを一致させるための、レベル変換回路を設け
なければならない。
２，３として構成の簡単な単一電源の増幅器を用いる
と、バッファ回路前後で入・出力信号の直流電圧レベル
が変化してしまう。例えば、入力側バッファ回路２に、
図３（ｃ）に示すような、インピーダンス変換器として
良く知られているソースホロワ増幅器を用いたとする。
この場合、増幅素子であるｎＭＯＳトランジスタＱN の
ゲートバイアス電圧すなわち入力信号ｅinの直流電圧レ
ベルは、外部から電源電圧端子９に供給される電圧ＶCC
を二つの直列抵抗ＲG1，ＲG2により抵抗分割した電圧Ｖ
CC・ＲG2／（ＲG1＋ＲG2）である。一方、出力信号ｖ1
の直流電圧レベルは、ＶCC／２である。これら入力信号
ｅinの直流電圧レベルと出力信号ｖ1 の直流電圧レベル
とは、増幅素子ｎＭＯＳトランジスタＱN のしきい値電
圧にもよるが、一般には必ずしも一致しない。従って、
このようなソースホロワ増幅器をインピーダンス変換用
のバッファ回路２として用いたときは、そのソースホロ
ワ増幅器２と低域ろ波器１との間に、入力信号ｅinの直
流電圧レベルと低域ろ波器１への入力信号ｖ1 の直流電
圧レベルとを一致させるための、レベル変換回路を設け
なければならない。
【０００６】上述したように、図３（ａ）に示す最も基
本的な低域ろ波回路を実用に供するには、少なくともそ
の入力側に、インピーダンス変換回路とレベル変換回路
とを設ける必要がある。そのような二つの機能を併せ備
え、しかも単一電源で動作する増幅器として、差動増幅
器がある。差動増幅器を用いると、二つの信号入力点に
適当な直流バイアスを加えるだけで、一つの回路で、入
力信号ｅinと信号ｖ1（或いは、信号ｖ2 と出力信号ｅ
out ）の直流電圧レベルを、その直流バイアス差に応じ
たレベルに設定することができる。しかも、インピーダ
ンス変換をも行うことができる。図２（ａ）に示す回路
図中の差動増幅器２，３はそのような、インピーダンス
変換器兼レベル変換器として作用するものである。また
基準電圧発生回路４は、その差動増幅器２，３の一方の
信号入力点に所定の一定電圧を与え、差動増幅器２，３
それぞれの入・出力信号の直流電圧レベルを決めるため
のものである。本発明はこれまで述べたような、抵抗と
容量とからなる低域ろ波器と、少なくとも入力側の差動
増幅器と、その差動増幅器に入・出力信号の直流電圧レ
ベルを与えるための基準電圧発生回路とを備える低域ろ
波回路に関わるものである。
本的な低域ろ波回路を実用に供するには、少なくともそ
の入力側に、インピーダンス変換回路とレベル変換回路
とを設ける必要がある。そのような二つの機能を併せ備
え、しかも単一電源で動作する増幅器として、差動増幅
器がある。差動増幅器を用いると、二つの信号入力点に
適当な直流バイアスを加えるだけで、一つの回路で、入
力信号ｅinと信号ｖ1（或いは、信号ｖ2 と出力信号ｅ
out ）の直流電圧レベルを、その直流バイアス差に応じ
たレベルに設定することができる。しかも、インピーダ
ンス変換をも行うことができる。図２（ａ）に示す回路
図中の差動増幅器２，３はそのような、インピーダンス
変換器兼レベル変換器として作用するものである。また
基準電圧発生回路４は、その差動増幅器２，３の一方の
信号入力点に所定の一定電圧を与え、差動増幅器２，３
それぞれの入・出力信号の直流電圧レベルを決めるため
のものである。本発明はこれまで述べたような、抵抗と
容量とからなる低域ろ波器と、少なくとも入力側の差動
増幅器と、その差動増幅器に入・出力信号の直流電圧レ
ベルを与えるための基準電圧発生回路とを備える低域ろ
波回路に関わるものである。
【０００７】そのような構成の低域ろ波回路における従
来の回路の一例を示す図２（ａ）を再び参照して、この
図に示すろ波回路は、正転入力点が信号入力端子５Ａに
接続された差動増幅器２と、グランド端子６（電圧＝
０）と電源電圧端子９（電圧＝ＶCC）との間に直列接続
された抵抗Ｒ2 ，Ｒ3 と、一端が上記増幅器２の信号出
力点に接続された抵抗ＲLF1 と、一端が抵抗ＲLF1 の他
端と共通接続され、他端がグランド端子６に接地された
容量ＣLF1 と、反転入力点が抵抗ＲLF1 の他端と容量Ｃ
LF1 の一端とに共通接続された差動増幅器３と、電源電
圧端子９とグランド端子６との間に接続されたバイパス
コンデンサとしての容量ＣBPとから構成されている。
来の回路の一例を示す図２（ａ）を再び参照して、この
図に示すろ波回路は、正転入力点が信号入力端子５Ａに
接続された差動増幅器２と、グランド端子６（電圧＝
０）と電源電圧端子９（電圧＝ＶCC）との間に直列接続
された抵抗Ｒ2 ，Ｒ3 と、一端が上記増幅器２の信号出
力点に接続された抵抗ＲLF1 と、一端が抵抗ＲLF1 の他
端と共通接続され、他端がグランド端子６に接地された
容量ＣLF1 と、反転入力点が抵抗ＲLF1 の他端と容量Ｃ
LF1 の一端とに共通接続された差動増幅器３と、電源電
圧端子９とグランド端子６との間に接続されたバイパス
コンデンサとしての容量ＣBPとから構成されている。
【０００８】そして、二つの増幅器２，３それぞれの正
転入力点は、電源電圧ＶCCを二つの直列抵抗Ｒ2 ，Ｒ3
で分圧した電圧ＶREF ＝ＶCC・Ｒ2 ／（Ｒ2 ＋Ｒ3 ）に
直流バイアスされている。この分圧電圧ＶREF は増幅器
２，３のダイナミックレンジを最大にとるため、一般的
には電源電圧ＶCCの半分すなわちＶREF ＝ＶCC／２に設
定される。このとき、抵抗値比はＲ2 ：Ｒ3 ＝１：１で
あり、増幅器２，３は動作点がＶCC／２の点に設定され
ている。このろ波回路において信号出力端子８Ａは、後
段の増幅器３の信号出力点である。出力信号ｅout はそ
の出力端子８Ａと、抵抗Ｒ2 ，Ｒ3 の直列接続節点Ｎ1
との間から出力される。つまり上述の分圧電圧ＶREF を
基準にして出力される。尚、入力信号ｅinはその直流電
圧レベルがＶCC／２（＝ＶREF ）にバイアスされてお
り、ろ波回路外部に設けられた信号源７から、入力端子
５Ａと入力端子５Ｂ（電圧＝０）との間に入力される。
つまり接地電位に対してＶCC／２の直流電圧に重畳され
た交流信号として、入力される。
転入力点は、電源電圧ＶCCを二つの直列抵抗Ｒ2 ，Ｒ3
で分圧した電圧ＶREF ＝ＶCC・Ｒ2 ／（Ｒ2 ＋Ｒ3 ）に
直流バイアスされている。この分圧電圧ＶREF は増幅器
２，３のダイナミックレンジを最大にとるため、一般的
には電源電圧ＶCCの半分すなわちＶREF ＝ＶCC／２に設
定される。このとき、抵抗値比はＲ2 ：Ｒ3 ＝１：１で
あり、増幅器２，３は動作点がＶCC／２の点に設定され
ている。このろ波回路において信号出力端子８Ａは、後
段の増幅器３の信号出力点である。出力信号ｅout はそ
の出力端子８Ａと、抵抗Ｒ2 ，Ｒ3 の直列接続節点Ｎ1
との間から出力される。つまり上述の分圧電圧ＶREF を
基準にして出力される。尚、入力信号ｅinはその直流電
圧レベルがＶCC／２（＝ＶREF ）にバイアスされてお
り、ろ波回路外部に設けられた信号源７から、入力端子
５Ａと入力端子５Ｂ（電圧＝０）との間に入力される。
つまり接地電位に対してＶCC／２の直流電圧に重畳され
た交流信号として、入力される。
【０００９】図２（ａ）に示す回路は、以下のように動
作する。先ず、増幅器２は前述したように、信号源７か
ら与えられる交流信号ｅinを入力とする。この入力交流
信号ｅinの直流電圧レベルは、ＶCC／２にバイアスされ
ている。又、出力信号ｖ1 の直流電圧レベルは、正転入
力点に与えられている分圧電圧ＶREF （＝ＶCC／２）に
等しい。
作する。先ず、増幅器２は前述したように、信号源７か
ら与えられる交流信号ｅinを入力とする。この入力交流
信号ｅinの直流電圧レベルは、ＶCC／２にバイアスされ
ている。又、出力信号ｖ1 の直流電圧レベルは、正転入
力点に与えられている分圧電圧ＶREF （＝ＶCC／２）に
等しい。
【００１０】次に、抵抗ＲLF1 と容量ＣLF1 とからなる
低域ろ波器１は、入力信号すなわち増幅器２の出力信号
ｖ1 の電圧と、出力信号ｖ2 の電圧すなわち抵抗ＲLF1
と容量ＣLF1 の直列接続節点Ｎ2 の電圧との関係が、 ｖ2 ＝ｖ1 ／（１＋ｓ・ＣLF1 ・ＲLF1 ） で表わされ、出力信号電圧ｖ2 がコーナー周波数１／
（２πＣLF1 ・ＲLF1 ）の６ｄＢ／ｏｃｔ．で減衰して
行く一次の低域ろ波特性を持つ。
低域ろ波器１は、入力信号すなわち増幅器２の出力信号
ｖ1 の電圧と、出力信号ｖ2 の電圧すなわち抵抗ＲLF1
と容量ＣLF1 の直列接続節点Ｎ2 の電圧との関係が、 ｖ2 ＝ｖ1 ／（１＋ｓ・ＣLF1 ・ＲLF1 ） で表わされ、出力信号電圧ｖ2 がコーナー周波数１／
（２πＣLF1 ・ＲLF1 ）の６ｄＢ／ｏｃｔ．で減衰して
行く一次の低域ろ波特性を持つ。
【００１１】上記ろ波器１の出力信号ｖ2 が増幅器３の
反転入力点に入力され、上述したように、分圧電圧Ｖ
REF を基準とする出力信号ｅout として出力される。
反転入力点に入力され、上述したように、分圧電圧Ｖ
REF を基準とする出力信号ｅout として出力される。
【００１２】上述のようにして入力交流信号ｅinは、分
圧電圧ＶREF ＝ＶCC／２を基準とする低域ろ波された信
号ｅout として出力される。尚、電源電圧端子９とグラ
ンド端子６との間に接続されているバイパス容量Ｃ
BPは、電源電圧ＶCCに発生するノイズ成分を小さくする
と共に、この電源電圧端子９の高周波インピーダンスを
下げる効果がある。
圧電圧ＶREF ＝ＶCC／２を基準とする低域ろ波された信
号ｅout として出力される。尚、電源電圧端子９とグラ
ンド端子６との間に接続されているバイパス容量Ｃ
BPは、電源電圧ＶCCに発生するノイズ成分を小さくする
と共に、この電源電圧端子９の高周波インピーダンスを
下げる効果がある。
【００１３】
【発明が解決しようとする課題】上述した、図２（ａ）
に示す従来の低域ろ波回路において、電源電圧ＶCCが急
激に変化すると、誤動作が起り、出力信号ｅout に所定
外の波形変動が発生し易い。以下にその説明を行う。
に示す従来の低域ろ波回路において、電源電圧ＶCCが急
激に変化すると、誤動作が起り、出力信号ｅout に所定
外の波形変動が発生し易い。以下にその説明を行う。
【００１４】図２（ａ）に示す回路における電源電圧Ｖ
CCと出力信号電圧ｅout の時間的変化の様子を、図２
（ｂ）に示す。図２（ａ），（ｂ）を参照して、このろ
波回路において、電源電圧ＶCCが時刻ｔ1 に急激に低下
したものとする。その場合、基準電圧発生回路４では分
圧電圧ＶREF ＝ＶCC／２が、電源電圧ＶCCの急変に応じ
て時間遅れなく直ちに変化する。分圧電圧ＶREF は、電
源電圧ＶCCを抵抗Ｒ2 ，Ｒ3 で抵抗分割して得られる電
圧だからである。従って、差動増幅器２の出力信号ｖ1
の直流電圧レベルも電源電圧ＶCCの変化に追従して、直
ちに変化する。すなわち、増幅器２から低域ろ波器１に
入力される信号ｖ1 の電圧には本来の信号成分である交
流成分の他に、電源電圧ＶCCの変動による直流電圧レベ
ルの変動分が重畳されることになる。一方、抵抗ＲLF1
と容量ＣLF1 とからなる低域ろ波器１の出力信号Ｖ2 の
電圧は、一方の端子が接地電位に固定されている容量Ｃ
LF1の影響で、電源電圧ＶCCの急激な変化に直ちには追
従せず、信号ｖ2 の電圧変化には時間的な遅れが生じ
る。その時間遅れは、抵抗ＲLF1 と容量ＣLF1 との直列
接続回路の時定数で決まる値となる。その結果、出力側
の増幅器３では、反転入力点と正転入力点との間で直流
バイアスに差が生じる。そして、その差が増幅されて、
図２（ｂ）に示すような、出力信号電圧ｅout のパルス
状の誤動作波形となって表れる。このパルス状波形は、
時間の経過と共に低域ろ波器１の出力信号ｖ2 の直流電
圧レベルが回復して行くにしたがって、消滅して行く。
CCと出力信号電圧ｅout の時間的変化の様子を、図２
（ｂ）に示す。図２（ａ），（ｂ）を参照して、このろ
波回路において、電源電圧ＶCCが時刻ｔ1 に急激に低下
したものとする。その場合、基準電圧発生回路４では分
圧電圧ＶREF ＝ＶCC／２が、電源電圧ＶCCの急変に応じ
て時間遅れなく直ちに変化する。分圧電圧ＶREF は、電
源電圧ＶCCを抵抗Ｒ2 ，Ｒ3 で抵抗分割して得られる電
圧だからである。従って、差動増幅器２の出力信号ｖ1
の直流電圧レベルも電源電圧ＶCCの変化に追従して、直
ちに変化する。すなわち、増幅器２から低域ろ波器１に
入力される信号ｖ1 の電圧には本来の信号成分である交
流成分の他に、電源電圧ＶCCの変動による直流電圧レベ
ルの変動分が重畳されることになる。一方、抵抗ＲLF1
と容量ＣLF1 とからなる低域ろ波器１の出力信号Ｖ2 の
電圧は、一方の端子が接地電位に固定されている容量Ｃ
LF1の影響で、電源電圧ＶCCの急激な変化に直ちには追
従せず、信号ｖ2 の電圧変化には時間的な遅れが生じ
る。その時間遅れは、抵抗ＲLF1 と容量ＣLF1 との直列
接続回路の時定数で決まる値となる。その結果、出力側
の増幅器３では、反転入力点と正転入力点との間で直流
バイアスに差が生じる。そして、その差が増幅されて、
図２（ｂ）に示すような、出力信号電圧ｅout のパルス
状の誤動作波形となって表れる。このパルス状波形は、
時間の経過と共に低域ろ波器１の出力信号ｖ2 の直流電
圧レベルが回復して行くにしたがって、消滅して行く。
【００１５】このように、図２（ａ）に示す従来の低域
ろ波回路では、差動増幅器２，３はその動作点を決める
ための基準電圧ＶREF を、電源電圧ＶCCの抵抗分割によ
り与えられているのに対して、低域ろ波器１は、接地電
位を基準としている。その結果、電源電圧ＶCCが急激に
変化したとき、その電圧変化に対する増幅器２，３の応
答速度と、ろ波器１の応答速度との間に差が生じること
から、結果として、出力信号ｅout に誤動作波形が表わ
れる。尚、これまでは、低域ろ波器１に対して入力側に
も出力側にも差動増幅器を用いた例について説明した
が、どちらか一方にだけ増幅器を設けたものでも同様の
原因によって誤動作が生じることは、これまでの説明か
ら理解できるであろう。
ろ波回路では、差動増幅器２，３はその動作点を決める
ための基準電圧ＶREF を、電源電圧ＶCCの抵抗分割によ
り与えられているのに対して、低域ろ波器１は、接地電
位を基準としている。その結果、電源電圧ＶCCが急激に
変化したとき、その電圧変化に対する増幅器２，３の応
答速度と、ろ波器１の応答速度との間に差が生じること
から、結果として、出力信号ｅout に誤動作波形が表わ
れる。尚、これまでは、低域ろ波器１に対して入力側に
も出力側にも差動増幅器を用いた例について説明した
が、どちらか一方にだけ増幅器を設けたものでも同様の
原因によって誤動作が生じることは、これまでの説明か
ら理解できるであろう。
【００１６】従って本発明は、抵抗と容量とからなる低
域ろ波器に対してその入力側及び出力側の少なくとも一
方に差動増幅器を備え、その差動増幅器の動作点を電源
電圧を抵抗分割して得た電圧により決める構成の低域ろ
波回路において、電源電圧が急激に変化した場合でも誤
動作が発生しない低域ろ波回路を提供することを目的と
するものである。
域ろ波器に対してその入力側及び出力側の少なくとも一
方に差動増幅器を備え、その差動増幅器の動作点を電源
電圧を抵抗分割して得た電圧により決める構成の低域ろ
波回路において、電源電圧が急激に変化した場合でも誤
動作が発生しない低域ろ波回路を提供することを目的と
するものである。
【００１７】
【課題を解決するための手段】本発明に係る低域ろ波回
路は、信号入力点と接地電位点との間に抵抗器と第１の
容量とをこの順に直列接続し、その抵抗器と第１の容量
との直列接続点と直流電源電圧を取り入れるための端子
との間に第２の容量を接続して、前記抵抗器と前記第１
の容量と前記第２の容量の共通接続点を信号出力点とし
た構成の低域ろ波器を用いる。
路は、信号入力点と接地電位点との間に抵抗器と第１の
容量とをこの順に直列接続し、その抵抗器と第１の容量
との直列接続点と直流電源電圧を取り入れるための端子
との間に第２の容量を接続して、前記抵抗器と前記第１
の容量と前記第２の容量の共通接続点を信号出力点とし
た構成の低域ろ波器を用いる。
【００１８】本発明の低域ろ波回路は、抵抗器と容量を
含んでなる低域ろ波器に対し、その入力側及び出力側の
少くともいずれか一方に単一電源構成の差動増幅器を設
け、その差動増幅器の動作点を、前記差動増幅器へ供給
される電源電圧を抵抗分割して得た電圧により決める構
成の低域ろ波回路において、前記低域ろ波器として上記
の低域ろ波器を用いると共に、前記差動増幅器の電源電
圧を前記電源電圧端子から供給するように構成したこと
を特徴とする低域ろ波回路である。
含んでなる低域ろ波器に対し、その入力側及び出力側の
少くともいずれか一方に単一電源構成の差動増幅器を設
け、その差動増幅器の動作点を、前記差動増幅器へ供給
される電源電圧を抵抗分割して得た電圧により決める構
成の低域ろ波回路において、前記低域ろ波器として上記
の低域ろ波器を用いると共に、前記差動増幅器の電源電
圧を前記電源電圧端子から供給するように構成したこと
を特徴とする低域ろ波回路である。
【００１９】
【実施例】次に、本発明の好適な実施例について、図面
を参照して説明する。図１（ａ）は、本発明の一実施例
の低域ろ波回路の回路図である。図１（ａ）と図２
（ａ）とを参照すると、本実施例は、電源電圧端子９と
低域ろ波器１の信号出力点（抵抗ＲLF1 と容量ＣLF1 と
の直列接続節点Ｎ2 ）との間に、新たに容量ＣLF2 を備
えている点と、従来、電源電圧端子９とグランド端子６
との間に設けられていたバイパスコンデンサとしての容
量ＣBPが省かれている点とが、従来の低域ろ波回路と異
なっている。
を参照して説明する。図１（ａ）は、本発明の一実施例
の低域ろ波回路の回路図である。図１（ａ）と図２
（ａ）とを参照すると、本実施例は、電源電圧端子９と
低域ろ波器１の信号出力点（抵抗ＲLF1 と容量ＣLF1 と
の直列接続節点Ｎ2 ）との間に、新たに容量ＣLF2 を備
えている点と、従来、電源電圧端子９とグランド端子６
との間に設けられていたバイパスコンデンサとしての容
量ＣBPが省かれている点とが、従来の低域ろ波回路と異
なっている。
【００２０】本実施例において、基準電圧発生回路４に
おける分圧電圧ＶREF は、 ＶREF ＝ＶCC・Ｒ2 ／（Ｒ2 ＋Ｒ3 ） で与えられ、一般的には、差動増幅器２，３の動作点を
ＶCC／２の点に設定してダイナミックレンジを最大にす
るため、ＶREF ＝ＶCC／２にする。信号源７によって与
えられる入力信号ｅinは、その直流電圧レベルをＶCC／
２にバイアスされている。又、増幅器２，３の利得はそ
れぞれ１であるとする。従って増幅器２の信号出力点に
は、入力信号ｅinと同じ信号が出力される。
おける分圧電圧ＶREF は、 ＶREF ＝ＶCC・Ｒ2 ／（Ｒ2 ＋Ｒ3 ） で与えられ、一般的には、差動増幅器２，３の動作点を
ＶCC／２の点に設定してダイナミックレンジを最大にす
るため、ＶREF ＝ＶCC／２にする。信号源７によって与
えられる入力信号ｅinは、その直流電圧レベルをＶCC／
２にバイアスされている。又、増幅器２，３の利得はそ
れぞれ１であるとする。従って増幅器２の信号出力点に
は、入力信号ｅinと同じ信号が出力される。
【００２１】本実施例では、抵抗ＲLF1 と容量ＣLF1 に
加えて容量ＣLF2 の３素子で、低域ろ波器１１を構成し
ている。抵抗ＲLF1 と増幅器２の出力点との接続節点が
このろ波器の信号入力点であり、三つの素子ＲLF1 ，Ｃ
LF1 ，ＣLF2 の共通接続節点Ｎ2 がこのろ波器の信号出
力点である。このろ波器１１は、入力信号電圧ｖ1 と出
力信号電圧ｖ2 の関係が、 ｖ2 ＝ｖ1 ／｛１＋ｓ・ＲLF1 ・（ＣLF1 ＋ＣLF2 ）｝ となり、コーナー周波数１／｛２πＲLF1 ・（ＣLF1 ＋
ＣLF2 ）｝の６ｄＢ／ｏｃｔ．の傾きで減衰して行く一
次の低域ろ波特性を持つ。
加えて容量ＣLF2 の３素子で、低域ろ波器１１を構成し
ている。抵抗ＲLF1 と増幅器２の出力点との接続節点が
このろ波器の信号入力点であり、三つの素子ＲLF1 ，Ｃ
LF1 ，ＣLF2 の共通接続節点Ｎ2 がこのろ波器の信号出
力点である。このろ波器１１は、入力信号電圧ｖ1 と出
力信号電圧ｖ2 の関係が、 ｖ2 ＝ｖ1 ／｛１＋ｓ・ＲLF1 ・（ＣLF1 ＋ＣLF2 ）｝ となり、コーナー周波数１／｛２πＲLF1 ・（ＣLF1 ＋
ＣLF2 ）｝の６ｄＢ／ｏｃｔ．の傾きで減衰して行く一
次の低域ろ波特性を持つ。
【００２２】上記のろ波器１１からの出力信号ｖ2 が増
幅器３の反転入力点に入力され、上述した、電源電圧Ｖ
CCの抵抗Ｒ2 と抵抗Ｒ3 とによる分圧電圧ＶREF （＝Ｖ
CC／２）を基準とする出力信号ｅout として、出力端子
８Ａ，８Ｂから外部へ出力される。
幅器３の反転入力点に入力され、上述した、電源電圧Ｖ
CCの抵抗Ｒ2 と抵抗Ｒ3 とによる分圧電圧ＶREF （＝Ｖ
CC／２）を基準とする出力信号ｅout として、出力端子
８Ａ，８Ｂから外部へ出力される。
【００２３】次に、図１（ｂ）に示すように、電源電圧
ＶCCが時刻ｔ1 において急激に低下した場合を考える。
電源電圧の低下分がΔＶであるとすると、抵抗ＲLF1 と
入力側増幅器２の出力点との接続点の直流電圧レベルＶ
DC1 は、 ＶDC1 ＝（ＶCC−ΔＶ）Ｒ2 ／（Ｒ2 ＋Ｒ3 ） となる。
ＶCCが時刻ｔ1 において急激に低下した場合を考える。
電源電圧の低下分がΔＶであるとすると、抵抗ＲLF1 と
入力側増幅器２の出力点との接続点の直流電圧レベルＶ
DC1 は、 ＶDC1 ＝（ＶCC−ΔＶ）Ｒ2 ／（Ｒ2 ＋Ｒ3 ） となる。
【００２４】一方、抵抗ＲLF1 を節点Ｎ2 から切り離し
て、ろ波器１１の出力点（接続節点Ｎ2 ）の直流電圧レ
ベルＶDC2 を求めると、 ＶDC2 ＝（ＶCC−ΔＶ）ＣLF2 ／（ＣLF1 ＋ＣLF2 ） となる。
て、ろ波器１１の出力点（接続節点Ｎ2 ）の直流電圧レ
ベルＶDC2 を求めると、 ＶDC2 ＝（ＶCC−ΔＶ）ＣLF2 ／（ＣLF1 ＋ＣLF2 ） となる。
【００２５】ここで、二つの抵抗Ｒ2 ，Ｒ3 の抵抗値比
を１：１とし、二つの容量ＣLF1 ，ＣLF2 の容量値比を
抵抗値比と同様に１：１とする。このようにすると、上
述の式と式において、二つの直流電圧レベルが等し
くＶDC1 ＝ＶDC2 となる。従って、抵抗ＲLF1 を二つの
容量ＣLF1 ，ＣLF2 の接続節点Ｎ2 に接続しても抵抗Ｒ
LF1 には電流が流れない。すなわち、誤動作は起らず、
出力信号電圧ｅout は図１（ｂ）に示すように、パルス
状誤動作波形のない平坦のままである。
を１：１とし、二つの容量ＣLF1 ，ＣLF2 の容量値比を
抵抗値比と同様に１：１とする。このようにすると、上
述の式と式において、二つの直流電圧レベルが等し
くＶDC1 ＝ＶDC2 となる。従って、抵抗ＲLF1 を二つの
容量ＣLF1 ，ＣLF2 の接続節点Ｎ2 に接続しても抵抗Ｒ
LF1 には電流が流れない。すなわち、誤動作は起らず、
出力信号電圧ｅout は図１（ｂ）に示すように、パルス
状誤動作波形のない平坦のままである。
【００２６】更に、本実施例において、基準電圧発生回
路４中の二つの抵抗Ｒ2 ，Ｒ3 の抵抗値比が１：１でな
いときは、容量ＣLF1 ，容量ＣLF2 の容量値比を調節す
ることにより、誤動作を防止できる。すなわち、いま抵
抗Ｒ2 と抵抗Ｒ3 の抵抗値比をＲ2 ／Ｒ3 ＝ｎR ／１と
し、又、容量ＣLF2 と容量ＣLF1 の容量値比をＣLF2／
ＣLF1 ＝ｎC ／１として、式と式に代入してＶDC1
＝ＶDC2 であるとすると、 ｎR ／（１＋ｎR ）＝ｎC ／（１＋ｎC ） である。このことから、ｎR ＝ｎC 、つまり、 Ｒ2 ／Ｒ3 ＝ＣLF2 ／ＣLF1 ＝１／（ＣLF1 ／ＣLF2 ） となる。
路４中の二つの抵抗Ｒ2 ，Ｒ3 の抵抗値比が１：１でな
いときは、容量ＣLF1 ，容量ＣLF2 の容量値比を調節す
ることにより、誤動作を防止できる。すなわち、いま抵
抗Ｒ2 と抵抗Ｒ3 の抵抗値比をＲ2 ／Ｒ3 ＝ｎR ／１と
し、又、容量ＣLF2 と容量ＣLF1 の容量値比をＣLF2／
ＣLF1 ＝ｎC ／１として、式と式に代入してＶDC1
＝ＶDC2 であるとすると、 ｎR ／（１＋ｎR ）＝ｎC ／（１＋ｎC ） である。このことから、ｎR ＝ｎC 、つまり、 Ｒ2 ／Ｒ3 ＝ＣLF2 ／ＣLF1 ＝１／（ＣLF1 ／ＣLF2 ） となる。
【００２７】このようにして、基準電圧発生回路４にお
ける抵抗値比Ｒ2 ／Ｒ3 を、低域ろ波器１１における容
量値比の逆数１／（ＣLF1 ／ＣLF2 ）に等しくすること
で、抵抗値比が１：１でないときでも、誤動作を防止で
きる。
ける抵抗値比Ｒ2 ／Ｒ3 を、低域ろ波器１１における容
量値比の逆数１／（ＣLF1 ／ＣLF2 ）に等しくすること
で、抵抗値比が１：１でないときでも、誤動作を防止で
きる。
【００２８】
【発明の効果】以上説明したように、本発明に係る低域
ろ波回路は、入力端子に接続された抵抗と接地電位点に
接続された容量とからなる基本的な低域ろ波器に対し、
容量を二つに分割し、一方の容量を直流電源電圧端子に
接続した低域ろ波器を用いる。これにより、本発明によ
れば、ろ波器の入力信号における直流電圧レベルの変動
と、出力信号における直流電圧レベルの変動とを同期さ
せることができるので、電源電圧の変動が生じた場合で
も誤動作の起らない、高安定性の低域ろ波回路を提供で
きる。
ろ波回路は、入力端子に接続された抵抗と接地電位点に
接続された容量とからなる基本的な低域ろ波器に対し、
容量を二つに分割し、一方の容量を直流電源電圧端子に
接続した低域ろ波器を用いる。これにより、本発明によ
れば、ろ波器の入力信号における直流電圧レベルの変動
と、出力信号における直流電圧レベルの変動とを同期さ
せることができるので、電源電圧の変動が生じた場合で
も誤動作の起らない、高安定性の低域ろ波回路を提供で
きる。
【００２９】又、分割によって電源電圧端子と接地電位
点との間に直列接続された二つの容量は、電源に対する
バイパスコンデンサとしての作用を兼ねる。従って、従
来、低域ろ波に用いられている容量の他にバイパスコン
デンサが必要であったが、本発明の低域ろ波回路ではこ
のバイパスコンデンサを省略できる。
点との間に直列接続された二つの容量は、電源に対する
バイパスコンデンサとしての作用を兼ねる。従って、従
来、低域ろ波に用いられている容量の他にバイパスコン
デンサが必要であったが、本発明の低域ろ波回路ではこ
のバイパスコンデンサを省略できる。
【００３０】更に、本発明の低域ろ波回路では、分割さ
れた後のそれぞれの容量の容量値が従来の低域ろ波器に
おける容量の容量値の１／２で、従来と同等のろ波特性
が得られる。従って本発明によれば、容量に関る製造コ
ストを低減できる。
れた後のそれぞれの容量の容量値が従来の低域ろ波器に
おける容量の容量値の１／２で、従来と同等のろ波特性
が得られる。従って本発明によれば、容量に関る製造コ
ストを低減できる。
【図１】本発明の一実施例の回路図および、電源電圧に
変動があった場合の出力信号波形を示す図である。
変動があった場合の出力信号波形を示す図である。
【図２】従来の低域ろ波回路の一例の回路図および、電
源電圧に変動があった場合の出力信号波形を示す図であ
る。
源電圧に変動があった場合の出力信号波形を示す図であ
る。
【図３】基本的な低域ろ波器の回路図、バッファ回路を
備えた低域ろ波回路の回路図および、バッファ回路の一
例の回路図である。
備えた低域ろ波回路の回路図および、バッファ回路の一
例の回路図である。
１ 低域ろ波器 ２，３ 差動増幅器 ４ 基準電圧発生回路 ５Ａ，５Ｂ 入力端子 ６ グランド端子 ７ 信号源 ８Ａ，８Ｂ 出力端子 ９ 電源電圧端子 １１ 低域ろ波器
Claims (5)
- 【請求項１】 ろ波すべき外部からの信号を入力するた
めの信号入力端子、ろ波した結果の信号を外部へ出力す
るための、対をなす第１及び第２の信号出力端子、外部
から接地電位を与えるための接地端子及び外部から直流
電源電圧を与えるための電源電圧端子を含む外部との接
続用端子と、 信号入力点と前記接地端子との間に抵抗器と第１の容量
とをこの順に直列接続し、前記抵抗器と第１の容量との
直列接続点と前記電源電圧端子との間に第２の容量を接
続して、前記抵抗器と前記第１の容量と前記第２の容量
の共通接続点を信号出力点とした低域ろ波器と、 前記低域ろ波器の入力側及び出力側の少くともいずれか
一方に設けられて、外部から前記低域ろ波器に入力すべ
き信号又は前記低域ろ波器から外部へ出力すべき信号に
対し、前記低域ろ波器の入力側又は出力側のインピーダ
ンス変換器及びレベル変換器として作用する単一電源構
成の差動増幅器であって、前記電源電圧端子に与えられ
た電圧を電源電圧とし、動作点が前記電源電圧端子の電
圧を抵抗分割して得た電圧により決まる差動増幅器と、 前記接地端子と前記電源電圧端子との間にこの順に直列
接続された第２及び第３の抵抗器からなり、前記電源電
圧端子の電圧を分圧して得た電圧で前記差動増幅器の動
作点を決める基準電圧発生回路とを設け、 前記電源電圧端子の電圧を前記第１の容量と前記第２の
容量とで容量分割することにより決まる、前記低域ろ波
器の信号出力点の直流電圧レベルと、前記電源電圧端子
の電圧を前記第２の抵抗器と前記第３の抵抗器とで抵抗
分割することによって決まる、前記低域ろ波器の信号入
力点の直流電圧レベルとが同一になるようにした低域ろ
波回路。 - 【請求項２】 ろ波すべき外部からの信号を入力するた
めの信号入力端子、ろ波した結果の信号を外部へ出力す
るための、対をなす第１及び第２の信号出力端子、外部
から接地電位を与えるための接地端子及び外部から直流
電源電圧を与えるための電源電圧端子を含む外部との接
続用端子と、 信号入力点と前記接地端子との間に第１の抵抗器と第１
の容量とをこの順に直列接続し、前記第１の抵抗器と第
１の容量との直列接続点と前記電源電圧端子との間に第
２の容量を接続して、前記第１の抵抗器と前記第１の容
量と前記第２の容量の共通接続点を信号出力点とした低
域ろ波器と、 前記接地端子と前記電源電圧端子との間にこの順に直列
接続された第２及び第３の抵抗器からなり、前記電源電
圧端子に与えられた電圧を抵抗分割して得た所定の一定
電圧を、前記第２の抵抗器と第３の抵抗器との直列接続
点を電圧出力点として出力する基準電圧発生回路であっ
て、前記第２の抵抗器の抵抗値対前記第３の抵抗器の抵
抗値の比を、前記第１の容量の容量値対前記第２の容量
の容量値の比の逆数に等しくした基準電圧発生回路と、前記信号入力端子と前記低域ろ波器の信号入力点との間
に設けられて、前記信号入力端子への入力信号を高イン
ピーダンスで受けて低インピーダンスに変換すると共
に、インピーダンス変換後の信号の直流電圧レベルを前
記基準電圧発生回路の出力電圧にレベル変換して前記低
域ろ波器の信号入力点へ入力するバッファ回路とを含ん
でなる 低域ろ波回路。 - 【請求項３】 ろ波すべき外部からの信号を入力するた
めの信号入力端子、ろ波した結果の信号を外部へ出力す
るための、対をなす第１及び第２の信号出力端子、外部
から接地電位を与えるための接地端子及び外部から直流
電源電圧を与えるための電源電圧端子を含む外部との接
続用端子と、 前記電源電圧端子に与えられた電圧を電源電圧とする単
一電源構成の差動増幅器と、 前記差動増幅器の信号出力点と前記接地端子との間にこ
の順に直列接続された第１の抵抗器及び第１の容量と、
前記第１の抵抗器と第１の容量との直列接続点と前記電
源電圧端子との間に接続された第２の容量とからなり、
前記第１の抵抗器と前記第１の容量と前記第２の容量の
共通接続点を信号出力点とする低域ろ波器と、 前記接地端子と前記電源電圧端子との間にこの順に直列
接続された第２及び第３の抵抗器からなり、前記電源電
圧端子の電圧を抵抗分割して得た一定電圧を、前記第２
の抵抗器及び第３の抵抗器の直列接続点を電圧出力点と
して出力する基準電圧発生回路とを少なくとも設け、 前記第２の抵抗器の抵抗値対前記第３の抵抗器の抵抗器
の抵抗値の比と前記第１の容量の容量値対前記第２の容
量の容量値の比の逆数とを同一ならしめ、 前記信号入力端子を前記差動増幅器の反転入力点に接続
し、前記低域ろ波器の信号出力点を前記第１の信号出力
端子に接続し、前記基準電圧発生回路の電圧出力点を前
記差動増幅器の正転入力点及び前記第２の信号出力端子
に接続して、 前記差動増幅器の正転入力点に前記基準電圧発生回路の
一定出力電圧を印加すると共に、外部からの入力信号を
前記差動増幅器の反転入力点と前記接地電位点との間に
入力し、外部への出力信号を前記低域ろ波器の信号出力
点と前記基準電圧発生回路の電圧出力点との間から出力
する構成の低域ろ波回路。 - 【請求項４】 請求項３記載の低域ろ波回路において、 前記低域ろ波器と前記第１の信号出力端子との間に、電
源電圧を前記電源電圧端子から供給される単一電源構成
の第２の差動増幅器を設け、 前記第２の差動増幅器の反転入力点と前記低域ろ波器の
信号出力点とを接続し、正転入力点と前記基準電圧発生
回路の電圧出力点とを接続し、信号出力点と前記第１の
信号出力端子とを接続して、 外部への出力信号を、前記第２の差動増幅器の信号出力
点と前記基準電圧発生回路の電圧出力点との間から出力
するように構成したことを特徴とする低域ろ波回路。 - 【請求項５】 請求項１乃至４のいずれかに記載の低域
ろ波回路において、 前第２の抵抗器の抵抗値対前記第３の抵抗器の抵抗値の
比と、前記第２の容量の容量値対前記第１の容量の容量
値の比が、共に、１：１であることを特徴とする低域ろ
波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07124879A JP3099679B2 (ja) | 1995-05-24 | 1995-05-24 | 低域ろ波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07124879A JP3099679B2 (ja) | 1995-05-24 | 1995-05-24 | 低域ろ波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08321744A JPH08321744A (ja) | 1996-12-03 |
| JP3099679B2 true JP3099679B2 (ja) | 2000-10-16 |
Family
ID=14896360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07124879A Expired - Fee Related JP3099679B2 (ja) | 1995-05-24 | 1995-05-24 | 低域ろ波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3099679B2 (ja) |
-
1995
- 1995-05-24 JP JP07124879A patent/JP3099679B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08321744A (ja) | 1996-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0766381B1 (en) | Improved single-ended to differential converter with relaxed common-mode input requirements | |
| US7551023B2 (en) | Amplifier with low pass filter feedback | |
| JP3316038B2 (ja) | 演算トランスコンダクタンス増幅器・キャパシタ対用の周波数同調システム | |
| GB2304480A (en) | Offset reduction in a differential amplifier using a transconductance feedback arrangement | |
| JP2954299B2 (ja) | 不平衡アナログ電気信号を完全差動平衡信号に変換する装置 | |
| US5424675A (en) | Full differential type analog circuit having parallel oppositely connected capacitors to eliminate unbalanced parasitic capacitances | |
| JPH0474882B2 (ja) | ||
| JPH06224689A (ja) | 低周波及び超低周波応用装置のためのｒｃフィルタ | |
| EP0490295B1 (en) | Circuit for suppressing the noise produced by the switching of two voltage sources, particularly for audio preamplification stages | |
| EP0732807A2 (en) | Controllable filter arrangement | |
| JP3099679B2 (ja) | 低域ろ波回路 | |
| US6008691A (en) | Frequency-dependent resistor | |
| JPH10150328A (ja) | 差動入力電圧をシングル・エンド出力電圧に変換する電子回路 | |
| JPS6378612A (ja) | レベルシフト回路 | |
| JPH04148388A (ja) | 時定数可変形の微分器 | |
| JP3078858B2 (ja) | Ｖｃａ回路 | |
| US6542018B1 (en) | Current mode step attenuation control circuit with digital technology | |
| JP2000201038A (ja) | ゲイン可変演算増幅器 | |
| JP3108551B2 (ja) | フィルタ回路 | |
| JP3179838B2 (ja) | ノイズ検出回路 | |
| KR100186796B1 (ko) | 필터 회로 | |
| JPH0241934Y2 (ja) | ||
| JP3308352B2 (ja) | 可変遅延回路 | |
| JPH03175714A (ja) | フィルタ回路 | |
| JP2001339275A (ja) | フィルタ回路とこれを用いた検波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000718 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070818 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |