JPH10150328A - 差動入力電圧をシングル・エンド出力電圧に変換する電子回路 - Google Patents
差動入力電圧をシングル・エンド出力電圧に変換する電子回路Info
- Publication number
- JPH10150328A JPH10150328A JP9230360A JP23036097A JPH10150328A JP H10150328 A JPH10150328 A JP H10150328A JP 9230360 A JP9230360 A JP 9230360A JP 23036097 A JP23036097 A JP 23036097A JP H10150328 A JPH10150328 A JP H10150328A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- converter
- operational amplifier
- voltage
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
- H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 従来技術の欠陥を克服する差動−シングル・
エンド変換器を提供する。 【解決手段】 差動−シングル・エンド変換器（２０
０）は、抵抗網（２０５）および演算増幅器（２６０）
から成る。従来技術の変換器と比較すると、演算増幅器
（２６０）の非反転入力（２６４）および変換器（２０
０）の負入力端子（２０２）の間に、抵抗（２５０）が
配置されている。非反転入力（２６４）における共通モ
ード電圧（Ｖnii ’）は、変換器（２００）の差動入力
電圧（Ｖin #）には依存せず、変動は少ない。このた
め、ＣＭＲＲが低い演算増幅器（２６０）の使用が可能
となり、しかも変換器（２００）は低電圧の用途に適し
たものとなる。
エンド変換器を提供する。 【解決手段】 差動−シングル・エンド変換器（２０
０）は、抵抗網（２０５）および演算増幅器（２６０）
から成る。従来技術の変換器と比較すると、演算増幅器
（２６０）の非反転入力（２６４）および変換器（２０
０）の負入力端子（２０２）の間に、抵抗（２５０）が
配置されている。非反転入力（２６４）における共通モ
ード電圧（Ｖnii ’）は、変換器（２００）の差動入力
電圧（Ｖin #）には依存せず、変動は少ない。このた
め、ＣＭＲＲが低い演算増幅器（２６０）の使用が可能
となり、しかも変換器（２００）は低電圧の用途に適し
たものとなる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体電子素子に
関し、特に差動電圧−シングル・エンド電圧変換器に関
するものである。
関し、特に差動電圧−シングル・エンド電圧変換器に関
するものである。
【０００２】
【従来の技術】混合集積回路のアナログ部分は、多くの
場合、完全に差動式であるが、シングル・エンド出力を
有する。差動−シングル・エンド変換器（以後、単に
「変換器」と呼ぶ）は、二重経路入力信号をシングル・
エンド出力信号に変換する電子回路である。
場合、完全に差動式であるが、シングル・エンド出力を
有する。差動−シングル・エンド変換器（以後、単に
「変換器」と呼ぶ）は、二重経路入力信号をシングル・
エンド出力信号に変換する電子回路である。
【０００３】図１は、従来技術において既知の変換器１
００の簡略回路図である。
００の簡略回路図である。
【０００４】変換器１００は、抵抗Ｒ1 ，Ｒ2 ，Ｒ3 ，
Ｒ4 （１１０，１２０，１３０，１４０）および演算増
幅器１６０から成る。
Ｒ4 （１１０，１２０，１３０，１４０）および演算増
幅器１６０から成る。
【０００５】抵抗Ｒ1 （１１０）は、負入力端子１０２
および演算増幅器１６０の反転入力１６２の間に結合さ
れている。抵抗Ｒ2 （１２０）は、演算増幅器１６０の
反転入力１６２および出力１６６の間に結合されてい
る。出力１６６は、変換器１００の出力端子１０６に結
合されている。抵抗Ｒ3 （１３０）は、正入力端子１０
４および非反転入力１６４の間に結合されている。抵抗
Ｒ4 （１４０）は、非反転入力１６４および基準端子１
０９（例えば、接地）の間に結合されている。
および演算増幅器１６０の反転入力１６２の間に結合さ
れている。抵抗Ｒ2 （１２０）は、演算増幅器１６０の
反転入力１６２および出力１６６の間に結合されてい
る。出力１６６は、変換器１００の出力端子１０６に結
合されている。抵抗Ｒ3 （１３０）は、正入力端子１０
４および非反転入力１６４の間に結合されている。抵抗
Ｒ4 （１４０）は、非反転入力１６４および基準端子１
０９（例えば、接地）の間に結合されている。
【０００６】詳しい説明のために、信号およびそれらの
シンボルを導入する。特に指定されていない場合、全て
の電圧は基準端子１０９（例えば、接地）を基準とする
ものとする。変換器１００は、入力電圧Ｖp ，Ｖn をそ
れぞれ入力端子１０４，１０２で受信し、出力電圧Ｖ
out を出力端子１０６に供給する。
シンボルを導入する。特に指定されていない場合、全て
の電圧は基準端子１０９（例えば、接地）を基準とする
ものとする。変換器１００は、入力電圧Ｖp ，Ｖn をそ
れぞれ入力端子１０４，１０２で受信し、出力電圧Ｖ
out を出力端子１０６に供給する。
【０００７】入力電圧Ｖp ，Ｖn は共通モード成分
Ｖpn’および差動モード成分Ｖp #，Ｖn #を有する。これ
らは、Ｖp ＝Ｖpn’＋Ｖp #およびＶn ＝Ｖpn’＋Ｖn #と
いう関係にある。Ｖin # は差動入力電圧であり、Ｖin #
＝Ｖp −Ｖn ＝Ｖp #−Ｖn #である。
Ｖpn’および差動モード成分Ｖp #，Ｖn #を有する。これ
らは、Ｖp ＝Ｖpn’＋Ｖp #およびＶn ＝Ｖpn’＋Ｖn #と
いう関係にある。Ｖin # は差動入力電圧であり、Ｖin #
＝Ｖp −Ｖn ＝Ｖp #−Ｖn #である。
【０００８】出力電圧Ｖout ＝Ｖout ’＋Ｖout #は、Ｄ
Ｃ成分Ｖout ’およびＡＣ成分Ｖout #を有する。
Ｃ成分Ｖout ’およびＡＣ成分Ｖout #を有する。
【０００９】演算増幅器１６０において、ＶniおよびＶ
i は、それぞれ、非反転入力１６４および反転入力１６
２における電圧である。Ｖniおよびｖi は共通モード成
分および差動モード成分であり、Ｖni＝Ｖnii ’＋Ｖni
# およびＶi ＝Ｖnii ’＋Ｖi #である。
i は、それぞれ、非反転入力１６４および反転入力１６
２における電圧である。Ｖniおよびｖi は共通モード成
分および差動モード成分であり、Ｖni＝Ｖnii ’＋Ｖni
# およびＶi ＝Ｖnii ’＋Ｖi #である。
【００１０】変換器１００において、入力電圧Ｖp ，Ｖ
n は出力電圧Ｖout に変換される。情報信号は差動即ち
ＡＣ電圧（Ｖp #，Ｖn #，Ｖin # ，Ｖout #）のみに存在
し、一方、共通モード即ちＤＣ電圧（Ｖpn’，Ｖ
nii ’，Ｖout ’）は、例えば、ノイズまたは帯域制限
のような、望ましくない効果に寄与する。
n は出力電圧Ｖout に変換される。情報信号は差動即ち
ＡＣ電圧（Ｖp #，Ｖn #，Ｖin # ，Ｖout #）のみに存在
し、一方、共通モード即ちＤＣ電圧（Ｖpn’，Ｖ
nii ’，Ｖout ’）は、例えば、ノイズまたは帯域制限
のような、望ましくない効果に寄与する。
【００１１】変換器１００は差動利得Ａ# ＝Ｖout #／Ｖ
in # を有し、これは線形であることが望ましい。また、
変換器１００は、共通モード拒絶比ＣＭＲＲ(common mo
de rejection ratio) ＝Ｖpn’／Ｖout ’（ＣＭＲＲ＝
ΔＶpn’／ΔＶout ’とも表わされる）を有し、これは
最大にしなければならない。
in # を有し、これは線形であることが望ましい。また、
変換器１００は、共通モード拒絶比ＣＭＲＲ(common mo
de rejection ratio) ＝Ｖpn’／Ｖout ’（ＣＭＲＲ＝
ΔＶpn’／ΔＶout ’とも表わされる）を有し、これは
最大にしなければならない。
【００１２】抵抗がＲ1 ／Ｒ2 ＝Ｒ3 ／Ｒ4 という関係
にある場合、非反転入力１６４における共通モード電圧
Ｖnii ’はＤＣ出力電圧Ｖout ’に影響を与えない。こ
の場合、変化ΔＶnii ’も、Ｖout ’に対する影響を有
さない。しかしながら、共通モード電圧Ｖnii ’は、差
動モード入力電圧Ｖin # に関係がある。差動増幅器１６
０における共通モード電圧Ｖnii ’は、入力端子１０
４，１０２における共通モード入力電圧Ｖpn’が一定で
あっても変化する。
にある場合、非反転入力１６４における共通モード電圧
Ｖnii ’はＤＣ出力電圧Ｖout ’に影響を与えない。こ
の場合、変化ΔＶnii ’も、Ｖout ’に対する影響を有
さない。しかしながら、共通モード電圧Ｖnii ’は、差
動モード入力電圧Ｖin # に関係がある。差動増幅器１６
０における共通モード電圧Ｖnii ’は、入力端子１０
４，１０２における共通モード入力電圧Ｖpn’が一定で
あっても変化する。
【００１３】演算増幅器１６０自体は共通モード電圧Ｖ
nii ’を拒絶することができ、その中でΔＶnii ’を変
化させるので、ＤＣ出力電圧Ｖout ’は不変のままであ
る。しかし、この特徴は、演算増幅器１６０の共通モー
ド拒絶比（ＣＭＲＲ）によって制限される。ＣＭＲＲ
は、Ｖnii ’の変化にしたがって変動する可能性があ
る。ＣＭＲＲが十分に高い演算増幅器１６０の構築は不
経済であり、しかも常に可能という訳ではない。
nii ’を拒絶することができ、その中でΔＶnii ’を変
化させるので、ＤＣ出力電圧Ｖout ’は不変のままであ
る。しかし、この特徴は、演算増幅器１６０の共通モー
ド拒絶比（ＣＭＲＲ）によって制限される。ＣＭＲＲ
は、Ｖnii ’の変化にしたがって変動する可能性があ
る。ＣＭＲＲが十分に高い演算増幅器１６０の構築は不
経済であり、しかも常に可能という訳ではない。
【００１４】
【発明が解決しようとする課題】共通モード電圧Ｖ
nii ’は、抵抗Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 の選択によって
制限することが可能である。しかしながら、共通モード
の拒絶を高めるには、高い抵抗率（Ｒ1 ／Ｒ2 ）が必要
となり、変換器１００はノイズに対して更に敏感とな
る。
nii ’は、抵抗Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 の選択によって
制限することが可能である。しかしながら、共通モード
の拒絶を高めるには、高い抵抗率（Ｒ1 ／Ｒ2 ）が必要
となり、変換器１００はノイズに対して更に敏感とな
る。
【００１５】また、例えば、０．５ＭＨｚ以上の中間信
号周波数および高信号周波数において高いＣＭＲＲ値を
演算増幅器１６０に備えるのは困難である。更に高い周
波数では、変換器１００の入力における共通モード容量
が影響を及ぼすようになり、一層の性能劣化を招く。
号周波数および高信号周波数において高いＣＭＲＲ値を
演算増幅器１６０に備えるのは困難である。更に高い周
波数では、変換器１００の入力における共通モード容量
が影響を及ぼすようになり、一層の性能劣化を招く。
【００１６】広い範囲における共通モード電圧Ｖnii ’
に対処するための演算増幅器１６０の能力は、供給電圧
によって制限される。このため、従来技術の変換器１０
０を最近の低電圧回路において用いるのが更に困難とな
っている。
に対処するための演算増幅器１６０の能力は、供給電圧
によって制限される。このため、従来技術の変換器１０
０を最近の低電圧回路において用いるのが更に困難とな
っている。
【００１７】上述の問題は、変換器１００は究極的には
単体回路(stand-alone) 回路でなければならず、より大
きな信号処理チップには集積できないという結果に至る
可能性がある。これは、最も普及している演算増幅器１
６０および変換器１００の設計では、典型的な状況であ
る。また、従来技術の変換器１００では、ＣＭＲＲ，抵
抗値，ノイズ，帯域，フィードバック・ループ深度等の
ような異なるファクタを最適化することは困難である。
したがって、従来技術の欠陥のいくつかまたは全てを克
服する変換器を提供することが、現に必要となってい
る。
単体回路(stand-alone) 回路でなければならず、より大
きな信号処理チップには集積できないという結果に至る
可能性がある。これは、最も普及している演算増幅器１
６０および変換器１００の設計では、典型的な状況であ
る。また、従来技術の変換器１００では、ＣＭＲＲ，抵
抗値，ノイズ，帯域，フィードバック・ループ深度等の
ような異なるファクタを最適化することは困難である。
したがって、従来技術の欠陥のいくつかまたは全てを克
服する変換器を提供することが、現に必要となってい
る。
【００１８】
【課題を解決するための手段】本発明の差動−シングル
・エンド変換器は、抵抗網および演算増幅器から成る。
従来技術の変換器と比較すると、演算増幅器の非反転入
力および変換器の負入力端子の間に、抵抗が配置されて
いる。非反転入力における共通モード電圧は、変換器の
差動入力電圧には依存せず、変動は少ない。このため、
ＣＭＲＲが低い演算増幅器の使用が可能となり、しかも
変換器は低電圧の用途に適したものとなる。
・エンド変換器は、抵抗網および演算増幅器から成る。
従来技術の変換器と比較すると、演算増幅器の非反転入
力および変換器の負入力端子の間に、抵抗が配置されて
いる。非反転入力における共通モード電圧は、変換器の
差動入力電圧には依存せず、変動は少ない。このため、
ＣＭＲＲが低い演算増幅器の使用が可能となり、しかも
変換器は低電圧の用途に適したものとなる。
【００１９】
【発明の実施の形態】図２は、本発明による電子回路２
００の簡略回路図である。電子回路２００（以後、変換
器２００と呼ぶ）は、差動信号をシングル・エンド信号
に変換する。変換器２００は、抵抗網２０５および演算
増幅器２６０から成る。抵抗網２０５は、抵抗Ｒ1 ，Ｒ
2 ，Ｒ3 ，Ｒ4 ，Ｒ5 （２１０，２２０，２３０，２４
０，２５０）から成る。尚、ここで用いる「抵抗」とい
う用語は、抵抗，インダクタンス，および容量を有する
あらゆる素子を示すことを意図する。
００の簡略回路図である。電子回路２００（以後、変換
器２００と呼ぶ）は、差動信号をシングル・エンド信号
に変換する。変換器２００は、抵抗網２０５および演算
増幅器２６０から成る。抵抗網２０５は、抵抗Ｒ1 ，Ｒ
2 ，Ｒ3 ，Ｒ4 ，Ｒ5 （２１０，２２０，２３０，２４
０，２５０）から成る。尚、ここで用いる「抵抗」とい
う用語は、抵抗，インダクタンス，および容量を有する
あらゆる素子を示すことを意図する。
【００２０】抵抗Ｒ1 （２００）は、負入力端子２０２
および演算増幅器２６０の反転入力２６２の間に結合さ
れている。抵抗Ｒ2 （２２０）は、演算増幅器２６０の
反転入力２６２および出力２６６の間に結合されてい
る。出力２６６は、変換器２００の出力端子２０６に結
合されている。抵抗Ｒ3 （２３０）は、正入力端子２０
４および非反転入力２６４へのノード２６５の間に結合
されている。抵抗Ｒ4 （２４０）は、非反転入力２６４
におけるノード２６５および基準端子２０９の間に結合
されている。抵抗Ｒ5 （２５０）は、負入力端子２０２
および非反転入力２６４におけるノード２６５間に結合
されている。
および演算増幅器２６０の反転入力２６２の間に結合さ
れている。抵抗Ｒ2 （２２０）は、演算増幅器２６０の
反転入力２６２および出力２６６の間に結合されてい
る。出力２６６は、変換器２００の出力端子２０６に結
合されている。抵抗Ｒ3 （２３０）は、正入力端子２０
４および非反転入力２６４へのノード２６５の間に結合
されている。抵抗Ｒ4 （２４０）は、非反転入力２６４
におけるノード２６５および基準端子２０９の間に結合
されている。抵抗Ｒ5 （２５０）は、負入力端子２０２
および非反転入力２６４におけるノード２６５間に結合
されている。
【００２１】電圧は、従来技術の変換器１００における
電圧と同様に定義する。特に指定がない場合、全ての電
圧は基準端子２０９（例えば、接地）を基準とするもの
とする。
電圧と同様に定義する。特に指定がない場合、全ての電
圧は基準端子２０９（例えば、接地）を基準とするもの
とする。
【００２２】変換器２００は、入力端子２０４，２０２
において、入力電圧Ｖp ，Ｖn をそれぞれ受信し、出力
電圧Ｖout を出力端子２０６に供給する。
において、入力電圧Ｖp ，Ｖn をそれぞれ受信し、出力
電圧Ｖout を出力端子２０６に供給する。
【００２３】入力電圧Ｖp ，Ｖn は共通モード成分
Ｖpn’および差動モード成分Ｖp #，Ｖn #を有する。これ
らは、Ｖp ＝Ｖpn’＋Ｖp #およびＶn ＝Ｖpn’＋Ｖn #と
いう関係にある。Ｖin # は差動入力電圧であり、Ｖin #
＝Ｖp −Ｖn ＝Ｖp #−Ｖn #である。
Ｖpn’および差動モード成分Ｖp #，Ｖn #を有する。これ
らは、Ｖp ＝Ｖpn’＋Ｖp #およびＶn ＝Ｖpn’＋Ｖn #と
いう関係にある。Ｖin # は差動入力電圧であり、Ｖin #
＝Ｖp −Ｖn ＝Ｖp #−Ｖn #である。
【００２４】出力電圧Ｖout は、ＤＣ成分Ｖout ’およ
びＡＣ成分ＶACを有し、Ｖout ＝Ｖout ’＋Ｖout #であ
る。
びＡＣ成分ＶACを有し、Ｖout ＝Ｖout ’＋Ｖout #であ
る。
【００２５】演算増幅器２６０において、ＶniおよびＶ
i は、それぞれ非反転入力２６４および反転入力２６２
における電圧である。ＶniおよびＶi は共通モード成分
および差動モード成分を有し、それぞれ、Ｖni＝Ｖ
nii ’＋Ｖni # およびＶi ＝Ｖnii ’＋Ｖi #である。
i は、それぞれ非反転入力２６４および反転入力２６２
における電圧である。ＶniおよびＶi は共通モード成分
および差動モード成分を有し、それぞれ、Ｖni＝Ｖ
nii ’＋Ｖni # およびＶi ＝Ｖnii ’＋Ｖi #である。
【００２６】従来技術の変換器１００と比較すると、変
換器２００は抵抗Ｒ5 を備えている。抵抗Ｒ3 および抵
抗Ｒ5 の値はほぼ等しい。
換器２００は抵抗Ｒ5 を備えている。抵抗Ｒ3 および抵
抗Ｒ5 の値はほぼ等しい。
【００２７】Ｖp はＶniに対して以下の関係にある。
【００２８】 Ｖni＝Ｖp *Ｒ4 ／（Ｒ3 ＋Ｒ4 ） （１） ＶniおよびＶn はＶout に対して以下の関係にある。
【００２９】 Ｖout −Ｖni＝（Ｖn −Ｖni）* （−Ｒ2 ／Ｒ1 ） （２） Ｖout ＝Ｖni * （Ｒ2 ／Ｒ1 ＋１）−Ｖn *Ｒ2 ／Ｒ1 （３） 共通モード電圧Ｖpn’に関して、Ｒ3 をＲ5 に並列に結
合することが考えられる。この場合、共通モード電圧Ｖ
nii ’は次の式に等しくなる。
合することが考えられる。この場合、共通モード電圧Ｖ
nii ’は次の式に等しくなる。
【００３０】 Ｖnii ’＝Ｖpn’* Ｒ4 ／（Ｒ3 ＃Ｒ5 ＋Ｒ4 ） （４） Ｒ3 ＃Ｒ5 は、Ｒ3 *Ｒ5 ／（Ｒ3 ＋Ｒ5 ）の省略形であ
る。
る。
【００３１】式（３）および式（４）を結合し、共通モ
ードのみについて考慮する。
ードのみについて考慮する。
【００３２】 Ｖout ’＝Ｖpn’* ［Ｒ4 ／（Ｒ3 ＃Ｒ5 ＋Ｒ4 ））* （Ｒ2 ／Ｒ1 ＋１）− Ｒ2 ／Ｒ1 ］ （５） 出力２６６におけるＤＣ電圧Ｖout ’は、以下の条件で
はゼロとなる。 Ｒ4 （Ｒ3 ＃Ｒ5 ＋Ｒ4 ）* （Ｒ2 ／Ｒ1 ＋１）＝Ｒ2 ／Ｒ1 （６） Ｒ3 ＝Ｒ5 の場合、条件（６）は次のように簡略化する
ことができる。
はゼロとなる。 Ｒ4 （Ｒ3 ＃Ｒ5 ＋Ｒ4 ）* （Ｒ2 ／Ｒ1 ＋１）＝Ｒ2 ／Ｒ1 （６） Ｒ3 ＝Ｒ5 の場合、条件（６）は次のように簡略化する
ことができる。
【００３３】 Ｒ1 ／Ｒ2 ＝Ｒ3 ／（２* Ｒ4 ） （７） 抵抗Ｒ1 （２１０）の値の抵抗Ｒ2 （２２０）の値に対
する比率は、抵抗Ｒ3（２３０）の値の抵抗Ｒ4 （２４
０）の値の２倍に対する比率にほぼ等しい。条件（７）
を満足する場合、入力電圧Ｖp ，Ｖn の共通モード変動
ΔＶpn’は、出力電圧Ｖout に影響を与えることはな
い。
する比率は、抵抗Ｒ3（２３０）の値の抵抗Ｒ4 （２４
０）の値の２倍に対する比率にほぼ等しい。条件（７）
を満足する場合、入力電圧Ｖp ，Ｖn の共通モード変動
ΔＶpn’は、出力電圧Ｖout に影響を与えることはな
い。
【００３４】従来技術と比較した場合、非反転入力２６
４における共通モード電圧Ｖnii ’は、差動入力電圧Ｖ
in # には関係がない。これが意味するのは、入力電圧Ｖ
in #が変化しても（ΔＶn #＝−ΔＶp #）、非反転入力２
６４における共通モード成分Ｖnii ’は変化しないとい
うことである。電圧Ｖnii ’が一定である場合、演算増
幅器２６０は、Ｖnii ’が変動している場合の演算増幅
器よりも、低い共通モード・インピーダンスを有するこ
とができる。言い換えれば、従来技術の変換器１００に
おいて用いられる場合の演算増幅器１６０は、変動する
電圧Ｖnii ’を受信できなければならない。演算増幅器
１６０，２６０に対する供給電圧は、Ｖ nii ’の範囲よ
りも高くなければならない。本発明の変換器２００で
は、Ｖnii’の範囲は、抵抗網２０５によって大幅に低
下させることができる。したがって、演算増幅器２６０
に対する供給電圧の低下が可能となる。つまり、変換器
２００は低電圧用途に適している。
４における共通モード電圧Ｖnii ’は、差動入力電圧Ｖ
in # には関係がない。これが意味するのは、入力電圧Ｖ
in #が変化しても（ΔＶn #＝−ΔＶp #）、非反転入力２
６４における共通モード成分Ｖnii ’は変化しないとい
うことである。電圧Ｖnii ’が一定である場合、演算増
幅器２６０は、Ｖnii ’が変動している場合の演算増幅
器よりも、低い共通モード・インピーダンスを有するこ
とができる。言い換えれば、従来技術の変換器１００に
おいて用いられる場合の演算増幅器１６０は、変動する
電圧Ｖnii ’を受信できなければならない。演算増幅器
１６０，２６０に対する供給電圧は、Ｖ nii ’の範囲よ
りも高くなければならない。本発明の変換器２００で
は、Ｖnii’の範囲は、抵抗網２０５によって大幅に低
下させることができる。したがって、演算増幅器２６０
に対する供給電圧の低下が可能となる。つまり、変換器
２００は低電圧用途に適している。
【００３５】非反転入力２６４における電圧Ｖnii ’
は、一定値に保持されている。差動電圧Ｖin # は、ＡＣ
出力電圧Ｖout #に増幅される。利得は、Ａ＝Ｒ2 ／Ｒ1
である。
は、一定値に保持されている。差動電圧Ｖin # は、ＡＣ
出力電圧Ｖout #に増幅される。利得は、Ａ＝Ｒ2 ／Ｒ1
である。
【００３６】本発明の一特定実施例についてのみ詳細に
説明したが、本発明の範囲から逸脱することなく、この
教示に基づいて種々の変更や改善が当業者には可能であ
ることは認められよう。
説明したが、本発明の範囲から逸脱することなく、この
教示に基づいて種々の変更や改善が当業者には可能であ
ることは認められよう。
【００３７】例えば、抵抗Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 ，Ｒ
5 は、実成分および虚成分を有する復素抵抗と交換する
ことが可能である。かかる復素抵抗は、例えば、コンデ
ンサ，コイル，その他の素子またはそれらの組み合わせ
とすることができる。その場合、変換器２００は、例え
ば、フィルタの機能のように、追加機能を有することが
できる。
5 は、実成分および虚成分を有する復素抵抗と交換する
ことが可能である。かかる復素抵抗は、例えば、コンデ
ンサ，コイル，その他の素子またはそれらの組み合わせ
とすることができる。その場合、変換器２００は、例え
ば、フィルタの機能のように、追加機能を有することが
できる。
【００３８】以上、本発明について記載したが、本発明
による変換器は、負入力端子および非反転入力間に結合
された追加の抵抗Ｒ5 を含むことが認められよう。本発
明の変換器は、従来技術の全特性に加えて、追加の利点
を有する。例えば、演算増幅器の入力における共通モー
ド電圧Ｖnii ’は、差動入力電圧Ｖin # とは無関係であ
る。更に、演算増幅器のＣＭＲＲに対するの要件を緩和
することができる。これによって、以前では高価な演算
増幅器を使用しなければならなかった回路において、Ｃ
ＭＲＲおよび共通モード・インピーダンスが低い演算増
幅器の価格効率的な使用が可能となる。
による変換器は、負入力端子および非反転入力間に結合
された追加の抵抗Ｒ5 を含むことが認められよう。本発
明の変換器は、従来技術の全特性に加えて、追加の利点
を有する。例えば、演算増幅器の入力における共通モー
ド電圧Ｖnii ’は、差動入力電圧Ｖin # とは無関係であ
る。更に、演算増幅器のＣＭＲＲに対するの要件を緩和
することができる。これによって、以前では高価な演算
増幅器を使用しなければならなかった回路において、Ｃ
ＭＲＲおよび共通モード・インピーダンスが低い演算増
幅器の価格効率的な使用が可能となる。
【００３９】したがって、本発明の変換器は、特に低電
圧の用途に相応しいものである。
圧の用途に相応しいものである。
【図１】従来技術による差動−シングル・エンド変換器
の簡略回路図。
の簡略回路図。
【図２】本発明の好適実施例による差動−シングル・エ
ンド変換器の簡略回路図。
ンド変換器の簡略回路図。
２００ 電子回路 ２０２ 負入力端子 ２０４ 正入力端子 ２０５ 抵抗網 ２０９ 基準端子 ２１０，２２０，２３０，２４０，２５０ 抵抗 ２６０ 演算増幅器 ２６２ 反転入力 ２６４ 非反転入力 ２６５ ノード ２６６ 出力１
───────────────────────────────────────────────────── フロントページの続き (72)発明者 イスラエル・カシャト イスラエル国ナタンヤ42447、ラッビ・ア キバ・ストリート19
Claims (5)
- 【請求項１】差動入力電圧をシングル・エンド出力電圧
に変換する電子回路（２００）であって：演算増幅器
（２６０）；負入力端子（２０２）および前記演算増幅
器（２６０）の反転入力（２６２）の間に結合された抵
抗Ｒ1 （２１０）；前記演算増幅器（２６０）の前記反
転入力（２６２）および出力（２６６）の間に結合され
た抵抗Ｒ2 （２２０）；正入力端子（２０４）および前
記演算増幅器（２６０）の非反転入力（２６４）の間に
結合された抵抗Ｒ3 （２３０）；および前記演算増幅器
（２６０）の非反転入力（２６４）および基準端子（２
０９）の間に結合された抵抗Ｒ4 （２４０）を有し、 前記負入力端子（２０２）および前記演算増幅器（２６
０）の非反転入力（２６４）の間に結合された抵抗Ｒ5
（２５０）；を更に含むことを特徴とする前記電子回路
（２００）。 - 【請求項２】前記抵抗Ｒ3 （２３０）および前記抵抗Ｒ
5 （２５０）の値はほぼ等しいことを特徴とする請求項
１記載の電子回路（２００）。 - 【請求項３】前記抵抗Ｒ1 は第１の値を有し；前記抵抗
Ｒ2 は第２の値を有し；前記抵抗Ｒ3 は第３の値を有
し；前記抵抗Ｒ4 は第４の値を有し、 前記第１の値の前記第２の値に対する比率は、前記第３
の値の前記第４の値の２倍に対する比率にほぼ等しいこ
とを特徴とする請求項１記載の電子回路（２００）。 - 【請求項４】前記抵抗Ｒ3 ，Ｒ5 （２３０，２５０）
は、その値がほぼＲ３＝Ｒ５という関係にあり、前記抵
抗Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 ，Ｒ5 （２１０，２２０，２
３０，２４０，２５０）は、実成分および虚成分を有す
る復素抵抗であることを特徴とする請求項１記載の電子
回路（２００）。 - 【請求項５】電子回路（２００）であって：反転入力
（２６２），非反転入力（２６４）および出力（２６
６）を有する演算増幅器（２６０）；正入力端子（２０
４）；負入力端子（２０２）；前記演算増幅器（２６
０）の前記出力（２６６）に結合された出力端子（２０
６）；前記負入力端子（２０２）および前記演算増幅器
（２６０）の反転入力（２６２）の間に結合された第１
抵抗（２１０）；前記演算増幅器（２６０）の反転入力
（２６２）および前記出力（２６６）の間に結合された
第２抵抗（２２０）；前記正入力端子（２０４）および
前記演算増幅器（２６０）の前記非反転入力（２６４）
の間に結合された第３抵抗（２３０）；および前記演算
増幅器（２６０）の非反転入力（２６４）および基準端
子（２０９）の間に結合された第４抵抗（２４０）；か
ら成り、 前記負入力端子（２０２）および前記演算増幅器（２６
０）の非反転入力（２６４）の間に結合された第５抵抗
（２５０）を更に含み；前記第３抵抗（２３０）および
前記第５抵抗（２５０）はほぼ等しい値を有し；前記第
１抵抗（２１０）の値および前記第２抵抗（２２０）の
値の間の比率は、前記第３抵抗（２３０）の値および前
記第４抵抗（２４０）の値の２倍の間の比率にほぼ等し
い；ことを特徴とする電子回路（２００）。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/689,614 US5760648A (en) | 1996-08-12 | 1996-08-12 | Electronic circuit for converting a differential signal into a single-ended signal with common mode voltage rejection by resistor network |
| US689614 | 1996-08-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10150328A true JPH10150328A (ja) | 1998-06-02 |
| JP3953590B2 JP3953590B2 (ja) | 2007-08-08 |
Family
ID=24769201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23036097A Expired - Fee Related JP3953590B2 (ja) | 1996-08-12 | 1997-08-11 | 差動入力電圧をシングル・エンド出力電圧に変換する電子回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5760648A (ja) |
| JP (1) | JP3953590B2 (ja) |
| KR (1) | KR100526642B1 (ja) |
| CN (1) | CN1115772C (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278312B1 (en) * | 1999-02-24 | 2001-08-21 | Intel Corporation | Method and apparatus for generating a reference voltage signal derived from complementary signals |
| US6133787A (en) * | 1999-05-04 | 2000-10-17 | Physio-Control Manufacturing Corporation | Method and apparatus for controlling the common mode impedance misbalance of an isolated single-ended circuit |
| US6252435B1 (en) | 2000-10-05 | 2001-06-26 | Pericom Semiconductor Corp. | Complementary differential amplifier with resistive loads for wide common-mode input range |
| KR100804650B1 (ko) * | 2006-01-20 | 2008-02-20 | 삼성전자주식회사 | 래치를 가지는 차동-단일 컨버터 및 이를 구비한 위상동기루프 회로 |
| US8138833B1 (en) * | 2010-10-08 | 2012-03-20 | Texas Instruments Incorporated | Common-mode feedback amplifier |
| CN102638266A (zh) * | 2012-05-02 | 2012-08-15 | 哈尔滨工业大学 | 一种带隔离且小尺寸、低功耗的a/d模拟通道电路 |
| CN106470016B (zh) * | 2015-08-20 | 2019-10-01 | 立锜科技股份有限公司 | 差分放大电路 |
| CN109873611A (zh) * | 2019-01-03 | 2019-06-11 | 华中科技大学 | 用于柔性制造薄膜张力信号检测的小信号低噪声放大电路 |
| US11431308B2 (en) * | 2019-04-05 | 2022-08-30 | Baker Hughes Oilfield Operations Llc | Differential noise cancellation |
| US11502649B2 (en) * | 2020-04-16 | 2022-11-15 | Mediatek Inc. | High-linearity differential to single ended buffer amplifier |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3761831A (en) * | 1972-02-28 | 1973-09-25 | Bunker Ramo | Common mode rejection means for differential circuits |
| US4037170A (en) * | 1976-04-05 | 1977-07-19 | Stromberg-Carlson Corporation | Difference amplifier having extended common mode range |
| US4206416A (en) * | 1978-05-30 | 1980-06-03 | Tektronix, Inc. | Wideband instrumentation amplifier with high common mode rejection |
| US4525677A (en) * | 1983-10-12 | 1985-06-25 | The Grass Valley Group, Inc. | Differential amplifier having high common-mode rejection ratio |
| EP0244973B1 (en) * | 1986-04-23 | 1994-02-16 | Texas Instruments Incorporated | Broadband differential amplifier |
| US4782305A (en) * | 1987-10-02 | 1988-11-01 | Motorola, Inc. | Differential input-single output two pole filter implemented by a single amplifier |
| IT1250825B (it) * | 1991-07-29 | 1995-04-21 | St Microelectronics Srl | Amplificatore,particolarmente amplificatore integrato. |
| US5300896A (en) * | 1992-10-16 | 1994-04-05 | Suesserman Michael F | Bootstrapped, AC-coupled differential amplifier |
| US5481225A (en) * | 1994-06-03 | 1996-01-02 | Sony Electronics Inc. | Variable gain differential amplifier circuit |
| US5424677A (en) * | 1994-07-01 | 1995-06-13 | Fluke Corporation | Common mode error correction for differential amplifiers |
-
1996
- 1996-08-12 US US08/689,614 patent/US5760648A/en not_active Expired - Fee Related
-
1997
- 1997-08-11 JP JP23036097A patent/JP3953590B2/ja not_active Expired - Fee Related
- 1997-08-11 KR KR1019970038179A patent/KR100526642B1/ko not_active IP Right Cessation
- 1997-08-11 CN CN97117335A patent/CN1115772C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980018571A (ko) | 1998-06-05 |
| CN1175822A (zh) | 1998-03-11 |
| JP3953590B2 (ja) | 2007-08-08 |
| CN1115772C (zh) | 2003-07-23 |
| KR100526642B1 (ko) | 2005-12-26 |
| US5760648A (en) | 1998-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7800449B2 (en) | Single-ended-to-differential converter with common-mode voltage control | |
| EP0766381B1 (en) | Improved single-ended to differential converter with relaxed common-mode input requirements | |
| Alzaher et al. | A CMOS fully balanced second-generation current conveyor | |
| US8335328B2 (en) | Programmable integrated microphone interface circuit | |
| DE69530414D1 (de) | Differentieller niederfrequenz-leitungsempfänger | |
| US20080310655A1 (en) | Programmable integrated microphone interface circuit | |
| JP3953590B2 (ja) | 差動入力電圧をシングル・エンド出力電圧に変換する電子回路 | |
| JP2954299B2 (ja) | 不平衡アナログ電気信号を完全差動平衡信号に変換する装置 | |
| US6838936B2 (en) | Low-noise amplifier device having negative feedback via a controlled current source, and method of using the amplifier device | |
| JPH06224689A (ja) | 低周波及び超低周波応用装置のためのｒｃフィルタ | |
| CN116232241B (zh) | 仪表放大电路及电流监测仪 | |
| US7127061B2 (en) | Line driver for digital signal transmission | |
| JP2007505585A (ja) | トランスコンダクタ回路における改良およびトランスコンダクタ回路に関連する改良 | |
| US5394113A (en) | High impedance low-distortion linear amplifier | |
| JP2808549B2 (ja) | 同調増幅器 | |
| US4035738A (en) | Low noise amplifier | |
| JPH043607A (ja) | 広帯域増幅器 | |
| JPH0494203A (ja) | 増幅回路 | |
| JPH06232654A (ja) | 演算増幅回路 | |
| CA2161117C (en) | Differential audio line receiver | |
| JP3099679B2 (ja) | 低域ろ波回路 | |
| KR20020032170A (ko) | 출력임피던스를 개선시킨 캐스코드 스테이지 및 그를사용한 캐스코드 증폭기 | |
| WO2002087462A3 (en) | Integrated low-corner frequency high pass filter circuit | |
| JPS6115648Y2 (ja) | ||
| TW202037071A (zh) | 差分至單端轉換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061205 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061211 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070425 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |