JPH0494203A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH0494203A JPH0494203A JP2211202A JP21120290A JPH0494203A JP H0494203 A JPH0494203 A JP H0494203A JP 2211202 A JP2211202 A JP 2211202A JP 21120290 A JP21120290 A JP 21120290A JP H0494203 A JPH0494203 A JP H0494203A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- amplifier
- terminal
- input terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 abstract description 2
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 101100027969 Caenorhabditis elegans old-1 gene Proteins 0.000 description 1
- 241000272201 Columbiformes Species 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、1つの入力信号から互いに逆位相の2つの
出力信号を出力する増幅回路に関するものである。
出力信号を出力する増幅回路に関するものである。
第2図は例えば実公昭61−28406号公報に示され
た従来の増幅回路を示し、図において、21は増幅器、
22は増幅器21の出力側に接続されたトランス、23
.24はトランス22における2次巻線の両端である出
力端子である。
た従来の増幅回路を示し、図において、21は増幅器、
22は増幅器21の出力側に接続されたトランス、23
.24はトランス22における2次巻線の両端である出
力端子である。
次に動作について説明する。
入力端子から入力された入力信号は増幅器21にて増幅
された後トランス22に入力される。トランス22では
この入力された電圧を巻線の巻数比に応じたレベルの電
圧を発生するとともに、その2次巻線の両端から互いに
逆位相の電圧をそれぞれ得られるようにしている。この
場合には、出力端子23.24のいずれか一方を接地端
子25に接続しても、増幅回路全体の利得は変化しない
という利点がある。
された後トランス22に入力される。トランス22では
この入力された電圧を巻線の巻数比に応じたレベルの電
圧を発生するとともに、その2次巻線の両端から互いに
逆位相の電圧をそれぞれ得られるようにしている。この
場合には、出力端子23.24のいずれか一方を接地端
子25に接続しても、増幅回路全体の利得は変化しない
という利点がある。
一方、トランスを用いない増幅回路として、バランスド
トランスフォーマレス増幅回路(B T L回路)が提
案されている。これによれば出力端子のいずれか一方を
接地すると、増幅回路全体の利得が小さくなり、また、
出力端子が接地された増幅回路では過電流が流れるとい
う問題があった。
トランスフォーマレス増幅回路(B T L回路)が提
案されている。これによれば出力端子のいずれか一方を
接地すると、増幅回路全体の利得が小さくなり、また、
出力端子が接地された増幅回路では過電流が流れるとい
う問題があった。
これに対し、第3図に示すような増幅回路が上記公報に
提案されている。この図について説明すると、35は入
力端子で、これがバッファアンプ36の入力端子に接続
されている。このバッファアンプ36の出力端子は、抵
抗37を介して非反転増幅器38の入力端子に接続され
るとともに、抵抗39を介して反転増幅器40の反転入
力端子に接続されている。31はまた、この反転増幅器
40の反転入力端子および出力端子間に接続された抵抗
、38は利得1の非反転増幅器、40は出力端が出力端
子42,43に接続された反転増幅器、44.45はこ
れらの出力端子42.43の間に直列接続された抵抗、
46は入力端子が抵抗44゜45の接続点に接続された
増幅器である。そして、増幅器46の出力端子が抵抗4
7を介して非反転増幅器38の入力端子に接続されると
ともに、抵抗48を介して反転増幅器40の非反転入力
端子に接続され、また、この非反転入力端子が抵抗49
を介して接地端子Eに接続されている。このような回路
構成をとれば、非反転増幅器38および反転増幅器4o
からの2個の出力が、接地に対し平衡であるか否かによ
り生じるレベル変動を、増幅器46を介して非反転増幅
器38および反転増幅器40ヘフイードバツクすること
により、いずれの場合でも一定の増幅度が得られ、さら
に、−方の出力が接地された場合も、各増幅器38,4
0に過電流が流れることがない。
提案されている。この図について説明すると、35は入
力端子で、これがバッファアンプ36の入力端子に接続
されている。このバッファアンプ36の出力端子は、抵
抗37を介して非反転増幅器38の入力端子に接続され
るとともに、抵抗39を介して反転増幅器40の反転入
力端子に接続されている。31はまた、この反転増幅器
40の反転入力端子および出力端子間に接続された抵抗
、38は利得1の非反転増幅器、40は出力端が出力端
子42,43に接続された反転増幅器、44.45はこ
れらの出力端子42.43の間に直列接続された抵抗、
46は入力端子が抵抗44゜45の接続点に接続された
増幅器である。そして、増幅器46の出力端子が抵抗4
7を介して非反転増幅器38の入力端子に接続されると
ともに、抵抗48を介して反転増幅器40の非反転入力
端子に接続され、また、この非反転入力端子が抵抗49
を介して接地端子Eに接続されている。このような回路
構成をとれば、非反転増幅器38および反転増幅器4o
からの2個の出力が、接地に対し平衡であるか否かによ
り生じるレベル変動を、増幅器46を介して非反転増幅
器38および反転増幅器40ヘフイードバツクすること
により、いずれの場合でも一定の増幅度が得られ、さら
に、−方の出力が接地された場合も、各増幅器38,4
0に過電流が流れることがない。
従来の増幅回路は以上のように構成されているので、ト
ランス22を用いた増幅回路では、トランス22のイン
ピーダンス特性により低域、高域の特性が劣化し、また
1回路規模が大きくなるなどの課題があった。一方、第
3図の改良されたBTL回路では、増幅器38.40の
利得が異なるため、オフセット特性および周波数特性が
劣化したり、増幅器46の出力がそのまま回路出力とな
り1回路全体の利得がこの増幅器46の利得に依存して
しまって、自由度が小さく、また、回路の出力インピー
ダンスを変化できないばかりか、出力信号に大きなオフ
セットが生じるなどの課題があった。
ランス22を用いた増幅回路では、トランス22のイン
ピーダンス特性により低域、高域の特性が劣化し、また
1回路規模が大きくなるなどの課題があった。一方、第
3図の改良されたBTL回路では、増幅器38.40の
利得が異なるため、オフセット特性および周波数特性が
劣化したり、増幅器46の出力がそのまま回路出力とな
り1回路全体の利得がこの増幅器46の利得に依存して
しまって、自由度が小さく、また、回路の出力インピー
ダンスを変化できないばかりか、出力信号に大きなオフ
セットが生じるなどの課題があった。
この発明は上記のような課題を解消するためになされた
もので、オフセット特性9周波数特性を改善し、回路全
体の利得を抵抗値を変″えることにより可変にでき、ま
た、回路の8カインピーダンスを付加して、非反転増幅
器および反転増幅器のオフセットを調整することができ
る増幅回路を得ることを目的とする。
もので、オフセット特性9周波数特性を改善し、回路全
体の利得を抵抗値を変″えることにより可変にでき、ま
た、回路の8カインピーダンスを付加して、非反転増幅
器および反転増幅器のオフセットを調整することができ
る増幅回路を得ることを目的とする。
この発明に係る増幅回路は、利得が略無限大で、入力信
号を非反転入力端子および反転入力端子に入力される各
−の第1オペアンプおよび第2オペアンプと、利得が略
無限大で、第1出力端子および第2出力端子に得られる
出力信号を、上記第1オペアンプおよび第2オペアンプ
の入力側に帰還する第3オペアンプと、入力端子および
第1オペアンプの非反転入力端子間に接続された第1抵
抗と、入力端子および第2オペアンプの反転入力端子間
に接続された第2抵抗と、上記第1オペアンプの反転入
力端子および接地間に接続された第3抵抗と、上記第2
アンプの非反転入力端子および接地間に接続された第4
抵抗と、上記第】、オペアンプの反転入力端子および出
力端子間に接続された第5抵抗と、上記第1オペアンプ
の非反転入力端子および第3オペアンプの出力端子間に
接続された第6抵抗と、上記第2オペアンプの非反転入
力端子および第3オペアンプの出力端子間に接続された
第7抵抗と、上記第2オペアンプの反転入力端子および
出力端子間に接続された第8抵抗とを備えて、上記第1
8力端子および第3オペアンプの入力端子間に第9抵抗
を接続し、上記第2出力端子および第3オペアンプ入力
端子間に第10抵抗を接続したものである。
号を非反転入力端子および反転入力端子に入力される各
−の第1オペアンプおよび第2オペアンプと、利得が略
無限大で、第1出力端子および第2出力端子に得られる
出力信号を、上記第1オペアンプおよび第2オペアンプ
の入力側に帰還する第3オペアンプと、入力端子および
第1オペアンプの非反転入力端子間に接続された第1抵
抗と、入力端子および第2オペアンプの反転入力端子間
に接続された第2抵抗と、上記第1オペアンプの反転入
力端子および接地間に接続された第3抵抗と、上記第2
アンプの非反転入力端子および接地間に接続された第4
抵抗と、上記第】、オペアンプの反転入力端子および出
力端子間に接続された第5抵抗と、上記第1オペアンプ
の非反転入力端子および第3オペアンプの出力端子間に
接続された第6抵抗と、上記第2オペアンプの非反転入
力端子および第3オペアンプの出力端子間に接続された
第7抵抗と、上記第2オペアンプの反転入力端子および
出力端子間に接続された第8抵抗とを備えて、上記第1
8力端子および第3オペアンプの入力端子間に第9抵抗
を接続し、上記第2出力端子および第3オペアンプ入力
端子間に第10抵抗を接続したものである。
この発明における増幅回路は、利得が略無限大で同じ特
性の第1オペアンプおよび第2オペアンプを用いて非反
転増幅器および反転増幅器を形成し、これらに接続され
る抵抗値を選択することにより、利得を任意に変化させ
ることができるようにし、必要に応じ上記各増幅器の出
方側と第1出力端子および第2出力端子との間にインピ
ーダンスを介挿させることにより、出力インピーダンス
を選択できるようにし、さらに、必要に応じて第3オペ
アンプの入力側に設定電位を付加することにより、各オ
ペアンプのオフセットを調整できるようにする。
性の第1オペアンプおよび第2オペアンプを用いて非反
転増幅器および反転増幅器を形成し、これらに接続され
る抵抗値を選択することにより、利得を任意に変化させ
ることができるようにし、必要に応じ上記各増幅器の出
方側と第1出力端子および第2出力端子との間にインピ
ーダンスを介挿させることにより、出力インピーダンス
を選択できるようにし、さらに、必要に応じて第3オペ
アンプの入力側に設定電位を付加することにより、各オ
ペアンプのオフセットを調整できるようにする。
以下、この発明の一実施例を図について説明する。第1
図において、8は入力信号の入力端子。
図において、8は入力信号の入力端子。
Eは接地端子、1,2は利得が略無限大で、上記入力信
号が非反転入力端子および反転入力端子に入力される各
−の第1オペアンプおよび第2オペアンプ、3は利得が
略無限大で、第1出力端子9および第2出力端子10に
得られる高力信号を、上記第1オペアンプ1および第2
オペアンプ2の入力側に帰還する第3のオペアンプ、1
2は入力端子8および第1オペアンプ1の非反転入力端
子間に接続された第1抵抗、14は上記入力端子8およ
び第2オペアンプ2の反転入力端子間に接続された第2
抵抗、11は上記第1オペアンプ1の反転入力端子およ
び接地間に接続された第3抵抗。
号が非反転入力端子および反転入力端子に入力される各
−の第1オペアンプおよび第2オペアンプ、3は利得が
略無限大で、第1出力端子9および第2出力端子10に
得られる高力信号を、上記第1オペアンプ1および第2
オペアンプ2の入力側に帰還する第3のオペアンプ、1
2は入力端子8および第1オペアンプ1の非反転入力端
子間に接続された第1抵抗、14は上記入力端子8およ
び第2オペアンプ2の反転入力端子間に接続された第2
抵抗、11は上記第1オペアンプ1の反転入力端子およ
び接地間に接続された第3抵抗。
13は上記第2アンプ2の非反転入力端子および接地間
に接続された第4抵抗、15は上記第1オペアンプ1の
反転入力端子および出方間に接続された第5抵抗、16
は上記第1オペアンプ1の非反転入力端子および第3オ
ペアンプ3の出力端子間に接続された第6抵抗、17は
上記第2オペアンプ2の非反転入力端子および第3オペ
アンプ3の出力端子間に接続された第7抵抗、18は上
記第2オペアンプ2の反転入力端子および出力端子間に
接続された第8抵抗、19は上記第18カ端子9および
第3オペアンプ3の入力端子間に接続された第9抵抗、
2oは上記第2出力端子1oおよび第3オペアンプ3の
入力端子間に接続された第10抵抗、6,7は上記オペ
アンプ1の出力端子および第1出力端子9間と、上記第
2オペアンプ2の出力端子および第2出力端子10間に
それぞれ選択的に接続されるインピーダンス素子、5は
抵抗4を介して第3オペアンプ30入方側に接続された
定電圧源である。
に接続された第4抵抗、15は上記第1オペアンプ1の
反転入力端子および出方間に接続された第5抵抗、16
は上記第1オペアンプ1の非反転入力端子および第3オ
ペアンプ3の出力端子間に接続された第6抵抗、17は
上記第2オペアンプ2の非反転入力端子および第3オペ
アンプ3の出力端子間に接続された第7抵抗、18は上
記第2オペアンプ2の反転入力端子および出力端子間に
接続された第8抵抗、19は上記第18カ端子9および
第3オペアンプ3の入力端子間に接続された第9抵抗、
2oは上記第2出力端子1oおよび第3オペアンプ3の
入力端子間に接続された第10抵抗、6,7は上記オペ
アンプ1の出力端子および第1出力端子9間と、上記第
2オペアンプ2の出力端子および第2出力端子10間に
それぞれ選択的に接続されるインピーダンス素子、5は
抵抗4を介して第3オペアンプ30入方側に接続された
定電圧源である。
次に動作について説明する。
まず、D点、F点の電圧をVa 、Vt とし、入力端
子8と接地端子E間に電圧■工の入力信号を印加したと
き、第1.第2呂力端子9,10間に出力電圧■。が出
力される場合について説明する。
子8と接地端子E間に電圧■工の入力信号を印加したと
き、第1.第2呂力端子9,10間に出力電圧■。が出
力される場合について説明する。
第1出力端子9.第2呂力端子10のいずれもが接地端
子Eと接続されていない場合には、各出力端子9,10
の電圧V1.V2は、 R□ となる。ただし、 R□ V t” V、+ 、 V、r= (v、十v2)、R,>1 である。
子Eと接続されていない場合には、各出力端子9,10
の電圧V1.V2は、 R□ となる。ただし、 R□ V t” V、+ 、 V、r= (v、十v2)、R,>1 である。
従って、出力電圧V。は、
R□
Rニ
一方、各出力端子9,1oのいずれか、例えば出力端子
10が接地端子Eと接続されている場合には、 ■2=0、Vr=v、=−V。
10が接地端子Eと接続されている場合には、 ■2=0、Vr=v、=−V。
となり、よって、
R工
であり、出力電圧■。は、
また、出力電圧■2を入力条件より求めると、となり、
接地端子Eと接続された第2オペアンプ2には、過電流
は流れない。
接地端子Eと接続された第2オペアンプ2には、過電流
は流れない。
つまり、各第1.第2オペアンプ1,2に対する入力が
バランス入力でもアンバランス入力でも、増幅回路全体
の増幅度は等しくなり、接地端子Eに接続されたオペア
ンプに過電流が流れることはない。また、抵抗11〜1
4および抵抗15〜18の抵抗値R1,R2を適当に選
べば、利得を選択できる。また、インピーダンス6.7
の値2工を適当に選べば、出力インピーダンスを選択す
ることもできる。
バランス入力でもアンバランス入力でも、増幅回路全体
の増幅度は等しくなり、接地端子Eに接続されたオペア
ンプに過電流が流れることはない。また、抵抗11〜1
4および抵抗15〜18の抵抗値R1,R2を適当に選
べば、利得を選択できる。また、インピーダンス6.7
の値2工を適当に選べば、出力インピーダンスを選択す
ることもできる。
なお、上記インピーダンス6.7に直流分カット用のコ
ンデンサを直列に入力すれば、出力の直流分を制御でき
る。
ンデンサを直列に入力すれば、出力の直流分を制御でき
る。
また、上記回路ではD点の電圧v4の電圧が規定できな
いため、オペアンプ1,2に大きなオフセットがかかり
、これにより最大出力レベルが小さくなることがあるが
、抵抗値R,の抵抗4(通常R7は無限大)を介し、定
電圧vrを付加してオフセットを調整することにより、
最大出力レベルを大きくとることができる。
いため、オペアンプ1,2に大きなオフセットがかかり
、これにより最大出力レベルが小さくなることがあるが
、抵抗値R,の抵抗4(通常R7は無限大)を介し、定
電圧vrを付加してオフセットを調整することにより、
最大出力レベルを大きくとることができる。
〔発明の効果〕
以上のように、この発明によれば利得が略無限大で、同
じ特性の第1オペアンプおよび第2オペアンプを用いて
、非反転増幅器および反転増幅器を形成し、これらに接
続される抵抗値を任意に選択するように構成したので、
増幅回路全体の利得を任意に変化させることができると
ともに、オフセット特性2周波数特性を改善できるとと
もに、必要に応じ回路出力側にインピーダンス素子を任
意に選択して接続すれば、出力インピーダンスの大きさ
を任意に設定でき、また、第3オペアンプの入力側にオ
フセット手段を設けることで、上記オフセット調整を最
適化できるものが得られる効果がある。
じ特性の第1オペアンプおよび第2オペアンプを用いて
、非反転増幅器および反転増幅器を形成し、これらに接
続される抵抗値を任意に選択するように構成したので、
増幅回路全体の利得を任意に変化させることができると
ともに、オフセット特性2周波数特性を改善できるとと
もに、必要に応じ回路出力側にインピーダンス素子を任
意に選択して接続すれば、出力インピーダンスの大きさ
を任意に設定でき、また、第3オペアンプの入力側にオ
フセット手段を設けることで、上記オフセット調整を最
適化できるものが得られる効果がある。
第1図はこの発明の一実施例による増幅回路を示す回路
図、第2図および第3図は従来の増幅回路を示す回路図
である。 1は第1オペアンプ、2は第2オペアンプ、3は第3オ
ペアンプ、8は入力端子、9は第1出力端子、10は第
2出力端子、11は第3抵抗、12は第1抵抗、13は
第4抵抗、14は第2抵抗、15は第5抵抗、16は第
6抵抗、17は第、7抵抗、18は第8抵抗、19は第
9抵抗、2oは第10抵抗。 なお、図中、同一符号は同一、または相当部分を示す。 (外2名) 第 図 3 第3オペアンプ 8゛入塀 9 オ1田力鳩各 1o オ2出力@子 +14”3八扼 12 才1囚L 15 第5玖捉 16 ’ 76J氏抗 17:7’78a 18オ8杭坑 19°オ9瓜抗 20 第10抵坑
図、第2図および第3図は従来の増幅回路を示す回路図
である。 1は第1オペアンプ、2は第2オペアンプ、3は第3オ
ペアンプ、8は入力端子、9は第1出力端子、10は第
2出力端子、11は第3抵抗、12は第1抵抗、13は
第4抵抗、14は第2抵抗、15は第5抵抗、16は第
6抵抗、17は第、7抵抗、18は第8抵抗、19は第
9抵抗、2oは第10抵抗。 なお、図中、同一符号は同一、または相当部分を示す。 (外2名) 第 図 3 第3オペアンプ 8゛入塀 9 オ1田力鳩各 1o オ2出力@子 +14”3八扼 12 才1囚L 15 第5玖捉 16 ’ 76J氏抗 17:7’78a 18オ8杭坑 19°オ9瓜抗 20 第10抵坑
Claims (1)
- 入力端子および接地端子間に入力される入力信号を増幅
し、互いに逆位相の出力信号として第1出力端子および
第2出力端子より出力する増幅回路において、利得が略
無限大で、上記入力信号が非反転入力端子および反転入
力端子に入力される各一の第1オペアンプおよび第2オ
ペアンプと、利得が略無限大で、第1出力端子および第
2出力端子に得られる出力信号を、上記第1オペアンプ
および第2オペアンプの入力側に帰還する第3オペアン
プと、上記入力端子および第1オペアンプの非反転入力
端子間に接続された第1抵抗と、上記入力端子および第
2オペアンプの反転入力端子間に接続された第2抵抗と
、上記第1オペアンプの反転入力端子および接地間に接
続された第3抵抗と、上記第2オペアンプの非反転入力
端子および接地間に接続された第4抵抗と、上記第1オ
ペアンプの反転入力端子および出力端子間に接続された
第5抵抗と、上記第1オペアンプの非反転入力端子およ
び第3オペアンプの出力端子間に接続された第6抵抗と
、上記第2オペアンプの非反転入力端子および第3オペ
アンプの出力端子間に接続された第7抵抗と、上記第2
オペアンプの反転入力端子および出力端子間に接続され
た第8抵抗と、上記第1出力端子および第3オペアンプ
の入力端子間に接続された第9抵抗と、上記第2出力端
子および第3オペアンプの入力端子間に接続された第1
0抵抗とを設けたことを特徴とする増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2211202A JPH0494203A (ja) | 1990-08-08 | 1990-08-08 | 増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2211202A JPH0494203A (ja) | 1990-08-08 | 1990-08-08 | 増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0494203A true JPH0494203A (ja) | 1992-03-26 |
Family
ID=16602051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2211202A Pending JPH0494203A (ja) | 1990-08-08 | 1990-08-08 | 増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0494203A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04116421U (ja) * | 1991-03-27 | 1992-10-19 | アキユフエーズ株式会社 | 平衡直流増幅器 |
JPWO2007029737A1 (ja) * | 2005-09-09 | 2009-03-19 | パイオニア株式会社 | 平衡増幅器及び電子回路 |
-
1990
- 1990-08-08 JP JP2211202A patent/JPH0494203A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04116421U (ja) * | 1991-03-27 | 1992-10-19 | アキユフエーズ株式会社 | 平衡直流増幅器 |
JPWO2007029737A1 (ja) * | 2005-09-09 | 2009-03-19 | パイオニア株式会社 | 平衡増幅器及び電子回路 |
JP4748534B2 (ja) * | 2005-09-09 | 2011-08-17 | パイオニア株式会社 | 平衡増幅器及び電子回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6316970B1 (en) | Floating, balanced output circuit | |
JPH05167358A (ja) | エレクトレット・コンデンサ・マイクロフォン用増幅回路 | |
US2691075A (en) | Transistor amplifier with high undistorted output | |
EP0415080A2 (en) | Device for converting unbalanced analog electric signals into fully-differential signals | |
US2904758A (en) | Circuit arrangement for converting impedances | |
JP3953590B2 (ja) | 差動入力電圧をシングル・エンド出力電圧に変換する電子回路 | |
GB2295288A (en) | Wideband constant impedance amplifiers | |
KR970705229A (ko) | IF 증폭기/제한기(IF Amplifiers/Limiters) | |
JPH0494203A (ja) | 増幅回路 | |
JPS5827411A (ja) | 差動増幅器回路 | |
JPS62272705A (ja) | 増幅回路 | |
JP3078858B2 (ja) | Vca回路 | |
JP2808549B2 (ja) | 同調増幅器 | |
US3443237A (en) | Balanced to unbalanced transistor amplifier | |
US5578963A (en) | Integrated amplifier with flat gain for high and low impedance loads | |
JPS6121866Y2 (ja) | ||
JPS61219208A (ja) | 利得可変増幅器 | |
US20050104659A1 (en) | Darlington differential amplifier | |
EP0280516A2 (en) | Differential amplifier circuit | |
JPH05191157A (ja) | 平衡入力型音声増幅回路 | |
JP2901248B2 (ja) | 可変リアクタンス回路 | |
JPH04369112A (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
US6396328B2 (en) | Variable capacitance circuit | |
JPH01180108A (ja) | 利得制御増幅器 | |
JP3360911B2 (ja) | 差動増幅回路 |