KR970705229A - IF 증폭기/제한기(IF Amplifiers/Limiters) - Google Patents

Abstract

IF제한 증폭기는 각각의 증폭기 스테이지에서 제한 이득을 유지하면서 추가의 작은 신호 이득을 제공하기 위해 제한된(localized) 퍼지티브 피드백을 사용한다. 여분의 직은 신호 이득은 결국 비교적 작은 바이어스 전류에 있어서 상기 수신기에 대한 비교적 큰 전체감도를 갖게 한다. 동일한 신호 응답을 실행하는데 필요한 스테이지의 수에 있어서의 감소는 결국 본 회로에 의한 전력 소모에 있어서 상당한 감소를 초래한다.

Description

IF 증폭기/제한기(IF Amplifiers/Limiters).

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제 2도는 본 발명에 따른 국부적 퍼지티브 피드백을 가진 IF증폭기/제한기의 제1실시예를 도시한 도면.

제 3도는 본 발명에 따른 국부적 퍼지티브 피드백을 가진 IF증폭기/제한기의 제2실시예를 도시한 도면.

제 4도는 본 발명에 따른 국부적 퍼지티브 피드백을 가진 범용 IF증폭기/제한기 빌딩 블록을 도시한 도면.

제 5a도는 시뮬레이션을 위한 회로 성분에 할당된 특정 값을 가진 종래 기술이 아닌 표준 IF증폭기 스테이지를 도시한 도면.

제 5b도는 시뮬레이션을 위한 회로 성분에 할당된 특정 값을 가진 제 2도의 제1실시예가 아닌 수정된 변형안을 도시한 도면.

Claims (10)

1. IF증폭기/제한기에 있어서,입력 신호를 수신하며, 자체출력에서 이득을 가진 출력 신호를 발생시키기 위한 제1차동 증폭기 쌍에 연결되어 상기 출력 신호 이득의 진폭을 제한하는 저항기수단 및 상기 제1차동 증폭기 쌍의 출력에 대해 제한된 (localized) 퍼지티브 피드백을 사용하기 위해 상기 제1 차동 증폭기 쌍의 출력에 연결된 입력을 가진 피드백 수단을 구비하는 것을 특징으로 하는 IF증폭/제한기.
2. 청구항 1에 있어서, 상기 제1 차동 쌍은 자체 베이스에서 입력 신호를 수신하고 제1 전류원에 연결된 에미터를 가진 제1 트랜지스터 및 자체 베이스에서 입력 신호를 수신하고, 상기 제1 트랜지스터의 에미터와 상기 제1전류원에 연결된 제2 트랜지스터 및 자체 베이스에서 입력 신호를 수신하고, 상기 제1 트랜지스터의 에미터와 상기 제1 전류원에 연결된 제2 트랜지스터를 구비하는 것을 특징으로 하는 IF증폭기/제한기.
3. 청구항 2에 있어서, 상기 저항기 수단은, 한 단부에서 상기 제1 트랜지스터의 컬렉터에 접속되며 대향 단부에서 전압원(V_cc)에 접속된 제1 저항기 및 한 단부에서 상기 제2 트랜지스터의 컬렉터에 접속되며 대향 단부에서 전압원(V_cc)에 접속되는 제2 저항기를 구비하며, 상기 제1 및 제2 저항기가 상기 제1 차동 쌍에 사용된 제한된 퍼지티브 피드백의 량을 조절하는 것을 특징으로 하는 IF증폭기/제한기.
4. 청구항 3에 있어서, 상기 피드백 수단이, 상기 제1 트랜지스터의 컬렉터에 연결된 베이스, 상기 제2 트랜지스터의 컬렉터와 접속된 컬렉터 및 제2 전류원과 연결된 에미터를 가진 제3 트랜지스터와 상기 제2 트랜지스터의 컬렉터에 접속된 베이스와, 상기 제1 트랜지스터의 컬렉터와 접속된 컬렉터 및 상기 제3 트랜지스터의 에미터와 상기 제2 전류원에 접속된 에미터를 가진 제4 트랜지스터를 구비하며, 상기 제3 및 제4 트랜지스터가 제2의 차동 쌍을 한정하는 것을 특징으로 하는 IF증폭기/제한기.
5. 청구항4에 있어서, 상기 조절 수단이, 한 단부에서 상기 제3 트랜지스터의 에미터에 접속되고 대향 단부에서 제2 전류원에 접속되는 제3 저항기 및 한 단부에서 상기 제4 트랜지스터의 에미터에 접속되고 대향 단부에서 상기 제2 전류원에 접속되는 제4 저항기를 구비하며, 상기 제3 및 제4 저항기가 상기 출력 신호 이득의 선형성의 범위를 조절하는 것을 특징으로 하는 IF증폭기/제한기.
6. 청구항4에 있어서, 상기 조절 수단이, 한단부에서 상기 제3 트랜지스터의 베이스와 상기 제1 트랜지스터의 컬렉터에 접속되고, 대향 단부에서 상기 제1 저항기에 접속되는 제3 저항기 및 한 단부에서 상기 제4 트랜지스터의 베이스와 상기 제2 트랜지스터의 컬렉터에 접속되고 대향 단부에서 상기 제2 저항기에 접속되는 제4 저항기를 구비하며, 상기 제3 및 제4 저항기가 상기 제1 차동 쌍에 사용된 제한된 퍼지티브 피드백의 량을 제어하는 것을 특징으로 하는 IF증폭기/제한기.
7. 청구항4에 있어서, 상기 조절 수단이, 한 단부에서 상기 제3 트랜지스터의 에미터에 접속되고 대향 단부에서 상기 제2 전류언에 접속되는 제3 저항기, 한 단부에서 상기 제4 트랜지스터의 에미터에 접속되고 대향 단부에서 상기 제2 전류원에 접속되는 제4 저항기를 구비하며, 상기 제3 및 제4 저항기는 상기 출력 신호 이득의 선형성의 범위를 조절하고, 상기 조절 수단이 또한 한 단부에서 상기 제3 트랜지스터의 베이스에 접속되고 대향 단부에서 상기 제1 저항기에 접속되는 제5 저항기와, 한 단부에서 상기 제4 트랜지스터의 베이스에 접속되고, 대향 단부에서 상기 제2 저항기에 접속되는 제6 저항기를 구비하며, 상기 제5 및 제6 저항기가 상기 제1 차동 쌍에 사용된 제한된 퍼지티브 피드백의 량을 제어하고, 한 단부에서 상기 제1 트랜지스터의 컬렉터에 접속되고, 대향 단부에서 상기 제5 저항기와 상기 제3 트랜지스터의 베이스에 접속되는 제7 저항기 및 한 단부에서 상기 제2트랜지스터의 컬렉터에 접속되고 대향 단부에서 상기 제6 저항기와 상기 제4 트랜지스터의 베이스에 접속되는 제8 저항기를 구비하며, 상기 제7 및 제8 저항기가 상기 출력 신호 이득의 선형성의 범위를 조절하는 것을 특징으로 하는 IF증폭기/제한기.
8. 제1 트랜지스터 차동 쌍을 가지며, 본 회로를 동작시키는데 필요한 전력량을 감소시키는 IF증폭기/제한기의 감도를 증가시키는 방법에 있어서, 상기 차동 쌍의 출력에 대해 퍼지티브 제한 피드백을 사용하는 단계 및 원하는 출력 신호를 얻기 위해 상기 차동 쌍의 출력에 대해 사용된 퍼지티브 제한피드 백의 량을 조절하는 단계를 포함하는 것을 특징으로 하는 IF증폭기/제한기 감도 증가 방법.
9. 청구항 8에 있어서, 상기 퍼지티브 제한 피드백을 사용하는 단계가 상기 IF증폭기/제한기 회로의 출력에 연결된 제2 트랜지스터 차동 쌍을 부가시키므로써 실행되는 것을 특징으로 하는 IF증폭기/제한기 감도 증가 방법.
10. 청구항 8에 있어서, 상기 제1 차동 쌍에 대해 사용된 퍼지티브 제한 피드백의 량을 조절하는 단계가 상기 제1 및 제2 차동 쌍 결합에 대해 저항기를 선택적으로 부가시키므로써 실행되는 것을 특징으로 하는 IF증폭기/제한기 감도 증가 방법.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.