JPH11506580A - 中間周波増幅器／リミッタ - Google Patents

Abstract

(57)【要約】 中間周波制限増幅器は、制限利得を維持すると共に付加的な小さい信号の利得を与えるため、各増幅器段に局部的な正帰還を使用する。余分な小さい信号の利得は、より小さいバイアス電流の受信器に対し、より高い全体的な感度を生じさせる。同一の信号応答を行うため必要とされる段数の減少により、回路による電力消費の著しい削減が得られる。

Description

【発明の詳細な説明】 中間周波増幅器／リミッタ 本発明は、中間周波増幅器／リミッタに関する。 典型的な多段中間周波増幅器／リミッタは直流源から回路を安定化させるため 帰還ループを使用する。これは、小さい入力信号に対し大きな利得を与え、大き い入力信号に対し制御された制限を与える。このような中間周波増幅器／リミッ タは、ＦＭラジオ、アナログセル式電話機及びコードレス電話機に使用される。 典型的な中間周波増幅器／リミッタは欧州特許出願第ＥＰ０ ５１７ ３０５ Ａ１号に提案されている。 本発明は、大きい方の信号に対する制限利得を維持すると共に付加的な小さい 信号の利得を与えるため各段に局部的な正帰還を利用する中間周波増幅器／リミ ッタ回路を提供する。 本発明によれば、局部的な正帰還は、第２のトランジスタの差動ペアを回路に 付加することにより第１の差動増幅器ペアに採り入れられる。第２の差動ペアは 、交差構造の形で第１の差動ペアの出力に接続される。付加的な抵抗は、余分な 小さい信号の利得の直線性の範囲を調整すると共に、第１の差動ペアの利得ブロ ックに採り入れられた正帰還の量を調整するため回路に付加される。 従って、本発明の目的は、大きい方の入力信号に対する制限利得を維持すると 共に、小さい方の入力信号に対し増加された小さい信号の利得を生成する中間周 波増幅器／リミッタを提供することである。 本発明の他の目的は、特に、感度の改善のため、各段に局部的な正帰還を使用 する中間周波増幅器／リミッタを提供することである。 本発明の他の目的は、より小さいバイアス電流の受信器に対しより良い全体的 な感度を有する中間周波増幅器／リミッタを提供する ことである。 本発明の更なる目的は、同一の信号応答を与えるため非常に削減された量の電 力しか必要としない中間周波増幅器／リミッタを提供することである。 本発明の更なる目的は、高い信頼性で効率よく動作する中間周波増幅器／リミ ッタを提供することである。 本発明の他の目的及び特徴は、本発明の幾つかの実施例を開示する添付図面と 共に以下の詳細な説明から明らかになる。しかし、図面は、本発明の制限の定義 としてではなく例示のためだけに描かれている点に注意が必要である。 幾つかの図面を通じて類似した参照名は類似した素子を表わす図面において、 図１ａは先行技術の典型的な中間周波回路の図であり、 図１ｂは、図１ａの先行技術の中間周波回路の１段だけを示す図であり、 図２は、本発明の局部的な正帰還を備えた中間周波増幅器／リミッタの第１の 実施例の図であり、 図３は、本発明の局部的な正帰還を備えた中間周波増幅器／リミッタの第２の 実施例の図であり、 図４は、本発明の局部的な正帰還を備えた汎用的な中間周波増幅器／リミッタ 構築ブロックの図であり、 図５ａは、シミュレーションのため回路構成部品に特定の値が割当てられた従 来技術の標準的な中間周波増幅器の図であり、 図５ｂは、シミュレーションのため回路構成部品に特定の値が割当てられた図 ２の第１の実施例の変形バージョンの図であり、 図５ｃは、シミュレーションのため回路構成部品に特定の値が割当てられた図 ３の第２の実施例の図であり、 図５ｄ及び５ｅは、図５ａ乃至５ｃの回路のシミュレーションの 間に使用された入力源回路図であり、 図６は、図５の回路の直流伝達（Ｖ_inに対するＶ_out、勾配は回路の利得を表 わす）関数のグラフであり、 図７は、Ｘ軸上の小さい方のスケールに関する図５の回路の直流伝達関数のグ ラフであり、 図８ａは、シミュレーションのため回路素子に異なる特定の値が割当てられた 図５ｃに示された回路の変形された実施例の図であり、 図８ｂ及び８ｃは、図８ａの回路のシミュレーションの間に使用された入力源 回路図であり、 図９は、図８ａの回路の直流伝達関数のグラフであり、 図１０ａは、シミュレーションのため回路構成部品に特定の値が割当てられた 本発明の局部的な正帰還を備えた中間周波増幅器／リミッタの第３の実施例の図 であり、 図１０ｂ及び１０ｃは、図１０ａの回路のシミュレーションの間に使用された 入力源回路図であり、 図１１は、図１０ａの回路の直流伝達関数のグラフである。 図１ａの図面の詳細を参照するに、先行技術の中間周波制限増幅器の標準的な 回路実装が示される。回路の帰還ループは、回路を安定化させ、かつ、小さい入 力信号に対する大きい利得及び大きい方の入力信号に対する制御された制限を与 える。低周波の帰還ループに起因して、回路の全ノードは、（Ｖ_cc−０．５Ｉ_{ta il} Ｒ_c）でバイアスされる。非常に高い周波数で、直流ループは開き、全ての差 動増幅器段の全体利得が乗算される。このモードにおいて、各段の利得は、近似 的に以下の式： により与えられ、式中、 である。 信号が増幅すると共に、最後の増幅器段は、その総テール電流が片側に迂回さ せられたときに最初の制限を行い、これにより、その出力における最大差動振幅 を（Ｒ_cＩ_tail）に一致させる。図１ｂには、図１ａに示された先行技術の制限 増幅器の１段だけが示される。各段は、第１の差動トランジスタのペアＱ₁及び Ｑ₂を含む。Ｑ₁のエミッタはＱ₂のエミッタに接続され、双方は電流源Ｉ_tailに 接続される。Ｑ₁のコレクタは抵抗Ｒ_c1を介して電圧源（Ｖ_cc）に接続される。 Ｑ₂のコレクタは、抵抗Ｒ_c2を介して電圧源（Ｖ_cc）に接続される。トランジス タＱ₁及びＱ₂の夫々のベースは、入力信号の正又は負の部分を受ける。 図２には、本発明による新規の制限中間周波増幅器回路が示される。新規の回 路は、第２の差動トランジスタのペアＱ₃及びＱ₄と、夫々にＱ₃及びＱ₄のエミッ タに接続された抵抗Ｒ_E1及びＲ_E2とを含む局部的な正帰還を利用する。図示され るように、Ｑ₃及びＱ₄は、局部的な正帰還を実現するため、それらのコレクタが 相互接続される。Ｑ₃のベース及びＱ₄のコレクタは、Ｑ₁のコレクタに接続され る。Ｑ₄のベース及びＱ₃のコレクタは、Ｑ₂のコレクタに接続される。抵抗Ｒ_E1 は、一方の端でＱ₃のエミッタ出力に接続され他方の端で電流源Ｉ_t2に接続され る。抵抗Ｒ_E2は、一方の端でＱ₄のエミッタ出力に接続され、他方の端で抵抗Ｒ_{E 1} と電流源Ｉ_t2とに接続される。 先行技術の中間周波増幅器／リミッタへの正帰還の採り入れにより、電流消費 の増加を要求することなく、小さい信号の利得が標準的な差動ペアの小さい信号 の利得よりも増加される。小さい信号の利得は、以下の式： のように定められる。局所的な正帰還により、図２の回路実装は図１の回路実装 よりも少ない段数で同一の回路全体の利得を実現することができる。所望の信号 を得るため必要とされる段数の減少により、回路全体の電流（電力）消費は著し く削減される。場合によっては、電力消費は最大で５０％まで削減される。 第１の差動ペアの利得ブロックに採り入れられた局部的な帰還の量は、抵抗Ｒ_c1 及びＲ_c2により制御される。 図３には、局部的な正帰還を備えた中間周波増幅器／リミッタの第２の実施例 が示される。この実装は、第１の差動ペアの利得ブロックに採り入れられた局部 的な帰還の量を制御する別の方法として、夫々にトランジスタＱ₃及びＱ₄のベー スと接続された抵抗Ｒ_P1及びＲ_P2を使用する。この構造の場合、抵抗Ｒ_C1及びＲ_P1 は互いに直列接続され、Ｒ_P1の反対側の端はＱ₁のコレクタに接続され、Ｒ_C1 の反対側の端はＶ_ccに接続される。抵抗Ｒ_C2及びＲ_P2は互いに直列接続され、Ｒ_P2 の反対側の端はＱ₂のコレクタに接続され、Ｒ_C2の反対側の端はＶ_ccに接続さ れる。トランジスタＱ₃及びＱ₄は図２に示された構造と同じ構造で接続される。 抵抗Ｒ_P1及びＲ_P2は、第１の差動ペアに採り入れられた正帰還の量を調整する ため使用される。抵抗Ｒ_P1及びＲ_P2に対する値の比を調整することにより、利得 を増加させ、その極性を変えることさえ可能である。かくして、上記回路に関し て、非常に小さい信号の範囲に対し、理論的に無限大の小さい信号の利得を得る ことが可能である。 小さい信号の直線性の範囲を更に増加させるため、正帰還回路への信号入力を 小さくさせる付加的な抵抗がＱ₁及びＱ₂のコレクタに付加される（図４を参照の こと）。図４の回路は、局部的な正帰還を備えた汎用的な中間周波増幅器／リミ ッタ構築ブロックを示し ている。図示されているように、抵抗Ｒ_E1、Ｒ_E2、Ｒ_P1及びＲ_P2は、図２及び３ に示された抵抗と同じである。付加的な抵抗Ｒ_G1及びＲ_G2がこの回路に付加され ている。抵抗Ｒ_G1は、一方の端でＱ₁のコレクタに接続され、他方の端で抵抗Ｒ_{P 1} とＱ₃のベースとに接続される。抵抗Ｒ_G2は、一方の端でＱ₂のコレクタに接続 され、他方の端で抵抗Ｒ_P2とＱ₄のベースとに接続される。 この構造の場合、抵抗Ｒ_G1、Ｒ_G2、Ｒ_E1及びＲ_E2の値が余分な小さい信号の利 得の直線性の範囲を調整するため使用され、一方、抵抗Ｒ_c1、Ｒ_c2、Ｒ_P1及びＲ_P2 の値は、第１の差動ペアの利得ブロックに採り入れられた正帰還の量を調整す るため使用され、これにより、小さい信号の利得に影響を与える。標準的なリミ ッタ（図１ｂ）と、同一の電流消費を有すると同時に、同一の大きい信号の利得 （制限）を得るため、以下の条件： Ｉ_t1＋Ｉ_t2＝Ｉ_tail （２） Ｉ_t1（Ｒ_C1＋Ｒ_P1＋Ｒ_G1）＋Ｉ_t2Ｒ_G1＝Ｉ_tailＲ_L （３） が適用されるべきである。 図５ａ乃至５ｅの回路は、先行技術の中間周波増幅器／リミッタと比較して、 本発明の中間周波増幅器／リミッタの性能を示すためＳｐｉｃｅ（登録商標）回 路シミュレーションソフトウェアを用いて発生させられた。 図５ａは先行技術の標準的な中間周波制限増幅器を表わし、図５ｂは図２に示 された本発明の第１の実施例の変形された回路を表わし、図５ｃは本発明の第２ の実施例の変形された回路を表わす。図５ｂの回路には、回路に採り入れられた 第２の差動ペアのトランジスタＱ₁₄及びＱ₁₅の別の構造が示されている。Ｑ₁₄の ベースはＱ₁₅のコレクタとＱ₆のコレクタとに接続され、Ｑ₁₅のベースはＱ₁₄の コレクタとＱ₇のコレクタとに接続される。 図５ｄ及び５ｅは、シミュレーション中の図５ａ乃至５ｃの回路に対する入力 源を表わす。シミュレーションの目的のため、動作の 例を与えるべく特定の値が夫々の回路素子に割当てられる。 図６及び７には、図５ａ乃至５ｃに示された回路の直流伝達関数のグラフが表 わされる。図６は、信号の大きい方の範囲に対する直流伝達関数を示す。図示さ れているように、図５ａの先行技術の回路の直流伝達関数は、Ｖ_c（Ｑ₂）−Ｖ_c （Ｑ₃）により表わされ、中空の矩形の記号によりグラフ的に示される。図５ｂ の回路の直流伝達関数は、Ｖ_c（Ｑ₆）−Ｖ_c（Ｑ₇）により表わされ、中実の矩形 の記号によりグラフ的に示される。図５ｃの回路の直流伝達関数は、Ｖ_c（Ｑ₁₂ ）−Ｖ_c（Ｑ₁₃）により表わされ、中実の菱形の記号によりグラフ的に示される 。上記三つの回路は全て同一の総体的な制限利得と、厳密に同一の電流消費とを 有するが、図５ｂの回路の方が小さい信号の利得がより大きく、図５ｃの回路は 最大の小さい信号の利得を有する点に注意する必要がある。図７は、−５０ｍＶ 乃至＋５０ｍＶのＸ軸上の小さい方の範囲に関する直流伝達関数を示す。図５ｂ の回路の直流伝達関数は、信号利得上にエミッタ縮退の効果を示し、一方、図５ ｃの回路の直流伝達信号は、０ｍＶの交差で実質的に垂直方向の勾配を示し、こ れは、略無限大の小さい信号の利得を意味する。 図８ａは、夫々の電気部品に異なる値が割当てられた図５ｃの回路の他の例を 示す。図８ｂ及び８ｃは、シミュレーションの目的用の図８ａの回路に対する入 力を表わす。 図９は、図８ａの回路の直流伝達関数のグラフを表わす。直流伝達関数は、Ｖ_C （Ｑ₁）−Ｖ_c（Ｑ₂）により表わされる。このシミュレーションは、図８ａの回 路の抵抗Ｒ１乃至Ｒ４の値を変えることにより、直流伝達関数の極性の変化が生 じる程度まで正帰還を増加させ得ることを示している。 図１０ａは、図５ｃの回路の変形されたバージョンの例を示す。特に、トラン ジスタＱ₂₃及びＱ₂₄のエミッタに夫々接続された抵抗Ｒ２６及びＲ３０が付加さ れている。図１０ｂ及び１０ｃの回路は、 シミュレーションのため使用される入力信号を表わす。図１１は、図１０ａの回 路の直流伝達関数のグラフを表わす。０ｍＶの範囲の非常に急な勾配は、小さい 入力信号に対する非常に高い利得を意味する。 本発明の幾つかの実施例が図示、説明されているが、添付の請求の範囲に定義 されるように、本発明の精神及び範囲を逸脱することなく、それらの実施例に多 数の変更及び変形が行われることを理解する必要がある。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 フォトワット−アーマディ，アリ フォト ワット−アーマディ アメリカ合衆国，カリフォルニア州 94089，サニーベール，ウエスト・オリー ヴ 1014番，１号

Claims (1)

1. 【特許請求の範囲】 １． 入力信号を受け、その出力に利得を有する出力信号を生成する第１の差動 増幅器ペアと、 上記第１の差動増幅器ペアに接続され、上記出力信号の利得の振幅を制御する 抵抗手段と、 上記第１の差動増幅器ペアの上記出力に接続された入力を有し、局部的な正帰 還を上記第１の差動増幅器ペアに採り入れる帰還手段とからなる中間周波増幅器 ／リミッタ。 ２． 上記第１の差動ペアは、 ベースに入力信号を受け、第１の電流源に接続されたエミッタを有する第１の トランジスタと、 ベースに入力信号を受け、上記第１のトランジスタの上記エミッタと上記第１ の電流源とに接続されたエミッタを有する第２のトランジスタとにより構成され る請求項１記載の中間周波増幅器／リミッタ。 ３． 上記抵抗手段は、 一方の端で上記第１のトランジスタのコレクタに接続され、他方の端で電圧源 （Ｖ_cc）に接続された第１の抵抗と、 一方の端で上記第２のトランジスタのコレクタに接続され、他方の端で上記電 圧源（Ｖ_cc）に接続された第２の抵抗とにより構成され、 上記第１及び第２の抵抗は、上記第１の差動ペアに採り入れられた局部的な正 帰還の量を制御する、請求項２記載の中間周波増幅器／リミッタ。 ４． 上記帰還手段は、 上記第１のトランジスタの上記ベースに接続されたベースと、上記第２のトラ ンジスタの上記コレクタに接続されたコレクタと、第２の電流源に接続されたエ ミッタとを有する第３のトランジスタと、 上記第２のトランジスタの上記コレクタに接続されたベースと、上記第１のト ランジスタの上記コレクタに接続されたコレクタと、上記第３のトランジスタの 上記エミッタ及び上記第２の電流源に接続されたエミッタとを有する第４のトラ ンジスタとにより構成され、 上記第３及び第４のトランジスタは第２の差動ペアを画成し、 上記帰還手段は、上記第１の差動ペアに採り入れられた局部的な正帰還の量を 制御し、上記出力信号の利得の直線性の範囲を更に調整する調整手段と更に有す る、請求項３記載の中間周波増幅器／リミッタ。 ５． 上記調整手段は、 一方の端で上記第３のトランジスタの上記エミッタに接続され、他方の端で上 記第２の電流源に接続された第３の抵抗と、 一方の端で上記第４のトランジスタの上記エミッタに接続され、他方の端で上 記第２の電流源に接続された第４の抵抗とにより構成され、 上記第３及び第４の抵抗は、上記出力信号の利得の直線性の範囲を調整する、 請求項４記載の中間周波増幅器／リミッタ。 ６． 上記調整手段は、 一方の端で上記第３のトランジスタの上記ベース及び上記第１のトランジスタ の上記コレクタに接続され、他方の端で上記第１の抵抗に接続された第３の抵抗 と、 一方の端で上記第４のトランジスタの上記ベース及び上記第２のトランジスタ の上記コレクタに接続され、他方の端で上記第２の抵抗に接続された第４の抵抗 とにより構成され、 上記第３及び第４の抵抗は、上記第１の差動ペアに採り入れられた局部的な正 帰還の量を制御する、請求項４記載の中間周波増幅器／リミッタ。 ７． 上記調整手段は、 一方の端で上記第３のトランジスタの上記エミッタに接続され、他方の端で上 記第２の電流源に接続された第３の抵抗と、 一方の端で上記第４のトランジスタの上記エミッタに接続され、他方の端で上 記第２の電流源に接続された第４の抵抗とにより構成され、 上記第３及び第４の抵抗は、上記出力信号の利得の直線性の範囲を調整し、 上記調整手段は、 一方の端で上記第３のトランジスタの上記ベースに接続され、他方の端で上記 第１の抵抗に接続された第５の抵抗と、 一方の端で上記第４のトランジスタの上記ベースに接続され、他方の端で上記 第２の抵抗に接続された第６の抵抗とを更に有し、 上記第５及び第６の抵抗は、上記第１の差動ペアに採り入れられた局部的な正 帰還の量を制御し、 上記調整手段は、 一方の端で上記第１のトランジスタの上記コレクタに接続され、他方の端で上 記第５の抵抗及び上記第３のトランジスタの上記ベースに接続された第７の抵抗 と、 一方の端で上記第２のトランジスタの上記コレクタに接続され、他方の端で上 記第６の抵抗及び上記第４のトランジスタの上記ベースに接続された第８の抵抗 とを更に有し、 上記第７及び第８の抵抗は、上記出力信号の利得の直線性の範囲を調整する、 請求項４記載の中間周波増幅器／リミッタ。 ８． 第１のトランジスタの差動ペアを有する中間周波増幅器／リミッタの感度 を増大させ、回路を動作させるため必要な電力の量を低下させる方法であって、 上記差動ペアの出力に正の局部的な帰還を採り入れる段階と、 所望の出力信号を得るため、上記差動ペアの上記出力に採り入れられた正の局 部的な帰還の量を調整する段階とからなる方法。 ９． 上記正の局部的な帰還を採り入れる段階は、上記中間周波増幅器／リミッ タの出力に接続された第２のトランジスタの差動ペアを付加することにより行わ れる請求項８記載の方法。 １０． 上記第１の差動ペアに採り入れられた正の局部的な帰還の量を調整する 段階は、上記第１及び第２の差動ペアの結合に抵抗を選択的に付加することによ り行われる請求項８記載の方法。