JPH07135432A - 利得可変増幅器 - Google Patents
利得可変増幅器Info
- Publication number
- JPH07135432A JPH07135432A JP449793A JP449793A JPH07135432A JP H07135432 A JPH07135432 A JP H07135432A JP 449793 A JP449793 A JP 449793A JP 449793 A JP449793 A JP 449793A JP H07135432 A JPH07135432 A JP H07135432A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- logarithmic
- differential pair
- logarithmic compression
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】利得可変のために電流値が変わっても利得可変
増幅器全体としては電流値が変わらないようにした利得
可変増幅器を提供する。 【構成】対数圧縮回路は第１の差動対トランジスタＱ
３、Ｑ４と、それらのコレクタに接続された対数圧縮ト
ランジスタＱ１、Ｑ２と、第１の差動対トランジスタＱ
３、Ｑ４のエミッタに接続された抵抗Ｒ１、Ｒ２、Ｒ３
と、第１の差動対トランジスタＱ３、Ｑ４に流れる電流
を可変する可変電圧源ＶＲ２とから成る。対数伸長回路
は第２の差動対トランジスタＱ８、Ｑ９と、その負荷抵
抗Ｒ５とを有する。前記第１、第２の差動対トランジス
タのエミッタ側に対数圧縮回路と対数伸長回路の双方に
跨る第３の差動対トランジスタＱ５、Ｑ６、Ｑ７を設け
ているので利得可変によって電流が対数圧縮回路側と対
数伸長回路側とで相補的に変わる。
増幅器全体としては電流値が変わらないようにした利得
可変増幅器を提供する。 【構成】対数圧縮回路は第１の差動対トランジスタＱ
３、Ｑ４と、それらのコレクタに接続された対数圧縮ト
ランジスタＱ１、Ｑ２と、第１の差動対トランジスタＱ
３、Ｑ４のエミッタに接続された抵抗Ｒ１、Ｒ２、Ｒ３
と、第１の差動対トランジスタＱ３、Ｑ４に流れる電流
を可変する可変電圧源ＶＲ２とから成る。対数伸長回路
は第２の差動対トランジスタＱ８、Ｑ９と、その負荷抵
抗Ｒ５とを有する。前記第１、第２の差動対トランジス
タのエミッタ側に対数圧縮回路と対数伸長回路の双方に
跨る第３の差動対トランジスタＱ５、Ｑ６、Ｑ７を設け
ているので利得可変によって電流が対数圧縮回路側と対
数伸長回路側とで相補的に変わる。
Description
【０００１】
【産業上の利用分野】本発明は利得可変増幅器に関する
ものであり、特に集積回路で構成される利得可変増幅器
に関する。
ものであり、特に集積回路で構成される利得可変増幅器
に関する。
【０００２】
【従来の技術】従来の利得可変増幅器を図３に示す。同
図において、１０１は対数圧縮回路である。この対数圧
縮回路１０１は差動対トランジスタＱ103、Ｑ104のベー
スに入力端子８１、８２を通して信号が入力される。Ｑ
101、Ｑ102は対数圧縮用のトランジスタであり、
Ｒ101、Ｒ105、Ｒ106は入力信号を電流に変換するため
の抵抗、８３は定電流源である。トランジスタＱ107、
Ｑ108と抵抗Ｒ103、Ｒ104、可変電圧源ＶＲ102は可変利
得増幅器の利得を可変するための可変電流源回路８４を
構成している。
図において、１０１は対数圧縮回路である。この対数圧
縮回路１０１は差動対トランジスタＱ103、Ｑ104のベー
スに入力端子８１、８２を通して信号が入力される。Ｑ
101、Ｑ102は対数圧縮用のトランジスタであり、
Ｒ101、Ｒ105、Ｒ106は入力信号を電流に変換するため
の抵抗、８３は定電流源である。トランジスタＱ107、
Ｑ108と抵抗Ｒ103、Ｒ104、可変電圧源ＶＲ102は可変利
得増幅器の利得を可変するための可変電流源回路８４を
構成している。
【０００３】１０２は対数伸長回路であり、定電流源８
５と差動対トランジスタＱ105、Ｑ106と負荷抵抗Ｒ102
から成っている。８６は出力端子である。前記トランジ
スタＱ105、Ｑ106は対数伸長用の差動増幅器を成す。８
７は電源ラインであり、８９はそのパッドである。ま
た、８８はグランドラインであり、９０はそのパッドで
ある。
５と差動対トランジスタＱ105、Ｑ106と負荷抵抗Ｒ102
から成っている。８６は出力端子である。前記トランジ
スタＱ105、Ｑ106は対数伸長用の差動増幅器を成す。８
７は電源ラインであり、８９はそのパッドである。ま
た、８８はグランドラインであり、９０はそのパッドで
ある。
【０００４】上記対数圧縮回路１０１と対数伸長回路１
０２とから成る利得可変増幅器の利得Ｇは、トランジス
タのベース電流とエミッタ抵抗を無視すると対数圧縮回
路１０１に流れる電流Ｉと対数伸長回路１０２に流れる
電流Ｉ102の比と、対数圧縮回路１０１の抵抗Ｒ101、Ｒ
105、Ｒ106の合成抵抗Ｒと対数伸長回路１０２の負荷抵
抗Ｒ102との比の積になることはよく知られている。即
ち、 Ｇ＝（Ｒ102／Ｒ）×（Ｉ102／Ｉ） ここで、 Ｒ＝Ｒ101×（Ｒ105＋Ｒ106）／（Ｒ101＋Ｒ105＋
Ｒ106） Ｉ＝Ｉ103＋｛（ＶＲ102−ＶBE）／Ｒ103｝＋（ＶＲ102
−ＶBE）／Ｒ104 ただし、ＶBEはトランジスタのベース・エミッタ間電圧
である。よって、可変電圧源ＶＲ102によってトランジ
スタＱ107、Ｑ108のベースバイアスを変化させると、電
流Ｉが変化し、利得Ｇが変わる。
０２とから成る利得可変増幅器の利得Ｇは、トランジス
タのベース電流とエミッタ抵抗を無視すると対数圧縮回
路１０１に流れる電流Ｉと対数伸長回路１０２に流れる
電流Ｉ102の比と、対数圧縮回路１０１の抵抗Ｒ101、Ｒ
105、Ｒ106の合成抵抗Ｒと対数伸長回路１０２の負荷抵
抗Ｒ102との比の積になることはよく知られている。即
ち、 Ｇ＝（Ｒ102／Ｒ）×（Ｉ102／Ｉ） ここで、 Ｒ＝Ｒ101×（Ｒ105＋Ｒ106）／（Ｒ101＋Ｒ105＋
Ｒ106） Ｉ＝Ｉ103＋｛（ＶＲ102−ＶBE）／Ｒ103｝＋（ＶＲ102
−ＶBE）／Ｒ104 ただし、ＶBEはトランジスタのベース・エミッタ間電圧
である。よって、可変電圧源ＶＲ102によってトランジ
スタＱ107、Ｑ108のベースバイアスを変化させると、電
流Ｉが変化し、利得Ｇが変わる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の回路では利得を変化させると、その対数圧縮回路１
０１の電流が変化し利得可変増幅器で消費する電流が変
化する。このように消費電流が可変電圧源ＶＲ102によ
る利得調整電圧によって変化すると、電源ライン８７と
グランドライン８８に存する浮遊抵抗ｒ１、ｒ２により
電源電圧が各部で異なる状態となり、同じ電源ラインに
接続されている他の回路ブロック８６等に悪影響を与え
る。
来の回路では利得を変化させると、その対数圧縮回路１
０１の電流が変化し利得可変増幅器で消費する電流が変
化する。このように消費電流が可変電圧源ＶＲ102によ
る利得調整電圧によって変化すると、電源ライン８７と
グランドライン８８に存する浮遊抵抗ｒ１、ｒ２により
電源電圧が各部で異なる状態となり、同じ電源ラインに
接続されている他の回路ブロック８６等に悪影響を与え
る。
【０００６】本発明はこのような点に鑑みなされたもの
であって、利得可変のために電流値が変わっても利得可
変増幅器全体としては消費電流値が変わらないようにし
た利得可変増幅器を提供することを目的とする。
であって、利得可変のために電流値が変わっても利得可
変増幅器全体としては消費電流値が変わらないようにし
た利得可変増幅器を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、第１の差動対トランジスタ回路と、該第
１の差動対トランジスタ回路のコレクタに接続された対
数圧縮トランジスタと、前記第１の差動対トランジスタ
回路のエミッタに接続された抵抗と、前記第１の差動対
トランジスタ回路に流れる電流を可変する可変手段とか
ら成る対数圧縮回路と；前記対数圧縮回路の出力を受け
る第２の差動対トランジスタ回路と該第２の差動対トラ
ンジスタ回路に接続された負荷抵抗とを有し前記対数圧
縮回路から与えられた信号を対数伸長する対数伸長回路
と；から成る利得可変増幅器において、前記第１、第２
の差動対トランジスタ回路のエミッタ側に前記対数圧縮
回路と対数伸長回路の双方に跨る第３の差動対トランジ
スタ回路を設け、前記可変手段によって電流量が対数圧
縮回路側と対数伸長回路側とで相補的に変わるようにし
ている。
め本発明では、第１の差動対トランジスタ回路と、該第
１の差動対トランジスタ回路のコレクタに接続された対
数圧縮トランジスタと、前記第１の差動対トランジスタ
回路のエミッタに接続された抵抗と、前記第１の差動対
トランジスタ回路に流れる電流を可変する可変手段とか
ら成る対数圧縮回路と；前記対数圧縮回路の出力を受け
る第２の差動対トランジスタ回路と該第２の差動対トラ
ンジスタ回路に接続された負荷抵抗とを有し前記対数圧
縮回路から与えられた信号を対数伸長する対数伸長回路
と；から成る利得可変増幅器において、前記第１、第２
の差動対トランジスタ回路のエミッタ側に前記対数圧縮
回路と対数伸長回路の双方に跨る第３の差動対トランジ
スタ回路を設け、前記可変手段によって電流量が対数圧
縮回路側と対数伸長回路側とで相補的に変わるようにし
ている。
【０００８】
【作用】このような構成によると、利得を変化させても
消費電流は変化しない。そのため、電源ラインにおける
電圧値が変化しない。
消費電流は変化しない。そのため、電源ラインにおける
電圧値が変化しない。
【０００９】
【実施例】以下、本発明を図面に従って説明する。本発
明を実施した図１において、１は対数圧縮回路であり、
２はその出力を対数伸長する対数伸長回路である。対数
圧縮回路１は差動対トランジスタＱ３、Ｑ４と、それら
のコレクタ側に接続された対数圧縮トランジスタＱ１、
Ｑ２と、入力信号を電流に変換する抵抗Ｒ１、Ｒ２、Ｒ
３と、定電流源４と、利得可変用のトランジスタＱ５、
Ｑ６と、これらのトランジスタＱ５、Ｑ６のエミッタに
接続された定電流源６とを有している。トランジスタＱ
５、Ｑ６のベースは可変電圧源ＶＲ２に接続され、対数
圧縮用トランジスタＱ１、Ｑ２のベースは一定電圧源５
に接続されている。また、差動対トランジスタＱ３、Ｑ
４のベースはそれぞれ入力端子３、４に接続されてい
る。
明を実施した図１において、１は対数圧縮回路であり、
２はその出力を対数伸長する対数伸長回路である。対数
圧縮回路１は差動対トランジスタＱ３、Ｑ４と、それら
のコレクタ側に接続された対数圧縮トランジスタＱ１、
Ｑ２と、入力信号を電流に変換する抵抗Ｒ１、Ｒ２、Ｒ
３と、定電流源４と、利得可変用のトランジスタＱ５、
Ｑ６と、これらのトランジスタＱ５、Ｑ６のエミッタに
接続された定電流源６とを有している。トランジスタＱ
５、Ｑ６のベースは可変電圧源ＶＲ２に接続され、対数
圧縮用トランジスタＱ１、Ｑ２のベースは一定電圧源５
に接続されている。また、差動対トランジスタＱ３、Ｑ
４のベースはそれぞれ入力端子３、４に接続されてい
る。
【００１０】次に、対数伸長回路２は対数伸長用の差動
増幅器を成す差動対トランジスタＱ８、Ｑ９と、その負
荷抵抗Ｒ５、定電流源９と、電流補償用のトランジスタ
Ｑ７と、トランジスタＱ７のベースに一定電圧Ｖ３を与
える電圧源７とから成っている。８は出力端子である。
対数圧縮回路１のトランジスタＱ５、Ｑ６と、対数伸長
回路２のトランジスタＱ７のエミッタは抵抗Ｒ４を介し
て接続されている。これによってトランジスタＱ５、Ｑ
６、Ｑ７は差動対を成す。従って、可変電圧源ＶＲ２を
操作してトランジスタＱ５、Ｑ６のベースバイアスを変
化させると、それらのトランジスタＱ５、Ｑ６を流れる
電流が変化するが、その電流の変化分はトランジスタＱ
７に流れるので、トランジスタＱ５、Ｑ６、Ｑ７を流れ
る電流の総和は変化しないことになる。この点を数式で
説明すると、以下のようになる。
増幅器を成す差動対トランジスタＱ８、Ｑ９と、その負
荷抵抗Ｒ５、定電流源９と、電流補償用のトランジスタ
Ｑ７と、トランジスタＱ７のベースに一定電圧Ｖ３を与
える電圧源７とから成っている。８は出力端子である。
対数圧縮回路１のトランジスタＱ５、Ｑ６と、対数伸長
回路２のトランジスタＱ７のエミッタは抵抗Ｒ４を介し
て接続されている。これによってトランジスタＱ５、Ｑ
６、Ｑ７は差動対を成す。従って、可変電圧源ＶＲ２を
操作してトランジスタＱ５、Ｑ６のベースバイアスを変
化させると、それらのトランジスタＱ５、Ｑ６を流れる
電流が変化するが、その電流の変化分はトランジスタＱ
７に流れるので、トランジスタＱ５、Ｑ６、Ｑ７を流れ
る電流の総和は変化しないことになる。この点を数式で
説明すると、以下のようになる。
【００１１】本回路では、一定電圧源７の電圧Ｖ３と可
変電圧源ＶＲ２による電圧Ｖ２との差電圧に対応した電
流が対数圧縮回路１と対数伸長回路２に流れる。対数圧
縮回路１に流れる電流Ｉ11はエミタ抵抗、ベース電流を
無視すると、 Ｉ11＝Ｉ1＋Ｉ2＋（Ｖ２−Ｖ３）／Ｒ４ となり、対数伸長回路２に流れる電流Ｉ12は、 Ｉ12＝Ｉ3−（Ｖ２−Ｖ３）／Ｒ４ となる。
変電圧源ＶＲ２による電圧Ｖ２との差電圧に対応した電
流が対数圧縮回路１と対数伸長回路２に流れる。対数圧
縮回路１に流れる電流Ｉ11はエミタ抵抗、ベース電流を
無視すると、 Ｉ11＝Ｉ1＋Ｉ2＋（Ｖ２−Ｖ３）／Ｒ４ となり、対数伸長回路２に流れる電流Ｉ12は、 Ｉ12＝Ｉ3−（Ｖ２−Ｖ３）／Ｒ４ となる。
【００１２】よって、この対数圧縮型増幅器の利得Ｇ
は、 Ｇ＝（Ｒ５／Ｒ）×（Ｉ12／Ｉ11） ここで、 Ｒ＝Ｒ１×（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３） となる。
は、 Ｇ＝（Ｒ５／Ｒ）×（Ｉ12／Ｉ11） ここで、 Ｒ＝Ｒ１×（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３） となる。
【００１３】よって、Ｖ２をＶ３に対し増加させると、
Ｉ11が増加し、Ｉ12が減少するため利得Ｇは減少する。
逆に、Ｖ２を減少させると、Ｉ11が減少し、Ｉ12が増加
するため利得Ｇは増加する。また、この回路に流れる電
流は定電流Ｉ1、Ｉ2、Ｉ3で決まるため利得Ｇの変化に
伴う消費電流の変化はない。従って、電源ライン８７や
グランドライン８９に浮遊抵抗ｒ１、ｒ２が存在してい
ても利得増幅回路による電圧変動は生じないので、同じ
電源ラインに接続された他の回路ブロック８６に悪影響
を与えない。
Ｉ11が増加し、Ｉ12が減少するため利得Ｇは減少する。
逆に、Ｖ２を減少させると、Ｉ11が減少し、Ｉ12が増加
するため利得Ｇは増加する。また、この回路に流れる電
流は定電流Ｉ1、Ｉ2、Ｉ3で決まるため利得Ｇの変化に
伴う消費電流の変化はない。従って、電源ライン８７や
グランドライン８９に浮遊抵抗ｒ１、ｒ２が存在してい
ても利得増幅回路による電圧変動は生じないので、同じ
電源ラインに接続された他の回路ブロック８６に悪影響
を与えない。
【００１４】図２は図１のトランジスタを逆導電型のト
ランジスタで置き換えた場合の実施例であり、図１と同
様に動作し、且つ同様の効果を奏する。
ランジスタで置き換えた場合の実施例であり、図１と同
様に動作し、且つ同様の効果を奏する。
【００１５】
【発明の効果】以上説明したように本発明によれば、利
得を変化させても利得可変増幅器の消費電流は変化しな
い。従って、電源ラインやグランドラインに浮遊抵抗が
存在していても利得増幅回路による電圧変動は生じない
ので、同じ電源ラインに接続された他の回路ブロックに
悪影響を与えないという効果がある。
得を変化させても利得可変増幅器の消費電流は変化しな
い。従って、電源ラインやグランドラインに浮遊抵抗が
存在していても利得増幅回路による電圧変動は生じない
ので、同じ電源ラインに接続された他の回路ブロックに
悪影響を与えないという効果がある。
【図１】本発明を実施した利得可変増幅器の回路図。
【図２】本発明の他の実施例の回路図。
【図３】従来例の回路図。
１ 対数圧縮回路 ２ 対数伸長回路 ３、４ 入力端子 ４、６、９ 定電流源 ８ 出力端子 Ｑ１、Ｑ２ 対数圧縮用トランジスタ Ｑ３、Ｑ４ 差動対トランジスタ Ｑ８、Ｑ９ 対数伸長用差動対トランジスタ Ｑ５、Ｑ６、Ｑ７ 差動対トランジスタ
Claims (1)
- 【請求項１】第１の差動対トランジスタ回路と、該第１
の差動対トランジスタ回路のコレクタに接続された対数
圧縮トランジスタと、前記第１の差動対トランジスタ回
路のエミッタに接続された抵抗と、前記第１の差動対ト
ランジスタ回路に流れる電流を可変する可変手段とから
成る対数圧縮回路と；前記対数圧縮回路の出力を受ける
第２の差動対トランジスタ回路と該第２の差動対トラン
ジスタ回路に接続された負荷抵抗とを有し前記対数圧縮
回路から与えられた信号を対数伸長する対数伸長回路
と；から成る利得可変増幅器において、 前記第１、第２の差動対トランジスタ回路のエミッタ側
に前記対数圧縮回路と対数伸長回路の双方に跨る第３の
差動対トランジスタ回路を設け、前記可変手段によって
電流量が対数圧縮回路側と対数伸長回路側とで相補的に
変わるようにしたことを特徴とする利得可変増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP449793A JPH07135432A (ja) | 1993-01-14 | 1993-01-14 | 利得可変増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP449793A JPH07135432A (ja) | 1993-01-14 | 1993-01-14 | 利得可変増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07135432A true JPH07135432A (ja) | 1995-05-23 |
Family
ID=11585710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP449793A Pending JPH07135432A (ja) | 1993-01-14 | 1993-01-14 | 利得可変増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07135432A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0948132A1 (en) * | 1998-03-31 | 1999-10-06 | STMicroelectronics S.r.l. | Amplifier with programmable gain and input linearity usable in high-frequency lines |
| JP2008193573A (ja) * | 2007-02-07 | 2008-08-21 | Tdk Corp | 光電流・電圧変換回路 |
-
1993
- 1993-01-14 JP JP449793A patent/JPH07135432A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0948132A1 (en) * | 1998-03-31 | 1999-10-06 | STMicroelectronics S.r.l. | Amplifier with programmable gain and input linearity usable in high-frequency lines |
| JP2008193573A (ja) * | 2007-02-07 | 2008-08-21 | Tdk Corp | 光電流・電圧変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4462005A (en) | Current mirror circuit | |
| JPS6245724B2 (ja) | ||
| JPH0143486B2 (ja) | ||
| JPH0452645B2 (ja) | ||
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| JP3360032B2 (ja) | 部分的に温度補正された低ノイズ電圧基準 | |
| KR930002040B1 (ko) | 증폭기 | |
| JPH07135432A (ja) | 利得可変増幅器 | |
| US5977760A (en) | Bipolar operational transconductance amplifier and output circuit used therefor | |
| JPS631768B2 (ja) | ||
| JPH04369105A (ja) | 増幅器 | |
| JP2719251B2 (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
| JPS6315766B2 (ja) | ||
| JPH0478044B2 (ja) | ||
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPH0317512Y2 (ja) | ||
| JP2503887B2 (ja) | 利得可変回路 | |
| JPH0326670Y2 (ja) | ||
| JP2937765B2 (ja) | 電圧制御増幅回路 | |
| JP2776019B2 (ja) | 定電圧回路 | |
| JPH066612Y2 (ja) | 可変利得回路 | |
| JPS6133710Y2 (ja) | ||
| JP2781850B2 (ja) | 利得可変増幅回路 | |
| JPH03119813A (ja) | 増幅回路 | |
| JPH08172324A (ja) | ゲイン可変差動増幅器 |