JP2008193573A - 光電流・電圧変換回路 - Google Patents

Abstract

【課題】安定動作が可能で、しかも小型化し得る光電流・電圧変換回路を提供する。
【解決手段】定電流Ｉ１を出力する定電流源２および定電流源２に直列に接続された抵抗４を有すると共に、定電流源２および抵抗４を接続するライン上に受光素子１０を接続可能に構成された直列回路２１と、定電流Ｉ１と同一電流値の定電流Ｉ２を出力する定電流源５および抵抗４と同一抵抗値に規定されて定電流源５に直列に接続された抵抗７を有する直列回路２２と、受光素子１０が接続された状態において、定電流Ｉ１と受光素子１０に発生する光電流Ｉｏとの差分電流の抵抗４への流入に起因して抵抗４に発生する電圧Ｖ１、および定電流Ｉ２の抵抗７への流入に起因して抵抗７に発生する電圧Ｖ２の差分電圧を検出して出力する差動回路９とを備えている。
【選択図】図１

Description

本発明は、受光素子に発生する光電流を電圧に変換する光電流・電圧変換回路に関するものである。

この種の光電流・電圧変換回路として、特開２００４−２２０５１号公報に開示されたトランスインピーダンス型増幅器が知られている。このトランスインピーダンス型増幅器の基本構成は、図３に示すトランスインピーダンス型増幅器５１のように、非反転入力端子が基準電位Ｖｒに接続された演算増幅器５２、および演算増幅器５２の反転入力端子と出力端子との間に接続された帰還抵抗（抵抗値Ｒ）５３で構成されている。このトランスインピーダンス型増幅器５１には、受光素子（フォトダイオード）１０が接続されている。この場合、この受光素子１０のカソード端子が演算増幅器の反転入力端子に接続されて、アノード端子が基準電位に接続されている。また、受光素子１０は、演算増幅器５２の反転入力端子を介して印加される基準電位Ｖｒによって逆バイアスされた状態を維持している。

このトランスインピーダンス型増幅器５１では、光の入射によって受光素子１０に光電流Ｉｏ（電流値Ｉ）が発生し、その光電流Ｉｏを帰還抵抗５３によって電圧（Ｒ×Ｉ）に変換する。また、このトランスインピーダンス型増幅器５１では、この変換した電圧（Ｒ×Ｉ）に基準電位Ｖｒを加算して電圧Ｖｏとして出力する。
特開２００４−２２０５１号公報（第４−７頁、第３−４図）

ところが、従来の光電流・電圧変換回路には、以下の問題点がある。すなわち、この光電流・電圧変換回路では、帰還抵抗５３によって光電流Ｉｏを電圧に変換している。この場合、一般的に光電流Ｉｏの電流値が小さいため、帰還抵抗５３としては、大きな抵抗値（数十ＫΩ）の抵抗を使用している。したがって、この光電流・電圧変換回路には、演算増幅器５２のゲインが大きくなるため、これによって寄生容量の影響を受けて位相遅れが大きくなる結果、増幅動作が不安定になり易く、発振のおそれもあるという問題点が存在している。また、一般的に、トランスインピーダンス型増幅器５１は、回路規模が大きくなり易いため、小型化が困難になるという問題点も存在している。

本発明は、かかる問題点を解決すべくなされたものであり、安定動作が可能で、しかも小型化し得る光電流・電圧変換回路を提供することを主目的とする。

上記目的を達成すべく本発明に係る光電流・電圧変換回路は、第１定電流を出力する第１定電流源および当該第１定電流源に直列に接続された第１抵抗を有すると共に、当該第１定電流源および当該第１抵抗を接続するライン上に受光素子を接続可能に構成された第１直列回路と、前記第１定電流と同一電流値の第２定電流を出力する第２定電流源および前記第１抵抗と同一抵抗値に規定されて当該第２定電流源に直列に接続された第２抵抗を有する第２直列回路と、前記受光素子が接続された状態において、前記第１定電流と当該受光素子に発生する光電流との差分電流の前記第１抵抗への流入に起因して当該第１抵抗に発生する第１電圧、および前記第２定電流の前記第２抵抗への流入に起因して当該第２抵抗に発生する第２電圧の差分電圧を検出して出力する差動回路とを備えている。

また、本発明に係る光電流・電圧変換回路は、電流入力端子が前記第１定電流源側に位置すると共に電流出力端子が前記第１抵抗側に位置するように当該第１定電流源および当該第１抵抗の間に接続され、かつ制御端子に定電圧が供給されるトランジスタを備えている。

本発明に係る光電流・電圧変換回路では、第１定電流源および第１抵抗を直列に接続すると共に、第１定電流源および第１抵抗を接続するライン上に受光素子を接続し、また第２定電流源および第２抵抗を直列に接続し、差動回路が、第１定電流と光電流との差分電流の第１抵抗への流入に起因して第１抵抗の両端間に発生する第１電圧、および第２定電流の第２抵抗への流入に起因して第２抵抗の両端間に発生する第２電圧の差分電圧を検出して出力する。したがって、この光電流・電圧変換回路によれば、従来のトランスインピーダンス型増幅器とは異なり、光電流を帰還抵抗に導通させて電圧に変換する必要が無くなるため、電流値の小さな光電流の電圧への変換に際してたとえ寄生容量の影響を受けたとしても、位相遅れの増大および発振といった問題が発生しない結果、光電流を安定して電圧に変換することができる。また、トランスインピーダンス型増幅器とは異なり、回路規模を小さくすることができるため、半導体チップを構成する際に確実かつ容易に小型化することができる。

また、本発明に係る光電流・電圧変換回路では、第１定電流源と第１抵抗との間にトランジスタが接続されて、このトランジスタの制御端子に印加された定電圧から定まる電流入力端子の電圧が受光素子に印加される。したがって、この光電流・電圧変換回路によれば、受光素子を一定電圧の印加による一定の逆バイアス状態に維持できるため、受光素子に対して、入射した光の量に比例した電流値の光電流を安定して発生させることができる。

以下、本発明に係る光電流・電圧変換回路の最良の形態について、添付図面を参照して説明する。

最初に、光電流・電圧変換回路１の構成について、図面を参照して説明する。

図１に示す光電流・電圧変換回路１は、例えば、ＤＶＤ−Ｒ、ＤＶＤ＋Ｒ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷおよびＤＶＤ−ＲＡＭなどの記録型ＤＶＤや、ＣＤ−ＲおよびＣＤ−ＲＷなどの記録型ＣＤのように、記録および再生の双方が行われる情報媒体に対する再生動作、およびＤＶＤ−ＲＯＭやＣＤ−ＲＯＭなどの再生のみが行われる情報媒体に対する再生動作を少なくとも実行する再生装置に使用される光ピックアップ用受光装置に組み込み可能に構成されている。具体的には、この光電流・電圧変換回路１は、同図に示すように、定電流源２、トランジスタ３、抵抗４、定電流源５、トランジスタ６、抵抗７、バイアス電源８、および差動回路９を備えて構成されて、受光素子１０に流れる光電流Ｉｏ（電流値Ｉ）を電圧に変換して出力する。なお、以下において、特に区別しないときには、ＤＶＤ−Ｒ、ＤＶＤ＋Ｒ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ、ＤＶＤ−ＲＡＭおよびＤＶＤ−ＲＯＭを総称して「ＤＶＤ」ともいう。同様にして、ＣＤ−Ｒ、ＣＤ−ＲＷおよびＣＤ−ＲＯＭを総称して「ＣＤ」ともいう。

定電流源（本発明における第１定電流源）２は、一定の電流値Ｉｃに規定された定電流（本発明における第１定電流）Ｉ１を出力する。トランジスタ３は、Ｐチャネル型電界効果トランジスタまたはＰＮＰ型バイポーラトランジスタ（本例ではＰチャネル型電界効果トランジスタ）で構成されて、そのソース端子（電流入力端子、ＰＮＰ型バイポーラトランジスタではエミッタ端子）が定電流源２の出力端子に接続されている。抵抗（本発明における第１抵抗）４は、抵抗値がＲに規定されて、トランジスタ３のドレイン端子（電流出力端子、ＰＮＰ型トランジスタではコレクタ端子）と基準電位（本例ではグランド）との間に配設されている。つまり、トランジスタ３は、ソース端子が定電流源２側に位置すると共にドレイン端子が抵抗４側に位置するように定電流源２および抵抗４の間に接続されている。この構成により、定電流源２および抵抗４は、トランジスタ３と共に直列に接続されて、本発明における第１直列回路２１を構成する。

一方、定電流源（本発明における第２定電流源）５は、定電流Ｉ１と同一電流値（一定の電流値Ｉｃ）に規定された定電流（本発明における第２定電流）Ｉ２を出力する。トランジスタ６は、トランジスタ３と同様にして、Ｐチャネル型電界効果トランジスタまたはＰＮＰ型バイポーラトランジスタ（本例ではＰチャネル型電界効果トランジスタ）で構成されて、そのソース端子が定電流源５の出力端子に接続されている。抵抗（本発明における第２抵抗）７は、抵抗４と同一抵抗値（抵抗値Ｒ）に規定されて、トランジスタ６のドレイン端子と基準電位（本例ではグランド）との間に配設されている。つまり、トランジスタ６は、ソース端子が定電流源５側に位置すると共にドレイン端子が抵抗７側に位置するように定電流源５および抵抗７の間に接続されている。この構成により、定電流源５および抵抗７は、トランジスタ６と共に直列に接続されて、本発明における第２直列回路２２を構成する。

また、トランジスタ３およびトランジスタ６は、少なくとも電流値Ｉｃの電流をソース端子からドレイン端子に導通可能な一定電圧のバイアス電圧（本発明における定電圧）Ｖｄが各々のゲート端子（本発明における制御端子、ＰＮＰ型バイポーラトランジスタではベース端子）にバイアス電源８から供給されてオン状態を維持している。また、トランジスタ３は、オン状態では、そのソース端子の電圧をゲート端子に印加されたバイアス電圧Ｖｄよりも所定電圧だけ高い電圧、すなわちトランジスタ３の特性から一義的に定まる所定電圧（ゲート・ソース間電圧）だけ高い電圧に維持する。したがって、後述するように、定電流源２および抵抗４を接続するライン上に受光素子１０のカソード端子が接続された際には、そのソース端子の電圧を逆バイアス電圧として受光素子１０に印加する。つまり、トランジスタ３は、バイアス電源８と共にソース端子の電圧を一定電圧に安定化する安定化回路としても機能する。

また、トランジスタ３は、受光素子１０に光電流Ｉｏが流れているときには、光電流Ｉｏの電流値Ｉを一定の電流値Ｉｃから差し引いた電流値の電流をソース端子からドレイン端子に導通させる。一方、トランジスタ６は、定電流源５からの定電流Ｉ１をソース端子からドレイン端子に常時導通させる。差動回路９は、例えば、演算増幅回路、およびＦＥＴやトランジスタの組み合わせ回路などの公知回路で構成されて、その反転入力端子がトランジスタ３のドレイン端子に接続され、その非反転入力端子がトランジスタ６のドレイン端子に接続されている。この構成により、差動回路９は、抵抗４に電流が流れることによって抵抗４の両端間に発生した電圧（本発明における第１電圧）Ｖ１と、抵抗７に電流が流れることによって抵抗７の両端間に発生した電圧（本発明における第２電圧）Ｖ２との差分電圧を検出して電圧Ｖｏとして出力する。また、以上のように構成されたこの光電流・電圧変換回路１では、受光素子１０が、定電流源２および抵抗４を接続するライン上、具体的には、定電流源２の出力端子（本例ではトランジスタ３のソース端子でもある）に接続される。

次に、光電流・電圧変換回路１の動作について説明する。なお、受光素子１０が光電流・電圧変換回路１に予め接続された状態となっているものとする。

作動状態において、光電流・電圧変換回路１では、定電流源２および定電流源５が定電流Ｉ１，Ｉ２をそれぞれ出力する。また、トランジスタ３およびトランジスタ６は、バイアス電源８からバイアス電圧Ｖｄが印加されて、それぞれオン状態に維持されている。また、受光素子１０は、オン状態のトランジスタ３のソース電圧が逆バイアス電圧（ソース端子の電圧）として印加されて、逆バイアス状態に維持されている。この場合、受光素子１０には、トランジスタ３のゲート・ソース間電圧をバイアス電圧Ｖｄに加えた電圧が印加されるが、このゲート・ソース間電圧はドレイン・ソース間に流れる電流が多少変化してもほぼ一定に維持される。このため、受光素子１０は、ほぼ一定の電圧が印加されて逆バイアス状態に維持されており、入射した光の量に比例した電流値Ｉの光電流Ｉｏを安定して発生可能な状態となっている。

この状態において、まず、受光素子１０に光が入射していないとき（光電流Ｉｏの電流値Ｉがゼロのとき）には、定電流源２から出力された定電流Ｉ１は、トランジスタ３および抵抗４を経由してグランドに流れ込む。また、定電流源５から出力された定電流Ｉ２は、トランジスタ６および抵抗７を経由してグランドに流れ込む。これにより、抵抗４（抵抗値Ｒ）の両端間には、定電流Ｉ１（電流値Ｉｃ）が流れることにより、電圧Ｖ１（＝Ｒ×Ｉｃ）が発生する。また、抵抗７（抵抗値Ｒ）の両端間には、定電流Ｉ２（電流値Ｉｃ）が流れることにより、電圧Ｖ２（＝Ｒ×Ｉｃ）が発生する。一方、差動回路９は、電圧Ｖ１，Ｖ２の電位差としての差分電圧（Ｖ２−Ｖ１）を検出して、電圧Ｖｏとして出力する。この場合、電圧Ｖｏは、下記式（１）で表されるように、０［Ｖ］となる。
Ｖｏ＝Ｖ２−Ｖ１＝Ｒ×Ｉｃ−Ｒ×Ｉｃ＝０ ・・・・・・・・・・・・・・（１）

これに対して、受光素子１０に光が入射したときには、光の強さに応じた電流値Ｉの光電流Ｉｏが受光素子１０に流れ始める。この場合、この光電流Ｉｏは、定電流源２から出力されている定電流Ｉ１の一部が分流した電流となる。このため、トランジスタ３および抵抗４には、定電流Ｉ１から光電流Ｉｏを差し引いた差分電流（Ｉ１−Ｉｏ）が流入する。ここで、この差分電流（Ｉ１−Ｉｏ）の電流値は（Ｉｃ−Ｉ）となる。一方、抵抗７には、定電流源５から出力された定電流Ｉ２が継続して流れている。このため、抵抗４（抵抗値Ｒ）の両端間には、電流値（Ｉｃ−Ｉ）の差分電流（Ｉ１−Ｉｏ）が流れることにより、電圧Ｖ１（＝Ｒ×（Ｉｃ−Ｉ））が発生する。また、抵抗７（抵抗値Ｒ）の両端間には、電圧Ｖ２（＝Ｒ×Ｉｃ）が発生する。したがって、差動回路９は、電圧Ｖ１，Ｖ２の電位差（Ｖ２−Ｖ１）を検出して、電圧Ｖｏとして出力する。この場合、電圧Ｖｏは、下記式（２）で表されるように、抵抗４の抵抗値Ｒに光電流Ｉｏの電流値Ｉを乗算した値となる。
Ｖｏ＝Ｖ２−Ｖ１＝Ｒ×Ｉｃ−Ｒ×（Ｉｃ−Ｉ）＝Ｒ×Ｉ ・・・・・・・・（２）
したがって、この光電流・電圧変換回路１では、帰還回路を必須とするトランスインピーダンス型増幅器とは異なり、帰還回路（帰還抵抗）を用いることなく、受光素子１０に流れる光電流Ｉｏの電流値Ｉが検出される。

このように、この光電流・電圧変換回路１では、定電流源２および抵抗４を直列に接続すると共に、定電流源２および抵抗４を接続するライン上に受光素子１０を接続し、また定電流源５および抵抗７を直列に接続し、差動回路９が、定電流Ｉ１と光電流Ｉｏとの差分電流（Ｉ１−Ｉｏ）の抵抗４への流入に起因して抵抗４の両端間に発生する電圧Ｖ１、および定電流Ｉ２の抵抗７への流入に起因して抵抗７の両端間に発生する電圧Ｖ２の差分電圧（Ｖ２−Ｖ１）を検出して出力する。したがって、この光電流・電圧変換回路１によれば、従来のトランスインピーダンス型増幅器とは異なり、光電流Ｉｏを帰還抵抗に導通させて電圧に変換する必要が無くなるため、電流値の小さな光電流Ｉｏの電圧への変換に際してたとえ寄生容量の影響を受けたとしても、位相遅れの増大および発振といった問題が発生しない結果、光電流Ｉｏを安定して電圧に変換することができる。また、トランスインピーダンス型増幅器とは異なり、回路規模を小さくすることができるため、半導体チップを構成する際に確実かつ容易に小型化することができる。

また、この光電流・電圧変換回路１では、定電流源２と抵抗４との間にＰチャネル型電界効果トランジスタで構成されたトランジスタ３が接続（介装）されて、このトランジスタ３のゲート端子に印加されたバイアス電圧（定電圧）Ｖｄから定まる電圧（ソース端子の電圧）が受光素子１０に印加される。したがって、この光電流・電圧変換回路１によれば、受光素子１０を一定電圧の印加による一定の逆バイアス状態に維持できるため、受光素子１０に対して、入射した光の量に比例した電流値Ｉの光電流Ｉｏを安定して発生させることができる。

なお、本発明は、上記の構成に限定されない。例えば、トランジスタ３，６としてＰチャネル型電界効果トランジスタを使用した例について上記したが、上記したようにＰＮＰ型バイポーラトランジスタを使用することもできる。この構成を採用した場合、ＰＮＰ型トランジスタのエミッタ端子を定電流源２（または５）の出力端子に接続し、コレクタ端子を抵抗４（または７）に接続し、ベース端子をバイアス電源８に接続する。この構成においても、ＰＮＰ型トランジスタにおけるエミッタ端子の電圧を一定またはほぼ一定の電圧に維持することができるため、その電圧を逆バイアス電圧として受光素子１０に印加することができる結果、受光素子１０を安定動作させることができる。

また、トランジスタ３，６として、Ｐチャネル型電界効果トランジスタまたはＰＮＰ型バイポーラトランジスタを使用した例について上記したが、図２に示す光電流・電圧変換回路１Ａのように、Ｎチャネル型電界効果トランジスタまたはＮＰＮ型バイポーラトランジスタを使用することもできる。以下、この光電流・電圧変換回路１Ａについて、その概要を説明する。なお、光電流・電圧変換回路１と同一の構成については同一の符号を付して、重複する説明を省略する。

まず、光電流・電圧変換回路１Ａの構成について説明する。この光電流・電圧変換回路１Ａは、図２に示すように、定電流源２，５、トランジスタ３Ａ，６Ａ、抵抗４，７および差動回路９を備え、これらの電子部品が同図に示すように接続されて構成されて、受光素子１０に流れる光電流Ｉｏを電圧Ｖｏに変換して出力する。この場合、定電流源２および抵抗４は、トランジスタ３Ａと共に直列に接続されて、本発明における第１直列回路２１Ａを構成し、また、定電流源５および抵抗７は、トランジスタ６Ａと共に直列に接続されて、本発明における第１直列回路２２Ａを構成する。

トランジスタ３Ａ，６Ａは、Ｎチャネル型電界効果トランジスタまたはＮＰＮ型バイポーラトランジスタ（本例ではＮＰＮ型バイポーラトランジスタ）で構成されている。また、トランジスタ３Ａは、そのコレクタ端子（電流入力端子、Ｎチャネル型電界効果トランジスタではドレイン端子）が電圧Ｖａを出力する電源に抵抗４を介して接続され、かつそのエミッタ端子（電流出力端子、Ｎチャネル型電界効果トランジスタではソース端子）が定電流源２に接続され、かつそのベース端子（本発明における制御端子、Ｎチャネル型電界効果トランジスタではゲート端子）がバイアス電源８に接続されている。一方、トランジスタ６Ａは、そのコレクタ端子が電圧Ｖａを出力する電源に抵抗７を介して接続され、かつそのエミッタ端子が定電流源５に接続され、かつそのベース端子がバイアス電源８に接続されている。また、各トランジスタ３Ａ，６Ａは、バイアス電圧（本発明における定電圧）Ｖｄが各々のベース端子にバイアス電源８から供給されて、オン状態を維持している。

この構成により、定電流源２および抵抗４を接続するライン上（具体的には、定電流源２の入力端子（本例ではトランジスタ３Ａのエミッタ端子でもある））に受光素子１０のアノード端子が接続された状態では、受光素子１０のアノード端子の電圧が、トランジスタ３Ａのバイアス電圧Ｖｄからトランジスタ３のベース・エミッタ間電圧を減算した所定の一定電圧に維持される。この結果、受光素子１０は、ほぼ一定の電圧の印加によって逆バイアス状態に維持されて、入射した光の量に比例した電流値Ｉの光電流Ｉｏを安定して発生可能な状態となっている。

この光電流・電圧変換回路１Ａにおいても、上記した光電流・電圧変換回路１と同様にして、受光素子１０に光が入射したときには、トランジスタ３Ａおよび抵抗４には、定電流Ｉ１から光電流Ｉｏを差し引いた差分電流（Ｉ１−Ｉｏ）が流れ、一方、トランジスタ６Ａおよび抵抗７には、定電流源５から出力された定電流Ｉ２が流れる。このため、抵抗４のトランジスタ３Ａのコレクタ側の端子には電圧Ｖ１（＝Ｖａ−Ｒ×（Ｉｃ−Ｉ））が発生し、抵抗７のトランジスタ６Ａのコレクタ側の端子には電圧Ｖ２（＝Ｖａ−Ｒ×Ｉｃ）が発生する。したがって、差動回路９は、電圧Ｖ１，Ｖ２の電位差（Ｖ２−Ｖ１）を検出して、電圧Ｖｏとして出力する。

したがって、この光電流・電圧変換回路１Ａによっても、光電流・電圧変換回路１と同様にして、帰還回路（帰還抵抗）を用いることなく、受光素子１０に流れる光電流Ｉｏの電流値Ｉを検出することができるため、上記した光電流・電圧変換回路１と同様の効果を奏することができる。

また、上記の光電流・電圧変換回路１では、定電流源５と抵抗７との間にもトランジスタ６を接続（介装）し、また上記の光電流・電圧変換回路１Ａでは、定電流源５と抵抗７との間にもトランジスタ６Ａを接続（介装）して、両直列回路２１，２２の構成、および両直列回路２１Ａ，２２Ａの構成をそれぞれバランスさせて、両直列回路２１，２２の電気特性の均一化、および両直列回路２１Ａ，２２Ａの電気特性の均一化を図る好ましい例について上記したが、定電流源５側の直列回路２２や直列回路２２Ａでは、トランジスタ６やトランジスタ６Ａの配設を省いて、定電流源５と抵抗７とを直接的に接続することもできる。さらに、一定電圧（電流値Ｉｃ×抵抗値Ｒ）を生成する電源部を備えて、その電源部の出力電圧を差動回路９の非反転入力に供給することで、簡易的に構成することができる。

また、定電流源２から出力される定電流Ｉ１の電流値Ｉｃに対して、受光素子１０に発生する光電流Ｉｏの電流値Ｉが十分に小さいときには、定電流源２の出力端子の電圧もほぼ一定になることもあり、この場合には、トランジスタ３，３Ａ、トランジスタ６，６Ａおよびバイアス電源８の配設を省いて、定電流源２と抵抗４とを直接接続させ、かつ定電流源５と抵抗７とを直接接続させ、定電流源２と抵抗４との接続点に受光素子１０を接続する構成を採用することもできる。

光電流・電圧変換回路１の構成図である。 光電流・電圧変換回路１Ａの構成図である。 従来の光電流・電圧変換回路（トランスインピーダンス型増幅器）５１の構成図である。

符号の説明

１，１Ａ 光電流・電圧変換回路
２，５ 定電流源
３，６，３Ａ，６Ａ トランジスタ
４，７ 抵抗
９ 差動回路
１０ 受光素子
２１，２２，２１Ａ，２２Ａ 直列回路
Ｖ１，Ｖ２ 電圧
Ｉ１，Ｉ２ 定電流

Claims (2)

1. 第１定電流を出力する第１定電流源および当該第１定電流源に直列に接続された第１抵抗を有すると共に、当該第１定電流源および当該第１抵抗を接続するライン上に受光素子を接続可能に構成された第１直列回路と、
   前記第１定電流と同一電流値の第２定電流を出力する第２定電流源および前記第１抵抗と同一抵抗値に規定されて当該第２定電流源に直列に接続された第２抵抗を有する第２直列回路と、
   前記受光素子が接続された状態において、前記第１定電流と当該受光素子に発生する光電流との差分電流の前記第１抵抗への流入に起因して当該第１抵抗に発生する第１電圧、および前記第２定電流の前記第２抵抗への流入に起因して当該第２抵抗に発生する第２電圧の差分電圧を検出して出力する差動回路とを備えている光電流・電圧変換回路。
2. 電流入力端子が前記第１定電流源側に位置すると共に電流出力端子が前記第１抵抗側に位置するように当該第１定電流源および当該第１抵抗の間に接続され、かつ制御端子に定電圧が供給されるトランジスタを備えている請求項１記載の光電流・電圧変換回路。

Images