JP4417034B2 - 基準電圧発生装置、受光アンプ回路および光ディスク装置 - Google Patents

基準電圧発生装置、受光アンプ回路および光ディスク装置 Download PDF

Info

Publication number
JP4417034B2
JP4417034B2 JP2003162892A JP2003162892A JP4417034B2 JP 4417034 B2 JP4417034 B2 JP 4417034B2 JP 2003162892 A JP2003162892 A JP 2003162892A JP 2003162892 A JP2003162892 A JP 2003162892A JP 4417034 B2 JP4417034 B2 JP 4417034B2
Authority
JP
Japan
Prior art keywords
transistor
current
reference voltage
circuit
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003162892A
Other languages
English (en)
Other versions
JP2004362475A (ja
Inventor
嘉弘 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003162892A priority Critical patent/JP4417034B2/ja
Publication of JP2004362475A publication Critical patent/JP2004362475A/ja
Application granted granted Critical
Publication of JP4417034B2 publication Critical patent/JP4417034B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Optical Head (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電圧を分圧する抵抗とトランジスタとを備える基準電圧発生回路であって、特にCD、DVD等を記録または再生する光ディスク装置に用いられる差動増幅器の基準電圧発生に好適な基準電圧発生回路に係り、トランジスタにベース電流補償を行うことにより基準電圧の変動を少なくした基準電圧発生回路に関するものである。
【0002】
【従来の技術】
光ディスク装置におけるピックアップ部には、光ディスクから反射した光を受光して電気信号に変換した後、その電気信号に所定の処理を施す集積回路が内蔵されている。この集積回路において、差動増幅器で用いられる基準電圧は、外部電圧源から与えられるのが一般的であった。このような従来の差動増幅器を含む差動増幅回路の一例を図6に示す。
【0003】
この差動増幅回路では、受光フォトダイオードPDで受光された光が光電流変換され、受光フォトダイオードPDの出力電流がアンプ部101で電圧に変換・増幅される。そして、アンプ部101の出力がアンプ部102で基準電圧Vref と比較増幅されることにより、出力電圧Vout が得られる。
【0004】
しかし、このような差動増幅回路においては、基準電圧Vrefを変動させると出力電圧Voutも変動するため、後段に接続されるICにより要求される電圧や検査工程により要求される電圧を満足させることができない虞がある。そこで、後段のICの要求を満たすため、差動増幅回路内部に基準電圧発生回路を設けることが考えられる。
【0005】
その基準電圧発生回路の一例として、例えば、非特許文献1に記載されたワイドラー型バンドギャップ基準電圧回路が挙げられる。この基準電圧回路を図7に示す。
【0006】
基準電圧回路は、トランジスタQ101,Q102と、抵抗R101〜R103とからなるワイドラー型カレントミラー回路を有している。この基準電圧回路では、上記カレントミラー回路の出力電圧Voutが、トランジスタQ103のベース−エミッタ間電圧と、2つのトランジスタQ101,Q102のベース−エミッタ間電圧の差に比例する電圧とを加算した値になるように、帰還ループによって回路の動作点が決められている。すなわち、出力電圧Voutは、トランジスタQ103のベース−エミッタ間電圧と抵抗R102の電圧降下分との和になると見なすことができる。ここで、トランジスタQ102のコレクタ電流がエミッタ電流とほぼ等しいことから、抵抗R102での電圧降下は、抵抗R103での電圧降下に(R102/R103)を掛けた値となる。また、この抵抗R103での電圧降下は、トランジスタQ101,Q102のベース−エミッタ間電圧の差に等しい。
【0007】
Vout =VBE(Q103)+(R102/R103)VT・ln(N)
∂Vout/∂T =∂VBE(Q103)/∂T+(R102/R103)ln(N)・∂VT/∂T
なお、NはトランジスタQ101,Q102のエミッタ面積比で決まる定数であり、VT はVT =kT/q(kはボルツマン定数、Tは絶対温度、qは電子荷)で表される熱起電力であり、VBEは、トランジスタQ103のベース−エミッタ間電圧である。また、R102,R103はそれぞれ抵抗R102,103の抵抗値を表す。
【0008】
この回路の利点は、抵抗R102,R103およびNを適当に設定すれば、温度依存性の小さい基準電圧を発生することが可能となることである。
【0009】
図8は、抵抗比により基準電圧を生成する基準電圧発生回路を示している。
【0010】
この基準電圧発生回路では、電流源CS111から供給された基準電流がトランジスタQ111のコレクタ電流として流れ込む。トランジスタQ111に流れるコレクタ電流は、ベース電流分を無視すると基準電流と等しい。このコレクタ電流は、トランジスタQ111,Q112からなるカレントミラー回路においてカレントミラー反転されることにより、トランジスタQ111のエミッタ面積とトランジスタQ112のエミッタ面積との比に応じてトランジスタQ112のコレクタ電流となる。このトランジスタQ112のコレクタ電流は、同じくベース電流分を無視すれば、同一量の電流がトランジスタQ113のエミッタ電流およびトランジスタQ114のコレクタ電流として流れる。
【0011】
また、トランジスタQ113とトランジスタQ115とはカレントミラー回路を構成しているので、トランジスタQ115には、トランジスタQ113のエミッタ電流(基準電流)がカレントミラー反転された電流が流れる。トランジスタQ114およびトランジスタQ116のベース電流は、電源電圧+Vccを発生する電圧源から抵抗R111を介して供給される。そのため、抵抗R111には、トランジスタQ114とトランジスタQ116のベース電流を供給する必要があり、その電流供給分だけ電源電圧Vccが変動する。
【0012】
なお、図8の基準電圧発生回路とは異なるが、抵抗比によって分圧された電圧を発生する回路としては、特許文献2に開示された回路が挙げられる。
【0013】
【特許文献1】
特開平11−15546号公報(公開日:1999年1月22日)
【0014】
【特許文献2】
特開昭58−112112号公報(公開日:1983年7月4日)
【0015】
【発明が解決しようとする課題】
しかしながら、図7のワイドラー型バンドギャップ基準電圧回路では、出力電圧Vout がQ103のベース−エミッタ間電圧VBE(約0.8V)とKVT(約0.2〜0.4V)との和となるため(Kは定数)、出力電圧Voutが1.0〜1.2V程度と狭いことにより、幅広いレンジをカバーするには不向きであった。
【0016】
一方、図8の基準電圧発生回路では、電源電圧Vccの変動により、抵抗R111,R112を流れる電流が変動すると、それに伴い、トランジスタQ114,Q116のベース電流が変化するので、トランジスタQ116のベース−エミッタ間電圧も変動する。このため、出力電圧Voutを差動アンプの安定した基準電圧として用いるのは困難である。
【0017】
また、この基準電圧発生回路では、抵抗R111と抵抗R112との抵抗比およびトランジスタQ116のベース−エミッタ間電圧から基準電圧が決まるため、例えば、抵抗R111および抵抗R112を、上記の抵抗比を保ちつつ数Ω程度の抵抗値を有する抵抗を用いることも可能ではある。しかしながら、その場合、抵抗に流れる電流が大きくなりすぎるため(〜数A)、この基準電圧発生回路を実際のICで用いることは、電流値が大きすぎ、かつ抵抗による温度上昇を考慮すれば現実的ではない。
【0018】
以上のように、従来の技術では幅広いレンジにおいて精度良い基準電圧を得ることが困難であった。
【0019】
そこで、本発明は、広いレンジにおいて精度の高い基準電圧発生装置を提供することを目的とする。
【0020】
【課題を解決するための手段】
本発明の基準電圧発生装置は、上記の課題を解決するために、基準電流を流す第1のトランジスタと、前記基準電流をカレントミラー反転させるために前記第1のトランジスタとともにカレントミラー回路を構成する第2のトランジスタ、その反転された電流をカレントミラー反転させるためにカレントミラー回路を構成する第3および第4のトランジスタ、前記第3のトランジスタを流れる電流と同量の電流を流す第5のトランジスタ、前記第4のトランジスタを流れる電流と同量の電流を流し、前記第5のトランジスタとベース同士で接続されている第6のトランジスタ、および電源ラインとグランドラインとの間に直列に接続され、その接続部が前記第5および第6のトランジスタのベースに接続された第1および第2の抵抗を有する基準電圧発生回路と、前記基準電流をカレントミラー反転させるために前記第1のトランジスタとともにカレントミラー回路を構成する第7のトランジスタ、該第7のトランジスタと同量の電流が流れる第8のトランジスタ、前記電源ラインから流れる電流を該第8のトランジスタのベースに供給する第9のトランジスタ、および第8のトランジスタのベースに供給する電流をカレントミラー反転させて前記第5および第6のトランジスタのベースに供給するために第9のトランジスタとともにカレントミラー回路を構成する第10のトランジスタを有するベース電流補償回路とを備えていることを特徴としている。
【0021】
上記の構成では、定電流源等から供給された基準電流が、第1および第7のトランジスタからなるカレントミラー回路によりカレントミラー反転されて、ベース電流補償回路において第8のトランジスタに流れる。第8のトランジスタのベース電流は、第7のトランジスタのコレクタ電流を第8のトランジスタの電流増幅率で除した値になり、第9のトランジスタのコレクタ電流とほぼ等しい。カレントミラー回路を構成する第9および第10のトランジスタを介して、基準電圧発生回路において、第5および第6のトランジスタのベースには第8のトランジスタのベース電流と等しい電流が供給される。これにより、第1の抵抗を介して電源ラインから第5および第6のトランジスタのベース電流を得る必要がなくなり、また第5および第6のトランジスタへのベース電流の供給が第1の抵抗に流れる電流値に依存しにくくなる。それゆえ、第3のトランジスタのベース−エミッタ間電圧の変動が小さくなる。
【0022】
前記基準電圧発生装置は、前記第1のトランジスタのエミッタ面積が1であり、前記第7のトランジスタのエミッタ面積がMであり、前記第2のトランジスタのエミッタ面積がNであり、前記第5のトランジスタのエミッタ面積がXであり、前記第6のトランジスタのエミッタ面積がYであり、前記第9のトランジスタのエミッタ面積がAであり、前記第10のエミッタ面積がBであるとき、
1×M/A=N×(1+Y/X)/B (X,Y>0)
という関係を満たすことが好ましい。
【0023】
以上の関係式を満たすように第1、第2、第5、第6、第7、第9および第10のトランジスタを選ぶことにより、第5および第6のトランジスタは、第1の抵抗を介して電圧源からベース電流を得る必要がなくなり、またトランジスタへのベース電流の供給が抵抗に流れる電流値に依存しなくなる。これにより、第3のトランジスタのベース−エミッタ間電圧の変動が大幅に小さくなる。
【0024】
前記基準電圧発生装置は、前記第1および第2の抵抗が同じ種類の抵抗(例えば、同種の拡散抵抗やポリシリコン抵抗)からなることが好ましい。これにより、抵抗の温度係数が同じになるため、その結果、前記第1の抵抗と第2の抵抗との抵抗値の比が一定に保たれ、温度変化に対する基準電圧の変動が抑制される。
【0025】
前記基準電圧発生装置において、前記基準電圧発生回路は、前記第5のトランジスタと前記電源ラインとの間に接続される第11のトランジスタ、および前記第6のトランジスタと前記電源ラインとの間に接続される第12のトランジスタをさらに有し、前記ベース電流補償回路は、前記電源ラインから流れる電流を前記第11および第12のベースに電流を供給する第13のトランジスタ、および前記第5および第6のトランジスタのベースに電流を供給するために前記第13のトランジスタとともにカレントミラー回路を構成する第14のトランジスタを前記第7ないし第10のトランジスタの代わりに有することが好ましい。
【0026】
このような構成では、基準電圧発生回路において、第11のトランジスタに第5のトランジスタと同量の電流が流れ、第12のトランジスタに第6のトランジスタと同量の電流が流れる。そのため、第5および第6のトランジスタのベース電流の和と第11および第12のトランジスタのベース電流の和とは等しい。それゆえ、第1の抵抗を流れる電流より第5および第6のトランジスタのベース電流を補償する必要がない。従って、第1および第2の抵抗を流れる電流が一定になるので、基準電圧の変動を抑制できる。
【0027】
前記のいずれの基準電圧発生装置においても、前記基準電圧発生回路は、前記第2の抵抗と前記グランドラインとの間に接続されたダイオードをさらに有することが好ましい。これにより、温度変化に対し影響の少ない基準電圧発生回路を提供できる。このように、ダイオードを設けることにより、温度変化に対して基準電圧の変動を抑制することができる。
【0028】
本発明の受光アンプ回路は、前記の何れかの基準電圧発生装置と、光ディスクからの反射光を受光して電流に変換する光電流変換部と、前記基準電圧発生装置から出力された基準電圧に基づいて、該光電流変換部からの電流を電圧に変換するとともに、該電圧を増幅するアンプ部とを備えていることを特徴としている。さらに、本発明の光ディスク装置は、前記受光アンプ回路を備えていることを特徴としている。
【0029】
これにより、安定した基準電圧を用いてアンプ部での増幅を行うことができ、受光アンプ回路の動作を安定させることができる。
【0030】
【発明の実施の形態】
本発明の実施の形態について図1ないし図5に基づいて説明すれば、以下の通りである。
【0031】
図1は、本実施の形態に係る基準電圧発生装置の構成を示している。
【0032】
図1に示す基準電圧発生装置は、ベース電流補償回路1と、基準電圧発生回路2と、定電流源CS1と、トランジスタQ1とを備えている。
【0033】
ベース電流補償回路1は、トランジスタQ2〜Q5を有している。トランジスタQ2のベースがトランジスタQ1のベースに接続されることにより、トランジスタQ1,Q2はカレントミラー回路を構成する。トランジスタQ1は、コレクタとベースとが接続され、エミッタがグランドライン(GND)に接続されている。トランジスタQ2は、エミッタがグランドラインに接続され、コレクタがトランジスタQ3のエミッタに接続されている。トランジスタQ3のコレクタは、電源電圧Vccの電源ラインに接続されている。
【0034】
トランジスタQ4,Q5は、コレクタがともに電源ラインに接続されるとともに、ベースが互いに接続されることにより、カレントミラー回路を構成している。トランジスタQ4のコレクタは、自身のベースとトランジスタQ3とに接続されている。
【0035】
基準電圧発生回路2は、トランジスタQ6〜Q10および抵抗R1,R2を有している。トランジスタQ6,Q7は、コレクタがともに電源ラインに接続されるとともに、ベースが互いに接続されることにより、カレントミラー回路を構成している。また、トランジスタQ6,Q7のベースは、トランジスタQ5のコレクタに接続されている。抵抗R1は、電源ラインとトランジスタQ6,Q7のベースとの間に接続され、抵抗R2は、グランドラインとトランジスタQ6,Q7のベースとの間に接続されている。基準電圧発生回路2の出力電圧Vout は、トランジスタQ7のエミッタに現れる。
【0036】
トランジスタQ8のエミッタはトランジスタQ6のエミッタに接続され、トランジスタQ9のエミッタはトランジスタQ7のエミッタに接続されている。トランジスタQ8,Q9のベースは互いに接続され、トランジスタQ8のベースとコレクタとが接続されている。トランジスタQ10は、コレクタがトランジスタQ8のコレクタに接続され、エミッタがグランドラインに接続され、ベースがトランジスタQ1,Q2のベースに接続されている。
【0037】
上記のように構成される基準電圧発生装置において、定電流源CS1により供給された基準電流は、トランジスタQ1に流れ込む電流と等しい。そのため、トランジスタQ1,Q2により構成されるカレントミラー回路では、トランジスタQ2のコレクタ電流Icとして、トランジスタQ1のコレクタ電流にトランジスタQ1とトランジスタQ2とのエミッタ面積比を乗じた大きさの電流が流れる。例えば、トランジスタQ1とトランジスタQ2とのエミッタ面積比が1:4である場合、定電流源CS1の電流I1を100μAとすると、トランジスタQ1からトランジスタQ3に供給されるベース電流分を無視すれば、トランジスタQ2のコレクタ電流Icは、
Figure 0004417034
となる。
【0038】
このトランジスタQ2のコレクタとトランジスタQ3のエミッタとを接続することにより、このトランジスタQ3のエミッタ電流は、トランジスタQ2のコレクタ電流と等しい。従って、トランジスタQ3のベース電流は、トランジスタQ2のコレクタ電流をトランジスタQ3の電流増幅率hfeで除した値になる。例えば、このトランジスタQ3の電流増幅率を100とすると、先に求めたトランジスタQ2のコレクタ電流=400μAの場合、トランジスタQ3のベース電流Ibは、
Figure 0004417034
となる。
【0039】
トランジスタQ3のベース電流とトランジスタQ4のコレクタ電流は、ほぼ等しく、またカレントミラー構成されたトランジスタQ4とトランジスタQ5とでは、それらのエミッタ面積が同じであればコレクタ電流が等しくなる。そのため、トランジスタQ6,Q7のベースにはトランジスタQ3のベース電流と等しい電流が供給される。これにより、トランジスタQ6,Q7は、トランジスタQ5からベース電流の供給を受けることになり、トランジスタQ6,Q7へのベース電流の供給が抵抗R1に流れる電流値に依存しにくくなる。それゆえ、トランジスタQ8のベース−エミッタ間電圧の変動が小さくなる。
【0040】
ここで、トランジスタQ8とトランジスタQ9とのエミッタ面積比は、トランジスタQ6とトランジスタQ7とのエミッタ面積比と等しく設定される。
【0041】
また、トランジスタQ1のエミッタ面積が1、トランジスタQ2のエミッタ面積がM、トランジスタQ10のエミッタ面積がN、トランジスタQ6のエミッタ面積がX、トランジスタQ7のエミッタ面積がYであるとき、以下の関係式を満たすようにそれぞれのエミッタ面積を設定すればよい。
【0042】
1×M=N×(X+Y) (X,Y>0) ・・・・・・(*)
以上の関係式を満たすようにトランジスタQ1,Q2,Q6,Q7,Q10を選べば、トランジスタQ6,Q7は、抵抗R1を介して電圧源からベース電流を得る必要がなくなり、またトランジスタQ6,Q7へのベース電流の供給が抵抗R1に流れる電流値にほとんど依存しなくなる。これにより、トランジスタQ6,Q7,Q8,Q9のベース−エミッタ間電圧の変動が大幅に小さくなる。
【0043】
なお、Y>Xの関係を満たすエミッタ面積をもつトランジスタQ6,Q7を選ぶことにより、トランジスタQ7のベース−エミッタ間電圧が1のエミッタ面積により生成されるベース−エミッタ間電圧が並列に複数接続された効果と同等の効果を得ることができる。それゆえ、トランジスタの整合性ばらつきによるベース−エミッタ間電圧の変動を抑制し精度向上に寄与する。
【0044】
例として、トランジスタQ1のエミッタ面積が1、トランジスタQ2のエミッタ面積が4、トランジスタQ10のエミッタ面積が1、トランジスタQ7のエミッタ面積が1、トランジスタQ7のエミッタ面積が3、トランジスタQ8のエミッタ面積が1、トランジスタQ9のエミッタ面積が3であるとする。電流源CS1の定電流が100μAであればトランジスタQ1のコレクタ電流は100μAとなり、トランジスタQ2のコレクタ電流は400μAとなる。そのため、トランジスタQ2のコレクタ電流とトランジスタQ3のエミッタ電流は等しくなる。
【0045】
トランジスタQ3の電流増幅率を100とすると、トランジスタQ3のベース電流は4μAとなる。このとき、トランジスタQ4とトランジスタQ5とが同じエミッタ面積を持つトランジスタとしておけば、トランジスタQ5のコレクタ電流は4μAとなる。一方、トランジスタQ10を流れるコレクタ電流は100μAとなる。従って、トランジスタQ8のエミッタ電流は100μAとなり、トランジスタQ9のエミッタ電流は300μAとなる。従って、トランジスタQ6のエミッタ電流は100μAとなり、トランジスタQ7のエミッタ電流は300μAとなり、電流増幅率を100とすると、それぞれのベース電流は1μA,3μAになる。よって、そのベース電流の和は4μAとなる。一方、この値を先に求めたトランジスタQ5のコレクタ電流と等しくすることによって、ベース電流が過不足なくベース電流補償回路1より供給される。よって、出力電圧Vout は、次式のようになる。
【0046】
Vout=Vcc×R1/(R1+R2)−VBE(Q7)
また、トランジスタQ4とトランジスタQとのエミッタ面積比がA:Bであるときの式(*)は、次式のようになる。
【0047】
1×M/A=N×(1+Y/X)/B
本実施の形態では、抵抗R1,R2が同じ種類の抵抗(例えば、同種の拡散抵抗やポリシリコン抵抗)からなる。これにより、抵抗の温度係数が同じになる結果、抵抗R1と抵抗R2との抵抗比が一定に保たれるので、温度変化に対する基準電圧の変動が抑制される。これは、後述する第2の実施の形態における抵抗R21,R22(図2参照)についても同様である。
【0048】
図2は、第2の実施形態に係る基準電圧発生装置を示している。
【0049】
図2に示す基準電圧発生装置は、ベース電流補償回路21と、基準電圧発生回路22と、定電流源CS21と、トランジスタQ21とを備えている。
【0050】
ベース電流補償回路21は、トランジスタQ22〜Q25を有している。
【0051】
トランジスタQ22,Q23のコレクタは、それぞれ電源電圧Vccの電源ラインに接続されている。トランジスタQ22,Q23のベースは互いに接続され、トランジスタQ22のベースとコレクタとが接続されている。これにより、トランジスタQ22,Q23はカレントミラー回路を構成している。
【0052】
基準電圧発生回路22は、トランジスタQ24〜Q30および抵抗R21,R22を有している。
【0053】
トランジスタQ24,Q25は、ともに電源ラインに接続されるとともに、それぞれのベースがトランジスタQ22のコレクタに接続されることにより、カレントミラー回路を構成している。トランジスタQ26のコレクタはトランジスタQ24のエミッタに接続され、トランジスタQ27のコレクタはトランジスタQ25のエミッタに接続されている。トランジスタQ26,Q27のベースがともにトランジスタQ23のコレクタに接続されている。これにより、トランジスタQ26,Q27は、カレントミラー回路を構成している。
【0054】
抵抗R21は、電源ラインとトランジスタQ26,Q27のベースとの間に接続され、抵抗R22は、グランドラインとトランジスタQ26,Q27のベースとの間に接続されている。基準電圧発生回路22の出力電圧Vout は、トランジスタQ27のエミッタに現れる。
【0055】
トランジスタQ28のエミッタはトランジスタQ26のエミッタに接続され、トランジスタQ29のエミッタはトランジスタQ27のエミッタに接続されている。トランジスタQ28,Q29のベースは互いに接続され、トランジスタQ28のベースとコレクタとが接続されている。トランジスタQ30は、コレクタがトランジスタQ28のコレクタに接続され、エミッタがグランドラインに接続され、ベースがトランジスタQ21のベースに接続されている。トランジスタQ21のベースとコレクタとは互いに接続されている。
【0056】
上記のように構成される基準電圧発生装置において、定電流源CS21により生成された電流は、カレントミラー構成されたトランジスタQ21,Q30において、トランジスタQ30のコレクタ電流Icとしてカレントミラー反転される。その電流値は、トランジスタQ21のコレクタ電流にトランジスタQ21,Q30のエミッタ面積比に乗じた電流が流れる。このトランジスタQ30のコレクタを流れる電流値とトランジスタQ28のコレクタ電流とはほぼ等しく、カレントミラー構成されたトランジスタQ28,Q29において、トランジスタQ29のコレクタには、トランジスタQ28のコレクタ電流にトランジスタQ28,Q29のエミッタ面積比に乗じた電流が流れる。トランジスタQ26,Q27のエミッタ電流は、トランジスタQ24,Q25のエミッタ電流と同じである。
【0057】
そのため、トランジスタQ26,Q27のベース電流の和とトランジスタQ24,Q25のベース電流の和とは等しい。従って、本実施の形態においても、抵抗R21を流れる電流よりトランジスタQ26,Q27のベース電流を補償する必要がない。これにより、抵抗R21,R22を流れる電流も一定になるので、基準電圧の変動を抑制できる。
【0058】
また、本基準電圧発生装置は、ベース電流補償回路21におけるトランジスタの数が第1の実施形態の基準電圧発生装置のベース電流補償回路2におけるトランジスタの数よりも2つ少ない。これにより、集積回路として構成された基準電圧発生装置のチップサイズをより小さくすることができる。しかも、本基準電圧発生装置では、ベース電流補償回路21の電流がトランジスタQ30のコレクタ電流に支配されているので、第1の実施形態の基準電圧発生装置では、トランジスタQ2,Q3の整合性が狂った場合、所望のベース電流補償できなくなることから本実施形態の基準電圧発生装置の方が特性的には有利である。
【0059】
図3は、第3の実施形態に係る基準電圧発生装置を示している。
【0060】
図3に示す基準電圧発生装置は、第1の実施形態の基準電圧発生装置における基準電圧発生回路2にトランジスタQ11が追加されている。このトランジスタQ11は、抵抗R2とグランドラインとの間に接続されている。また、トランジスタQ11は、ベースとコレクタとが互いに接続されることにより、ダイオードとして機能する。
【0061】
トランジスタQ11のベース−エミッタ間電圧VBE(Q11)の温度係数がマイナスの場合、温度上昇前の電圧Vx1は、次式で表される。なお、式を簡単にするために、VBE(Q11)を単にVBEと表す。
Vx1=VBE+(Vcc−VBE)×R2/(R1+R2) …(1)
一方、温度上昇後のベース−エミッタ間電圧VBE(Q11)の変化量を−ΔVBE)ΔVBE>0)とし、電圧Vx1の変化分をΔVx1とし、温度上昇後の電圧Vx1をVxh1とすると、電圧Vxh1は、次式で表される。
Figure 0004417034
式(2)から式(1)を両辺について減じると、電圧変化分ΔVx1は次のようにして求められる。
ΔVx1=−ΔVBE×R1/(R1+R2)<0 …(3)
したがって、電圧Vx1は、温度上昇によって低下する。
【0062】
出力電圧Voutは、トランジスタQ7のベース−エミッタ間電圧VBE(Q7)の温度係数がマイナスの場合、温度上昇前の電圧Vx1は、次式で表される。なお、式を簡単にするために、VBE(Q7)を単にVBEと表す。
Vout =Vx1−VBE …(4)
一方、温度上昇後の出力電圧Voutの変化量をΔVoutとし、温度上昇後の出力電圧Vouthとすると、出力電圧Vouthは次式で表される。
Figure 0004417034
式(5)から式(4)を両辺について減じると、電圧変化分ΔVoutは次のようにして求められる。
ΔVout=ΔVBE×R2/(R1+R2)>0 …(6)
したがって、出力電圧Voutは温度上昇によって上昇する。
【0063】
ここで、抵抗R1,R2の温度係数の正負に関わらず、出力電圧Voutは上昇するが、抵抗R1,R2が温度係数の同じ抵抗で構成されていれば、式(6)の電圧比(ΔVout/ΔVBE)は一定に保たれる。それゆえ、抵抗R1,R2の温度係数の正負は問題とならない。ただし、(R1+R2)をR2に対して比較的大きな値にしておけば、出力電圧Voutの変動を抑制することができる。
【0064】
図4は、第4の実施形態に係る基準電圧発生装置を示している。
【0065】
図4に示す基準電圧発生装置は、第2の実施形態の基準電圧発生装置における基準電圧発生回路22にトランジスタQ31が追加されている。このトランジスタQ31は、抵抗R24とグランドラインとの間に接続されている。また、トランジスタQ31は、ベースとコレクタとが互いに接続されることにより、ダイオードとして機能する。
【0066】
この実施形態においても、第3の実施形態と同様に、トランジスタの温度係数がマイナスである場合、温度が上昇すると、電圧Vx2は、温度上昇によって低下する一方、抵抗R1,R2の温度係数の正負に関わらず、出力電圧Voutは上昇する。また、同様に、抵抗R21,R22が温度係数の同じ抵抗で構成されていれば、抵抗R21,R22の温度係数の正負は問題とならない。ただし、(R21+R22)をR22に対して比較的大きな値にしておけば、出力電圧Voutの変動を抑制することができる。
【0067】
以上に述べたように、各実施形態に示したベース電流補償回路1,21を有する基準電圧発生装置が発生する基準電圧Vref は安定しており、これにより、従来の回路と同等の性能を有する。
【0068】
図5は、第5の実施形態に係る光ディスク装置を示している。
【0069】
図5に示す光ディスク装置は、レーザーダイオード51と、ビームスプリッタ52と、受光アンプ回路53とを備えている。
【0070】
また、受光アンプ回路53は、集積化された受光アンプ素子として構成されており、アンプ部54,55、ベース電流補償回路56、基準電圧発生回路57、受光フォトダイオードPD、定電流源CSおよびトランジスタQを有している。ベース電流補償回路56は、第1または第3の実施形態のベース電流補償回路1もしくは第2または第4の実施形態のベース電流補償回路21である。基準電圧発生回路57は、第1または第3の実施形態の基準電圧発生回路2もしくは第2または第4の実施形態の基準電圧発生回路22である。
【0071】
アンプ部54は、差動増幅器AMP1、入力抵抗Rs1および帰還抵抗Rf1を有している。アンプ部55は、差動増幅器AMP2、入力抵抗Rs2、入力抵抗Rs3および帰還抵抗Rf2を有している。
【0072】
アンプ部54において、受光フォトダイオードPDは、アノードが接地されるとともに、カソードが差動増幅器AMP1の反転入力端子に接続されている。差動増幅器AMP1の非反転入力端子には、入力抵抗Rs1を介して外部電源からの基準電圧VREFが入力される。差動増幅器AMP1の出力端子と反転入力端子との間には、帰還抵抗Rf1が接続されている。アンプ部55において、差動増幅器AMP2の反転入力端子には、入力抵抗Rs2を介して前記の基準電圧Vrefが入力される。差動増幅器AMP2の非反転入力端子は、入力抵抗Rs3を介して差動増幅器AMP1の出力端子と接続されている。差動増幅器AMP2の出力端子と反転入力端子との間には、入力抵抗Rs2が接続されている。
【0073】
上記のように構成される光ディスク装置において、レーザーダイオード51から出射されたレーザー光は、ビームスプリッタ52を透過して光ディスク61に照射される。光ディスク61からの反射光は、ビームスプリッタ52によって偏向されて、受光フォトダイオードPDに受光される。
【0074】
受光された光信号は受光フォトダイオードPDで電流に変換され、この電流はアンプ部54で電圧に変換される。アンプ部55において、アンプ部54から出力された電圧と基準電圧Vrefと比較され、それらの差に応じた出力電圧Vout が出力される。
【0075】
上記の受光アンプ回路53は、複数の受光領域に分割された受光器を備えており、各受光領域の受光素子として受光フォトダイオードPDを1つずつ備えており、アンプ部54,55も受光フォトダイオードPDと同数備えている。ただし、受光アンプ回路53は、ベース電流補償回路56および基準電圧発生回路57をそれぞれ1つだけ各アンプ部55についての共通の回路として備える。このような受光アンプ回路53を用いることにより、光ディスク61からの反射光に基づいて、再生信号、トラッキング誤差信号、フォーカス誤差信号などを生成するために用いられる出力電圧Voutを得ることができる。また、アンプ部54には、外部電源からの基準電圧VREFが与えられ、アンプ部55には基準電圧発生回路22からの基準電圧Vrefが与えられる。これにより、基準電圧VREFの変動の影響を受けることなく、受光アンプ回路53内で発生した基準電圧Vrefにより後段のIC等に適した出力電圧Voutを得ることができる。
【0076】
このように、光ディスク装置の受光アンプ回路53が、第1ないし第4の実施形態の基準電圧発生装置を含むことにより、安定した基準電圧Vref を用いてアンプ部54,55での増幅が行なわれる。従って、受光アンプ回路53の動作を安定させることができる。
【0077】
【発明の効果】
以上のように、本発明の基準電圧発生装置は、基準電流を流す第1のトランジスタと、前記基準電流をカレントミラー反転させるために前記第1のトランジスタとともにカレントミラー回路を構成する第2のトランジスタ、その反転された電流をカレントミラー反転させるためにカレントミラー回路を構成する第3および第4のトランジスタ、前記第3のトランジスタを流れる電流と同量の電流を流す第5のトランジスタ、前記第4のトランジスタを流れる電流と同量の電流を流し、前記第5のトランジスタとベース同士で接続されている第6のトランジスタ、および電源ラインとグランドラインとの間に直列に接続され、その接続部が前記第5および第6のトランジスタのベースに接続された第1および第2の抵抗を有する基準電圧発生回路と、前記基準電流をカレントミラー反転させるために前記第1のトランジスタとともにカレントミラー回路を構成する第7のトランジスタ、該第7のトランジスタと同量の電流が流れる第8のトランジスタ、前記電源ラインから流れる電流を該第8のトランジスタのベースに供給する第9のトランジスタ、および第8のトランジスタのベースに供給する電流をカレントミラー反転させて前記第5および第6のトランジスタのベースに供給するために第9のトランジスタとともにカレントミラー回路を構成する第10のトランジスタを有するベース電流補償回路とを備えている構成である。
【0078】
これにより、第1の抵抗を介して電源ラインから第5および第6のトランジスタのベース電流を得る必要がなくなり、また第5および第6のトランジスタへのベース電流の供給が第1の抵抗に流れる電流値に依存しにくくなる。それゆえ、第3のトランジスタのベース−エミッタ間電圧の変動が小さくなる。したがって、広いレンジにおいて精度の高い基準電圧発生装置を提供することができるという効果を奏する。また、この基準電圧発生装置を受光アンプ回路に適用すれば、基準電圧発生装置からの安定した基準電圧を用いて受光アンプ回路の動作を安定させることができる。従って、この受光アンプ回路を備えた光ディスク装置の性能を向上させることが可能である。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る基準電圧発生装置の構成を示す回路図である。
【図2】本発明の第2の実施形態に係る基準電圧発生装置の構成を示す回路図である。
【図3】本発明の第3の実施形態に係る基準電圧発生装置の構成を示す回路図である。
【図4】本発明の第4の実施形態に係る基準電圧発生装置の構成を示す回路図である。
【図5】本発明の第5の実施形態に係る光ディスク装置の構成を示す図である。
【図6】従来の受光アンプ回路の構成を示す回路図である。
【図7】従来の基準電圧発生回路の構成を示す回路図である。
【図8】従来の他の基準電圧発生回路の構成を示す回路図である。
【符号の説明】
1,21,56 ベース電流補償回路
2,22,57 基準電圧発生回路
53 受光アンプ回路
54,55 アンプ部
61 光ディスク
CS 定電流源
CS1,CS21 定電流源
PD 受光フォトダイオード(光電流変換部)
Q,Q1,Q21 トランジスタ(第1トランジスタ)
Q2 トランジスタ(第7トランジスタ)
Q3 トランジスタ(第8トランジスタ)
Q4 トランジスタ(第9トランジスタ)
Q5 トランジスタ(第10トランジスタ)
Q6 トランジスタ(第5トランジスタ)
Q7 トランジスタ(第6トランジスタ)
Q8 トランジスタ(第3トランジスタ)
Q9 トランジスタ(第4トランジスタ)
Q10 トランジスタ(第2トランジスタ)
Q11,Q31 トランジスタ(ダイオード)
Q24 トランジスタ(第11トランジスタ)
Q25 トランジスタ(第12トランジスタ)
R1,21 抵抗(第1の抵抗)
R2,22 抵抗(第2の抵抗)

Claims (7)

  1. 基準電流を流す第1のトランジスタと、
    前記基準電流をカレントミラー反転させるために前記第1のトランジスタとともにカレントミラー回路を構成する第2のトランジスタ、その反転された電流をカレントミラー反転させるためにカレントミラー回路を構成する第3および第4のトランジスタ、前記第3のトランジスタを流れる電流と同量の電流を流す第5のトランジスタ、前記第4のトランジスタを流れる電流と同量の電流を流し、前記第5のトランジスタとベース同士で接続されている第6のトランジスタ、および電源ラインとグランドラインとの間に直列に接続され、その接続部が前記第5および第6のトランジスタのベースに接続された第1および第2の抵抗を有する基準電圧発生回路と、
    前記基準電流をカレントミラー反転させるために前記第1のトランジスタとともにカレントミラー回路を構成する第7のトランジスタ、該第7のトランジスタと同量の電流が流れる第8のトランジスタ、前記電源ラインから流れる電流を該第8のトランジスタのベースに供給する第9のトランジスタ、および第8のトランジスタのベースに供給する電流をカレントミラー反転させて前記第5および第6のトランジスタのベースに供給するために第9のトランジスタとともにカレントミラー回路を構成する第10のトランジスタを有するベース電流補償回路とを備えていることを特徴とする基準電圧発生装置。
  2. 前記第1のトランジスタのエミッタ面積が1であり、前記第7のトランジスタのエミッタ面積がMであり、前記第2のトランジスタのエミッタ面積がNであり、前記第5のトランジスタのエミッタ面積がXであり、前記第6のトランジスタのエミッタ面積がYであり、前記第9のトランジスタのエミッタ面積がAであり、前記第10のトランジスタのエミッタ面積がBであるとき、
    1×M/A=N×(1+Y/X)/B (X,Y>0)
    という関係を満たすことを特徴とする請求項1に記載の基準電圧発生装置。
  3. 前記第1および第2の抵抗が同じ種類の抵抗からなることを特徴とする請求項2に記載の基準電圧発生装置。
  4. 基準電流を流す第1のトランジスタと、
    前記基準電流をカレントミラー反転させるために前記第1のトランジスタとともにカレントミラー回路を構成する第2のトランジスタ、その反転された電流をカレントミラー反転させるためにカレントミラー回路を構成する第3および第4のトランジスタ、前記第3のトランジスタを流れる電流と同量の電流を流す第5のトランジスタ、前記第4のトランジスタを流れる電流と同量の電流を流し、前記第5のトランジスタとベース同士で接続されている第6のトランジスタ、および電源ラインとグランドラインとの間に直列に接続され、その接続部が前記第5および第6のトランジスタのベースに接続された第1および第2の抵抗を有する基準電圧発生回路と、
    ベース電流補償回路とを備え、
    前記基準電圧発生回路は、前記第5のトランジスタと前記電源ラインとの間に接続される第のトランジスタ、および前記第6のトランジスタと前記電源ラインとの間に接続される第のトランジスタをさらに有し、
    前記第7および第8のトランジスタのベースは互いに接続され、
    前記ベース電流補償回路は、前記第7および第8のトランジスタのベースに電流を供給する第9のトランジスタと、前記第5および第6のトランジスタのベースに電流を供給する第10のトランジスタとを有し、
    前記第9のトランジスタおよび前記第10のトランジスタは、カレントミラー回路を構成することを特徴とする基準電圧発生装置。
  5. 前記基準電圧発生回路は、前記第2の抵抗と前記グランドラインとの間に接続されたダイオードをさらに有することを特徴とする請求項1ないし4のいずれか1項に記載の基準電圧発生装置。
  6. 請求項1ないし5のいずれか1項に記載の基準電圧発生装置と、
    光ディスクからの反射光を受光して電流に変換する光電流変換部と、
    前記基準電圧発生装置から出力された基準電圧に基づいて、該光電流変換部からの電流を電圧に変換するとともに、該電圧を増幅するアンプ部とを備えていることを特徴とする受光アンプ回路。
  7. 請求項6に記載の受光アンプ回路を備えていることを特徴とする光ディスク装置。
JP2003162892A 2003-06-06 2003-06-06 基準電圧発生装置、受光アンプ回路および光ディスク装置 Expired - Fee Related JP4417034B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003162892A JP4417034B2 (ja) 2003-06-06 2003-06-06 基準電圧発生装置、受光アンプ回路および光ディスク装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003162892A JP4417034B2 (ja) 2003-06-06 2003-06-06 基準電圧発生装置、受光アンプ回路および光ディスク装置

Publications (2)

Publication Number Publication Date
JP2004362475A JP2004362475A (ja) 2004-12-24
JP4417034B2 true JP4417034B2 (ja) 2010-02-17

Family

ID=34054904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003162892A Expired - Fee Related JP4417034B2 (ja) 2003-06-06 2003-06-06 基準電圧発生装置、受光アンプ回路および光ディスク装置

Country Status (1)

Country Link
JP (1) JP4417034B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5554134B2 (ja) * 2010-04-27 2014-07-23 ローム株式会社 電流生成回路およびそれを用いた基準電圧回路

Also Published As

Publication number Publication date
JP2004362475A (ja) 2004-12-24

Similar Documents

Publication Publication Date Title
US7227389B2 (en) Circuit and method for compensating for offset voltage
US7868702B2 (en) Photoreceiver/amplifier circuit, optical pickup device, and optical disk device
JP2003023327A (ja) 光増幅器及びこれを用いた光ピックアップ装置
JPH11205247A (ja) 光電変換回路
JP4417034B2 (ja) 基準電圧発生装置、受光アンプ回路および光ディスク装置
US7259631B2 (en) Photoreceptor amplifier circuit and optical pickup
JP4031043B2 (ja) 温度補償を有する基準電圧源
TW200414670A (en) Photoreceptive amplifier circuit and optical pickup element including the same
JP2009212702A (ja) 受光増幅回路、光ピックアップ装置および光ディスク装置
KR100617893B1 (ko) 밴드 갭 기준 회로
JP3469727B2 (ja) 電流電圧変換回路
JP3418268B2 (ja) 半導体レーザ制御装置
JP2005244864A (ja) 差動アンプ回路およびそれを備えた光ピックアップ装置
KR100408962B1 (ko) 광 집적 소자
JP2005210147A (ja) 受光アンプ回路及びそれを備える光ピックアップ素子
JP2006166145A (ja) 非反転増幅器およびそれを備える受光アンプ素子ならびに光ピックアップ素子
US7944249B2 (en) Photoreceiving circuit
JPH1188068A (ja) 受光アンプ回路
JP2008193573A (ja) 光電流・電圧変換回路
JP3762510B2 (ja) 電流電圧変換回路の調整方法
Tadić et al. A 78.4 dB Photo-Sensitivity Dynamic Range, 285 T $\Omega $ Hz Transimpedance Bandwidth Product BiCMOS Optical Sensor for Optical Storage Systems
JP3058998B2 (ja) 半導体集積回路装置
JP3161929B2 (ja) 電圧変換回路
JP2005217722A (ja) 光ディスク装置用の増幅回路
JP4313298B2 (ja) 除算回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091125

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees