JP3762510B2 - 電流電圧変換回路の調整方法 - Google Patents
電流電圧変換回路の調整方法 Download PDFInfo
- Publication number
- JP3762510B2 JP3762510B2 JP04187997A JP4187997A JP3762510B2 JP 3762510 B2 JP3762510 B2 JP 3762510B2 JP 04187997 A JP04187997 A JP 04187997A JP 4187997 A JP4187997 A JP 4187997A JP 3762510 B2 JP3762510 B2 JP 3762510B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- current
- npn transistor
- emitter
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、光強度の検出によって物体の動き等を判断する例えばパソコン用の光学式ポインティングデバイスとしてのジョイスティックやマウス等に使用される電流電圧変換回路に関する。
【０００２】
【従来の技術】
従来、フォトダイオードからの受光電流を電流電圧変換して増幅する電流電圧変換回路としては、図７に示すようなものがある。この電流電圧変換回路は、抵抗Ｒ21,Ｒ22、PNPトランジスタＱ21,Ｑ22、NPNトランジスタＱ23,Ｑ24および定電流源Ｉ11で構成された1組の差動増幅回路と、PNPトランジスタＱ25,定電流源Ｉ12で構成されたバッファ回路と、NPNトランジスタＱ26〜Ｑ28と定電流源Ｉ13で構成されたエミッタフォロワ型出力回路と、NPNトランジスタＱ23のベースに一端が接続され、他端が出力端子としてのNPNトランジスタＱ26のエミッタに接続された帰還抵抗Ｒfとを備えている。上記NPNトランジスタＱ23のベースにフォトダイオードＰＤ２のアノードを接続する一方、フォトダイオードＰＤ２のカソードにカソードバイアス電圧源Ｋ(通常は電源ＶCC)を接続している。また、上記NPNトランジスタＱ24のベースに基準電圧発生回路(図示せず)からの基準電圧源ＶRを接続している。この基準電圧源ＶRからの基準電圧によって、フォトダイオードＰＤ２の受光量がゼロのときの基準出力電圧が定まる。
【０００３】
上記構成の電流電圧変換回路において、フォトダイオードＰＤ２がＬＥＤ等からの光を受光すると、フォトダイオードＰＤ２に受光電流Ｉpが流れて、その受光電流Ｉpは、帰還抵抗Ｒfを介して出力端子に流れ込む。このとき、上記受光電流Ｉpは、帰還抵抗Ｒfに流れた電流に比例して電圧に変換され、出力端子から出力電圧ＶＯとして出力される。すなわち、上記出力電圧ＶＯは次式で表される。
【０００４】
ＶＯ＝ＶR−Ｉp×Ｒf＋ＩB×Ｒf
(ＩB：NPNトランジスタＱ23のベース電流)
【発明が解決しようとする課題】
しかしながら、上記電流電圧変換回路では、上記差動増幅回路の入力端子に基準電圧発生回路(基準電圧源ＶR)からの基準電圧を与える必要がある。したがって、１チップの半導体集積回路でこの回路を実現するには、基準電圧発生回路を半導体集積回路に組み込む必要があるため、回路規模が大きくなって、半導体集積回路の製造コストの上昇を招くという問題がある。また、上記基準電圧を半導体集積回路内部で発生させるため、一度設定された基準電圧を簡単には変更することができないという欠点がある。上記基準電圧を変更する場合は、基準電圧発生回路の設計変更および半導体集積回路製造用マスクの新規製作を伴い、新たに開発期間および開発コストが必要となり、簡単に変更することはできない。
【０００５】
そこで、この発明の目的は、低コストに製造できると共に、基準出力電圧やゲインを容易に設定または変更できる電流電圧変換回路の調整方法を提供することにある。
【０００６】
【課題を解決するための手段】
【０００７】
【０００８】
上記目的を達成するため、請求項１の電流電圧変換回路の調整方法は、エミッタが接地された入力用 NPN トランジスタを有し、フォトダイオードからの受光電流を電流電圧変換して増幅する半導体集積回路で構成されたエミッタ接地型増幅回路と、上記入力用 NPN トランジスタのベースとエミッタとの間に接続され、上記フォトダイオードの受光量がゼロのときの上記エミッタ接地型増幅回路の基準出力電圧を定めるための第１の抵抗と、上記入力用 NPN トランジスタのベースと上記エミッタ接地型増幅回路の出力端子との間に接続され、上記エミッタ接地型増幅回路のゲインを定めるための第２の抵抗とを備えて、上記第１の抵抗と上記第２の抵抗が上記半導体集積回路に対して外付けされる電流電圧変換回路の調整方法であって、上記エミッタ接地型増幅回路の出力電圧を目標とする上記基準出力電圧にすべき所定の抵抗値に上記第１の抵抗と上記第２の抵抗とを設定した後、その状態で計測された上記フォトダイオードの受光量がゼロのときの上記エミッタ接地型増幅回路の出力電圧および上記入力用NPNトランジスタのベース・エミッタ間電圧に基づいて、上記入力用 NPN トランジスタのベース電流を求め、求めた上記入力用 NPN トランジスタのベース電流において上記フォトダイオードの受光量がゼロのときの上記エミッタ接地型増幅回路の出力電圧が目標とする上記基準出力電圧になるように、上記第１の抵抗と上記第２の抵抗の抵抗値を調整することを特徴としている。
【０００９】
上記請求項１の電流電圧変換回路の調整方法によれば、上記第１の抵抗と第２の抵抗を上記所定の抵抗値に設定した状態で、上記フォトダイオードの受光量がゼロのときのエミッタ接地型増幅回路の出力電圧と入力用NPNトランジスタのベース・エミッタ間電圧とを測定する。そして、その測定結果に基づいて、第１の抵抗と第２の抵抗の最適抵抗値を求めて、その抵抗を最適抵抗値に調整することにより、上記エミッタ接地型増幅回路の出力電圧を目標とする基準出力電圧にする。こうして、この電流電圧変換回路のＩＣチップの製造工程において生じる製造上のばらつきを低減できる。また、この電流電圧変換回路によれば、ＩＣ ( 集積回路 ) チップに内蔵される抵抗に比べて、抵抗値のばらつきが例えば± 1 ％以下と小さいディスクリート部品の高精度抵抗を第１の抵抗として外付けすることによって、上記フォトダイオードの受光量がゼロのときの上記エミッタ接地型増幅回路の基準出力電圧のばらつきを低減する。また、上記高精度抵抗を第２の抵抗として外付けする ことによって、エミッタ接地型増幅回路のゲインのばらつきを低減する。したがって、半導体集積回路内に基準電圧発生回路を組み込まないので、この電流電圧変換回路の回路素子数を削減でき、ＩＣチップの面積を小さくして低コストに製造できる。また、上記第１の抵抗を外付けする場合、第１の抵抗の抵抗値を設定することによって、エミッタ接地型増幅回路の基準出力電圧を容易に設定または変更できる。さらに、上記第２の抵抗を外付けにする場合、第２の抵抗の抵抗値を設定することによって、エミッタ接地型増幅回路のゲインを調整でき、飽和入射光量や入射光量範囲を容易に設定または変更できる。
【００１０】
また、請求項２の電流電圧変換回路の調整方法は、請求項１の電流電圧変換回路の調整方法において、予め抵抗値がランク分けされた複数の抵抗を用いて、上記第１の抵抗と上記第２の抵抗の抵抗値を調整することを特徴としている。
【００１１】
上記請求項２の電流電圧変換回路の調整方法によれば、要求される基準出力電圧の精度によって使用する抵抗値を適宜ランク分けして種類を減らし、ランク分けされた抵抗値の中から最適抵抗値に最も近い抵抗値を選択する。こうすることによって、使用する抵抗値の種類が多すぎるために量産時の組立工程等が複雑になることがなく、製造コストの上昇が抑えられる。
【００１２】
【発明の実施の形態】
以下、この発明の電流電圧変換回路の調整方法を図示の実施の形態により詳細に説明する。
【００１３】
図１はこの発明の実施の一形態の電流電圧変換回路の等価回路図である。この電流電圧変換回路は、入力用NPNトランジスタＱ1のベースに受光用のフォトダイオードＰＤ１のアノードを接続し、NPNトランジスタＱ1のコレクタに定電流源Ｉ1を介して電源ＶCCを接続している。上記フォトダイオードＰＤ１のカソードをフォトダイオードバイアス電圧源Ｋに接続している。そして、上記NPNトランジスタＱ1のエミッタを接地ＶEEに接続すると共に、NPNトランジスタＱ1のベースとエミッタとの間に第１の抵抗としての抵抗Ｒ1を接続している。また、上記NPNトランジスタＱ1のコレクタにNPNトランジスタＱ2のベースを接続し、NPNトランジスタＱ2のコレクタを電源ＶCCに接続すると共に、NPNトランジスタＱ2のエミッタを定電流源Ｉ2を介して接地ＶEEに接続している。上記NPNトランジスタＱ1のベースにゲイン決定用の第２の抵抗としての帰還抵抗Ｒ2の一端を接続する一方、その帰還抵抗Ｒ2の他端を出力端子としてのNPNトランジスタＱ2のエミッタに接続している。そして、上記帰還抵抗Ｒ2に発振防止用コンデンサＣ1を並列に接続している。上記NPNトランジスタＱ1,Ｑ2および定電流源Ｉ1,Ｉ2でエミッタ接地型増幅回路を構成している。
【００１４】
上記フォトダイオードＰＤ１の受光電流Ｉpが全く流れていない状態において、出力電圧ＶＯは次式で表され、この状態の出力電圧ＶＯを基準出力電圧ＶＯＳとする。
【００１５】
ＶＯ＝ＶＯＳ
＝ＩB×Ｒ2＋ＶBE×(1＋Ｒ2／Ｒ1)−Ｉd×Ｒ2 ……… (式１)
ここで、ＩBは入力用NPNトランジスタＱ1のベース電流、ＶBEは入力用NPNトランジスタＱ1のコレクタ・エミッタ間電圧、ＩdはフォトダイオードＰＤ１の暗電流を示す。式１において、暗電流Ｉdがベース電流ＩBと比較して十分に小さい場合は、式１の第3項の“−Ｉd×Ｒ2”を無視でき、基準出力電圧ＶＯＳは次式で表される。
【００１６】
ＶＯＳ＝ＩB×Ｒ2＋ＶBE×(1＋Ｒ2／Ｒ1) ……… (式２)
そして、上記フォトダイオードＰＤ１が発光ダイオード等からの光を受けると、フォトダイオードＰＤ１の入射光量に比例して受光電流Ｉpが流れ、その受光電流Ｉpの大きさに応じて出力電圧ＶＯが下がる。上記フォトダイオードＰＤ１の受光電流Ｉpに対する出力電圧ＶＯの関係は次式で表される。
【００１７】
ＶＯ＝ＶＯＳ一Ｉp×Ｒ2 ……… (式３)
また、図２は図１の電流電圧変換回路の具体的な素子および回路定数を示した回路図である。
【００１８】
図２に示すように、バイアス源にベースが接続されたNPNトランジスタＱ11のエミッタを接地ＶEEに接続し、NPNトランジスタＱ11のコレクタをPNPトランジスタＱ12のコレクタに接続している。上記PNPトランジスタＱ12のエミッタを抵抗Ｒ11(2ｋΩ)を介して電源ＶCC(５Ｖ)に接続し、PNPトランジスタＱ12のベースを抵抗Ｒ12(40ｋΩ)を介して電源ＶCCに接続している。また、上記PNPトランジスタＱ12のベースにPNPトランジスタＱ13のエミッタを接続し、PNPトランジスタＱ13のベースをNPNトランジスタＱ11のコレクタに接続すると共に、PNPトランジスタＱ13のコレクタを接地ＶEEに接続している。上記PNPトランジスタＱ12のベースにPNPトランジスタＱ14,Ｑ15のベースを夫々接続している。上記PNPトランジスタＱ14のコネクタに抵抗Ｒ13(2ｋΩ)を介して電源ＶCCを接続すると共に、PNPトランジスタＱ15のコネクタに抵抗Ｒ14(2ｋΩ)を介して電源ＶCCを接続している。上記PNPトランジスタＱ14のコレクタをNPNトランジスタＱ1のコレクタに接続し、NPNトランジスタＱ1のベースとエミッタ間の抵抗Ｒ1を430ｋΩとしている。上記NPNトランジスタＱ11とPNPトランジスタＱ12〜Ｑ14および抵抗Ｒ11〜Ｒ13で定電流源Ｉ1を構成している。
【００１９】
また、上記PNPトランジスタＱ15のコレクタをNPNトランジスタＱ16のコレクタに接続し、NPNトランジスタＱ16のエミッタを接地ＶEEに接続している。そして、上記NPNトランジスタＱ16のベースに抵抗Ｒ15(40ｋΩ)を介して接地ＶEEを接続している。上記PNPトランジスタＱ15のコレクタにNPNトランジスタのベースを接続し、NPNトランジスタのコレクタに電源ＶCCを接続すると共に、NPNトランジスタのエミッタにNPNトランジスタＱ16のベースを接続している。さらに、上記NPNトランジスタＱ16のベースにNPNトランジスタＱ18のベースを接続し、NPNトランジスタＱ18のコレクタをNPNトランジスタＱ2のエミッタに接続すると共に、NPNトランジスタＱ18のエミッタを接地ＶEEに接続している。そして、上記NPNトランジスタＱ1のベースとNPNトランジスタＱ2のエミッタとの間に接続された抵抗Ｒ2を1.3ＭΩにし、抵抗Ｒ2に並列接続された発振防止用コンデンサＣ1を２ｐＦとしている。また、フォトダイオードバイアス電圧源Ｋの電圧を５Ｖとしている。上記NPNトランジスタＱ15〜Ｑ14および抵抗Ｒ14,Ｒ15で定電流源Ｉ2を構成している。
【００２０】
図２に示す電流電圧変換回路の場合、ベース・エミッタ間電圧ＶBE＝0.665Ｖ、ベース電流ＩB＝133ｎＡとすると、式２より、基準出力電圧ＶＯＳは2.85Ｖとなる。また、図３は図２に示す電流電圧変換回路においてアンプ入力電流(受光電流Ｉp)と抵抗Ｒ1,Ｒ2と出力電圧ＶＯの関係を示したもので、抵抗Ｒ2を1.3ＭΩに固定して、抵抗Ｒ1を390ｋΩ、430ｋΩ、470ｋΩにそれぞれ変えた場合のシミュレーション結果を示す。また、図４は図２に示す電流電圧変換回路において、アンプ入力電流(受光電流Ｉp)と抵抗Ｒ1,Ｒ2と出力電圧ＶＯの関係を示したもので、抵抗Ｒ1を430ｋΩに固定して、抵抗Ｒ2を1.0ＭΩ、1.3ＭΩ、1.6ＭΩにそれぞれ変えた場合のシミュレーション結果を示す。なお、上記フォトダイオードＰＤ１の感度は0.5μＡ／μＷであるので、アンプ入力電流1.0μＡの場合のフォトダイオードＰＤ１の入射光量は2.0μＷである。
【００２１】
図３において、抵抗Ｒ1の抵抗値を選択することによって、入射光量に対する出力電圧ＶＯの線形性を変えることなく、基準出力電圧ＶＯＳを任意に設定可能であることが分かる。また、図４において、抵抗Ｒ2の抵抗値を選択することによって、飽和する入射光量の値および基準出力電圧ＶＯＳを任意に設定可能であることが分かる。以上、図３および図４に示すように、抵抗Ｒ1,Ｒ2の抵抗値を目的に応じて選択することによって、基準出力電圧ＶＯＳ、飽和入射光量、ダイナミックレンジを適宜設定することが可能である。
【００２２】
このように、上記電流電圧変換回路では、上記抵抗Ｒ1,Ｒ2をＩＣ(集積回路)チップに内蔵せずに、ＩＣチップに内蔵の抵抗に比べて抵抗値のばらつきが小さいディスクリート部品の高精度抵抗を外付けにすることによって、基準出力電圧ＶＯＳとゲインのばらつきを低減する。すなわち、ＩＣチップ内蔵の抵抗では、抵抗値のばらつきが±10〜15％程度となるが、ディスクリート部品の高精度抵抗を用いた場合では、その抵抗値のばらつきを±1％以下にすることが可能である。上記電流電圧変換回路の利得が大きく、抵抗Ｒ1,Ｒ2の抵抗値が大きい場合は、抵抗Ｒ1,Ｒ2をディスクリート部品にして外付けすることによって、ディスクリート部品の余分なコストをＩＣチップ面積の縮小により吸収することが十分可能である。
【００２３】
したがって、上記電流電圧変換回路は、ＩＣチップ内に基準電圧発生回路を組み込まないので、この電流電圧変換回路のＩＣチップの製造コストに低減することができる。また、外付けされる第１の抵抗Ｒ1の抵抗値を設定することによって、基準出力電圧ＶＯＳを容易に設定または変更することができる。さらに、外付けされる第２の抵抗Ｒ2の抵抗値を設定することによって、ゲインを調整でき、飽和入射光量や入射光量範囲を容易に設定または変更することができる。
【００２４】
次に、上記電流電圧変換回路の製造工程において生じる製造上のばらつきについて説明すると共に、そのばらつきを低減するための電流電圧変換回路の調整方法について以下に説明する。
【００２５】
上記電流電圧変換回路の半導体集積回路製造プロセスにおいて、入力用NPNトランジスタＱ1のベース・エミッタ間電圧ＶBEは±20ｍＶのばらつきを生じる。例えば、図２に示す入力用NPNトランジスタＱ1のベース・エミッタ間電圧ＶBEは、製造プロセスの目標値を0.665Ｖとしたとき、最小0.645Ｖから最大0.685Ｖのばらつきを生じる。また、同時に、上記入力用NPNトランジスタＱ1の電流増幅率hFEについても、目標値を150としたとき、電流増幅率hFEは、100から200まで±33％のばらつきを生じ、これに従ってベース電流ＩBも変動する。上記電流電圧変換回路では、入力用NPNトランジスタＱ1のコレクタ電流が20μＡなので、電流増幅率hFEが150のときのベース電流ＩBの目標値は133ｎＡとなるが、上述の電流増幅率hFEのばらつきによって、入力用NPNトランジスタＱ1のベース電流ＩBは、100ｎＡ〜200ｎＡのばらつきを生じる。そのため、基準出力電圧ＶＯＳは、2.84Ｖを中心として2.73〜3.02Ｖの範囲でばらつく。このような基準出力電圧ＶＯＳのばらつきを低減するために、基準出力電圧ＶＯＳの測定により良品の選別を行うと、要求される基準出力電圧ＶＯＳのばらつきの精度によっては、チップの歩留まりが悪くなリ、結果的に半導体集積回路の製造コストが高くなる。
【００２６】
そこで、上記ベース・エミッタ間電圧ＶBEのばらつきによる基準出力電圧ＶＯＳのばらつきを低減するため、以下の手順に従って抵抗Ｒ1の最適値を調整する。
【００２７】
まず、上記電流電圧変換回路において、外付け抵抗Ｒ1,Ｒ2をプロセスの中心条件である目標とすべき基準出力電圧ＶＯＳが発生する抵抗値に設定する(抵抗Ｒ1＝430ｋΩ、抵抗Ｒ2＝1.3ＭΩ)。
【００２８】
次に、上記フォトダイオードＰＤ１の受光量がゼロのときの基準出力電圧ＶＯＳおよび入力用NPNトランジスタＱ1のベース・エミッタ間電圧ＶBEを測定する。
【００２９】
次に、上記測定結果を式２にフィードバックすることによって、入力用NPNトランジスタＱ1のベース電流ＩBを求める。すなわち、測定された基準出力電圧ＶＯＳ,ベース・エミッタ間電圧ＶBEおよび抵抗Ｒ1,Ｒ2を式２に代入して、ベース電流ＩBを算出するのである。これより、測定されたベース・エミッタ間電圧ＶBEと、上述の計算により求めたベース電流ＩBと、目標とする基準出力電圧ＶＯＳおよび抵抗Ｒ2の抵抗値を式２に再び代入することにより、目標とする基準出力電圧ＶＯＳに最適な抵抗Ｒ1の抵抗値を求める。
【００３０】
そして、求めた最適抵抗値に抵抗Ｒ1を設定する。
【００３１】
このようにして、各ＩＣチップ毎に電気的特性を測定して、求めた最適抵抗値を抵抗Ｒ1に夫々設定することによって、ばらつきを理想的にゼロにすることができる。
【００３２】
しかしながら、使用する抵抗値の種類を多くし過ぎると、量産時に本チップを使用した基板の組立工程等において、組立を複雑にしてしまうため、要求される基準出力電圧ＶＯＳの精度によって使用する抵抗値の種類を適宜ランク分けして選択する必要がある。
【００３３】
以下、上記抵抗Ｒ1を２種類の抵抗値にランク分けした場合について説明する。
【００３４】
図５は入力用NPNトランジスタＱ1のベース・エミッタ間電圧ＶBEと電流増幅率hFEの相関関係を示し、図６は基準出力電圧ＶＯＳのばらつき低減のための抵抗Ｒ1のランク分けの例を示している。上記電流電圧変換回路において、抵抗Ｒ1を430ｋΩ、470ｋΩの２種類の抵抗を使用することによってばらつきの低減を計った。具体的には、入力用NPNトランジスタＱ1のベース・エミッタ間電圧ＶBEが0.675Ｖ以下の場合に430ｋΩの抵抗を使用し、ベース・エミッタ間電圧ＶBEが0.676Ｖ以上の場合に470ｋΩの抵抗を使用した。
【００３５】
図５に示すように、入力用NPNトランジスタＱ1のベース・エミッタ間電圧ＶBEは、電流増幅率hFEと相関関係があるので、入力用NPNトランジスタＱ1のコレクタ電流が一定の場合は、ベース・エミッタ間電圧ＶBEが大きいとき、ベース電流ＩBは大きくなる一方、ベース・エミッタ間電圧ＶBEが小さいとき、ベース電流ＩBは小さくなる。この場合の出力電圧ＶＯは、最小2.73Ｖ、最大2.92Ｖと抵抗Ｒ1の種類を１本にした場合よりも、基準出力電圧ＶＯＳのばらつきを100ｍＶ低減することが可能となった。
【００３６】
このように、上記電流電圧変換回路では、ＩＣチップの電気的特性を測定した結果に基づいて、抵抗値がランク分けされた第１の抵抗Ｒ1によって、出力電圧ＶＯを調整することによって、半導体集積回路の製造工程において生じる製造上のばらつきを低減することができる。
【００３７】
上記実施の形態では、第１の抵抗Ｒ1および第２の抵抗Ｒ2を外付け抵抗としたが、要求される出力電圧の精度等によって、第１の抵抗と第２の抵抗Ｒ2のうちのどちらか一方をＩＣチップに内蔵してもよい。
【００３８】
【発明の効果】
【００３９】
【００４０】
以上より明らかなように、請求項１の発明の電流電圧変換回路の調整方法は、エミッタが接地された入力用 NPN トランジスタを有し、フォトダイオードからの受光電流を電流電圧変換して増幅する半導体集積回路で構成されたエミッタ接地型増幅回路と、上記入力用 NPN トランジスタのベースとエミッタとの間に接続され、上記フォトダイオードの受光量がゼロのときのエミッタ接地型増幅回路の基準出力電圧を定めるための第１の抵抗と、上記入力用 NPN トランジスタのベースとエミッタ接地型増幅回路の出力端子との間に接続され、エミッタ接地型増幅回路のゲインを定めるための第２の抵抗とを備えて、上記第１の抵抗と第２の抵抗が上記半導体集積回路に対して外付けされている電流電圧変換回路の調整方法であって、上記エミッタ接地型増幅回路の出力電圧を目標とする基準出力電圧にすべき所定の抵抗値に上記第１の抵抗と第２の抵抗とを設定した後、その状態で計測された上記フォトダイオードの受光量がゼロのときのエミッタ接地型増幅回路の出力電圧および入力用NPNトランジスタのベース・エミッタ間電圧に基づいて、上記入力用 NPN トランジスタのベース電流を求め、求めた入力用 NPN トランジスタのベース電流においてフォトダイオードの受光量がゼロのときのエミッタ接地型増幅回路の出力電圧が目標とする基準出力電圧になるように、第１の抵抗と第２の抵抗の抵抗値を調整するものである。
【００４１】
したがって、請求項１の発明の電流電圧変換回路の調整方法によれば、この電流電圧変換回路を内蔵する半導体集積回路チップの電気的特性を測定した結果に基づいて、第１の抵抗と第２の抵抗の抵抗値を最適に調整することによって、半導体集積回路の製造工程において生じる製造上のばらつきを低減することができる。また、この電流電圧変換回路によれば、ＩＣチップに内蔵の抵抗に比べて抵抗値のばらつきが小さいディスクリート部品の高精度抵抗を第１の抵抗として外付けにした場合は、基準出力電圧のばらつきを低減する一方、上記高精度抵抗を第２の抵抗として外付けにした場合は、ゲインのばらつきを低減する。したがって、基準電圧発生回路を半導体集積回路内に組み込まないので、この電流電圧変換回路の回路素子を少なくして、ＩＣチップの面積を小さくできるので、製造コストを低減することができる。また、外付けする第１の抵抗の抵抗値を設定することによって、上記エミッタ接地型増幅回路の基準出力電圧を容易に設定または変更することができる。さらに、外付けする第２の抵抗の抵抗値を設定することによって、上記エミッタ接地型増幅回路のゲインを調整でき、入射光量範囲を容易に設定または変更することができる。したがって、基準出力電圧やゲインの異なる多くの用途に対応可能な電流電圧変換回路を実現することができる。
【００４２】
また、請求項２の発明の電流電圧変換回路の調整方法は、請求項１の電流電圧変換回路の調整方法において、予め抵抗値がランク分けされた複数の抵抗を用いて、上記第１の抵抗と上記第２の抵抗の抵抗値を調整するので、要求される基準出力電圧の精度によって使用する抵抗値を適宜ランク分けして種類を減らし、ランク分けされた抵抗値の中から最適抵抗値に最も近い抵抗値を選択して、使用する抵抗値の種類が多すぎるために量産時の組立工程等が複雑になるのを防ぎ、製造コストの上昇を抑えることができる。
【図面の簡単な説明】
【図１】 図１はこの発明の実施の一形態の電流電圧変換回路の等価回路図である。
【図２】 図２は上記電流電圧変換回路の具体的な素子および回路定数を示した回路図である。
【図３】 図３は上記電流電圧変換回路において、抵抗Ｒ2の抵抗値を固定して、抵抗Ｒ1の抵抗値を変えた場合の出力電圧とアンプ入力電流との関係を示す図である。
【図４】 図４は上記電流電圧変換回路において、抵抗Ｒ1の抵抗値を固定して、抵抗Ｒ2の抵抗値を変えた場合の出力電圧とアンプ入力電流との関係を示す図である。
【図５】 図５は上記電流電圧変換回路の入力用NPNトランジスタのベース・エミッタ間電圧と電流増幅率との関係を示す図である。
【図６】 図６は上記電流電圧変換回路の出力電圧のばらつき低減のための抵抗Ｒ2のランク分けの例を示す図である。
【図７】 図７は従来の電流電圧変換回路を示す等価回路図である。
【符号の説明】
ＰＤ１…フォトダイオード、
Ｑ1,Ｑ2…NPNトランジスタ、
Ｒ1,Ｒ2…抵抗、
Ｃ1…発振防止用コンデンサ、
Ｉ1,Ｉ2…定電流源。
【発明の属する技術分野】
この発明は、光強度の検出によって物体の動き等を判断する例えばパソコン用の光学式ポインティングデバイスとしてのジョイスティックやマウス等に使用される電流電圧変換回路に関する。
【０００２】
【従来の技術】
従来、フォトダイオードからの受光電流を電流電圧変換して増幅する電流電圧変換回路としては、図７に示すようなものがある。この電流電圧変換回路は、抵抗Ｒ21,Ｒ22、PNPトランジスタＱ21,Ｑ22、NPNトランジスタＱ23,Ｑ24および定電流源Ｉ11で構成された1組の差動増幅回路と、PNPトランジスタＱ25,定電流源Ｉ12で構成されたバッファ回路と、NPNトランジスタＱ26〜Ｑ28と定電流源Ｉ13で構成されたエミッタフォロワ型出力回路と、NPNトランジスタＱ23のベースに一端が接続され、他端が出力端子としてのNPNトランジスタＱ26のエミッタに接続された帰還抵抗Ｒfとを備えている。上記NPNトランジスタＱ23のベースにフォトダイオードＰＤ２のアノードを接続する一方、フォトダイオードＰＤ２のカソードにカソードバイアス電圧源Ｋ(通常は電源ＶCC)を接続している。また、上記NPNトランジスタＱ24のベースに基準電圧発生回路(図示せず)からの基準電圧源ＶRを接続している。この基準電圧源ＶRからの基準電圧によって、フォトダイオードＰＤ２の受光量がゼロのときの基準出力電圧が定まる。
【０００３】
上記構成の電流電圧変換回路において、フォトダイオードＰＤ２がＬＥＤ等からの光を受光すると、フォトダイオードＰＤ２に受光電流Ｉpが流れて、その受光電流Ｉpは、帰還抵抗Ｒfを介して出力端子に流れ込む。このとき、上記受光電流Ｉpは、帰還抵抗Ｒfに流れた電流に比例して電圧に変換され、出力端子から出力電圧ＶＯとして出力される。すなわち、上記出力電圧ＶＯは次式で表される。
【０００４】
ＶＯ＝ＶR−Ｉp×Ｒf＋ＩB×Ｒf
(ＩB：NPNトランジスタＱ23のベース電流)
【発明が解決しようとする課題】
しかしながら、上記電流電圧変換回路では、上記差動増幅回路の入力端子に基準電圧発生回路(基準電圧源ＶR)からの基準電圧を与える必要がある。したがって、１チップの半導体集積回路でこの回路を実現するには、基準電圧発生回路を半導体集積回路に組み込む必要があるため、回路規模が大きくなって、半導体集積回路の製造コストの上昇を招くという問題がある。また、上記基準電圧を半導体集積回路内部で発生させるため、一度設定された基準電圧を簡単には変更することができないという欠点がある。上記基準電圧を変更する場合は、基準電圧発生回路の設計変更および半導体集積回路製造用マスクの新規製作を伴い、新たに開発期間および開発コストが必要となり、簡単に変更することはできない。
【０００５】
そこで、この発明の目的は、低コストに製造できると共に、基準出力電圧やゲインを容易に設定または変更できる電流電圧変換回路の調整方法を提供することにある。
【０００６】
【課題を解決するための手段】
【０００７】
【０００８】
上記目的を達成するため、請求項１の電流電圧変換回路の調整方法は、エミッタが接地された入力用 NPN トランジスタを有し、フォトダイオードからの受光電流を電流電圧変換して増幅する半導体集積回路で構成されたエミッタ接地型増幅回路と、上記入力用 NPN トランジスタのベースとエミッタとの間に接続され、上記フォトダイオードの受光量がゼロのときの上記エミッタ接地型増幅回路の基準出力電圧を定めるための第１の抵抗と、上記入力用 NPN トランジスタのベースと上記エミッタ接地型増幅回路の出力端子との間に接続され、上記エミッタ接地型増幅回路のゲインを定めるための第２の抵抗とを備えて、上記第１の抵抗と上記第２の抵抗が上記半導体集積回路に対して外付けされる電流電圧変換回路の調整方法であって、上記エミッタ接地型増幅回路の出力電圧を目標とする上記基準出力電圧にすべき所定の抵抗値に上記第１の抵抗と上記第２の抵抗とを設定した後、その状態で計測された上記フォトダイオードの受光量がゼロのときの上記エミッタ接地型増幅回路の出力電圧および上記入力用NPNトランジスタのベース・エミッタ間電圧に基づいて、上記入力用 NPN トランジスタのベース電流を求め、求めた上記入力用 NPN トランジスタのベース電流において上記フォトダイオードの受光量がゼロのときの上記エミッタ接地型増幅回路の出力電圧が目標とする上記基準出力電圧になるように、上記第１の抵抗と上記第２の抵抗の抵抗値を調整することを特徴としている。
【０００９】
上記請求項１の電流電圧変換回路の調整方法によれば、上記第１の抵抗と第２の抵抗を上記所定の抵抗値に設定した状態で、上記フォトダイオードの受光量がゼロのときのエミッタ接地型増幅回路の出力電圧と入力用NPNトランジスタのベース・エミッタ間電圧とを測定する。そして、その測定結果に基づいて、第１の抵抗と第２の抵抗の最適抵抗値を求めて、その抵抗を最適抵抗値に調整することにより、上記エミッタ接地型増幅回路の出力電圧を目標とする基準出力電圧にする。こうして、この電流電圧変換回路のＩＣチップの製造工程において生じる製造上のばらつきを低減できる。また、この電流電圧変換回路によれば、ＩＣ ( 集積回路 ) チップに内蔵される抵抗に比べて、抵抗値のばらつきが例えば± 1 ％以下と小さいディスクリート部品の高精度抵抗を第１の抵抗として外付けすることによって、上記フォトダイオードの受光量がゼロのときの上記エミッタ接地型増幅回路の基準出力電圧のばらつきを低減する。また、上記高精度抵抗を第２の抵抗として外付けする ことによって、エミッタ接地型増幅回路のゲインのばらつきを低減する。したがって、半導体集積回路内に基準電圧発生回路を組み込まないので、この電流電圧変換回路の回路素子数を削減でき、ＩＣチップの面積を小さくして低コストに製造できる。また、上記第１の抵抗を外付けする場合、第１の抵抗の抵抗値を設定することによって、エミッタ接地型増幅回路の基準出力電圧を容易に設定または変更できる。さらに、上記第２の抵抗を外付けにする場合、第２の抵抗の抵抗値を設定することによって、エミッタ接地型増幅回路のゲインを調整でき、飽和入射光量や入射光量範囲を容易に設定または変更できる。
【００１０】
また、請求項２の電流電圧変換回路の調整方法は、請求項１の電流電圧変換回路の調整方法において、予め抵抗値がランク分けされた複数の抵抗を用いて、上記第１の抵抗と上記第２の抵抗の抵抗値を調整することを特徴としている。
【００１１】
上記請求項２の電流電圧変換回路の調整方法によれば、要求される基準出力電圧の精度によって使用する抵抗値を適宜ランク分けして種類を減らし、ランク分けされた抵抗値の中から最適抵抗値に最も近い抵抗値を選択する。こうすることによって、使用する抵抗値の種類が多すぎるために量産時の組立工程等が複雑になることがなく、製造コストの上昇が抑えられる。
【００１２】
【発明の実施の形態】
以下、この発明の電流電圧変換回路の調整方法を図示の実施の形態により詳細に説明する。
【００１３】
図１はこの発明の実施の一形態の電流電圧変換回路の等価回路図である。この電流電圧変換回路は、入力用NPNトランジスタＱ1のベースに受光用のフォトダイオードＰＤ１のアノードを接続し、NPNトランジスタＱ1のコレクタに定電流源Ｉ1を介して電源ＶCCを接続している。上記フォトダイオードＰＤ１のカソードをフォトダイオードバイアス電圧源Ｋに接続している。そして、上記NPNトランジスタＱ1のエミッタを接地ＶEEに接続すると共に、NPNトランジスタＱ1のベースとエミッタとの間に第１の抵抗としての抵抗Ｒ1を接続している。また、上記NPNトランジスタＱ1のコレクタにNPNトランジスタＱ2のベースを接続し、NPNトランジスタＱ2のコレクタを電源ＶCCに接続すると共に、NPNトランジスタＱ2のエミッタを定電流源Ｉ2を介して接地ＶEEに接続している。上記NPNトランジスタＱ1のベースにゲイン決定用の第２の抵抗としての帰還抵抗Ｒ2の一端を接続する一方、その帰還抵抗Ｒ2の他端を出力端子としてのNPNトランジスタＱ2のエミッタに接続している。そして、上記帰還抵抗Ｒ2に発振防止用コンデンサＣ1を並列に接続している。上記NPNトランジスタＱ1,Ｑ2および定電流源Ｉ1,Ｉ2でエミッタ接地型増幅回路を構成している。
【００１４】
上記フォトダイオードＰＤ１の受光電流Ｉpが全く流れていない状態において、出力電圧ＶＯは次式で表され、この状態の出力電圧ＶＯを基準出力電圧ＶＯＳとする。
【００１５】
ＶＯ＝ＶＯＳ
＝ＩB×Ｒ2＋ＶBE×(1＋Ｒ2／Ｒ1)−Ｉd×Ｒ2 ……… (式１)
ここで、ＩBは入力用NPNトランジスタＱ1のベース電流、ＶBEは入力用NPNトランジスタＱ1のコレクタ・エミッタ間電圧、ＩdはフォトダイオードＰＤ１の暗電流を示す。式１において、暗電流Ｉdがベース電流ＩBと比較して十分に小さい場合は、式１の第3項の“−Ｉd×Ｒ2”を無視でき、基準出力電圧ＶＯＳは次式で表される。
【００１６】
ＶＯＳ＝ＩB×Ｒ2＋ＶBE×(1＋Ｒ2／Ｒ1) ……… (式２)
そして、上記フォトダイオードＰＤ１が発光ダイオード等からの光を受けると、フォトダイオードＰＤ１の入射光量に比例して受光電流Ｉpが流れ、その受光電流Ｉpの大きさに応じて出力電圧ＶＯが下がる。上記フォトダイオードＰＤ１の受光電流Ｉpに対する出力電圧ＶＯの関係は次式で表される。
【００１７】
ＶＯ＝ＶＯＳ一Ｉp×Ｒ2 ……… (式３)
また、図２は図１の電流電圧変換回路の具体的な素子および回路定数を示した回路図である。
【００１８】
図２に示すように、バイアス源にベースが接続されたNPNトランジスタＱ11のエミッタを接地ＶEEに接続し、NPNトランジスタＱ11のコレクタをPNPトランジスタＱ12のコレクタに接続している。上記PNPトランジスタＱ12のエミッタを抵抗Ｒ11(2ｋΩ)を介して電源ＶCC(５Ｖ)に接続し、PNPトランジスタＱ12のベースを抵抗Ｒ12(40ｋΩ)を介して電源ＶCCに接続している。また、上記PNPトランジスタＱ12のベースにPNPトランジスタＱ13のエミッタを接続し、PNPトランジスタＱ13のベースをNPNトランジスタＱ11のコレクタに接続すると共に、PNPトランジスタＱ13のコレクタを接地ＶEEに接続している。上記PNPトランジスタＱ12のベースにPNPトランジスタＱ14,Ｑ15のベースを夫々接続している。上記PNPトランジスタＱ14のコネクタに抵抗Ｒ13(2ｋΩ)を介して電源ＶCCを接続すると共に、PNPトランジスタＱ15のコネクタに抵抗Ｒ14(2ｋΩ)を介して電源ＶCCを接続している。上記PNPトランジスタＱ14のコレクタをNPNトランジスタＱ1のコレクタに接続し、NPNトランジスタＱ1のベースとエミッタ間の抵抗Ｒ1を430ｋΩとしている。上記NPNトランジスタＱ11とPNPトランジスタＱ12〜Ｑ14および抵抗Ｒ11〜Ｒ13で定電流源Ｉ1を構成している。
【００１９】
また、上記PNPトランジスタＱ15のコレクタをNPNトランジスタＱ16のコレクタに接続し、NPNトランジスタＱ16のエミッタを接地ＶEEに接続している。そして、上記NPNトランジスタＱ16のベースに抵抗Ｒ15(40ｋΩ)を介して接地ＶEEを接続している。上記PNPトランジスタＱ15のコレクタにNPNトランジスタのベースを接続し、NPNトランジスタのコレクタに電源ＶCCを接続すると共に、NPNトランジスタのエミッタにNPNトランジスタＱ16のベースを接続している。さらに、上記NPNトランジスタＱ16のベースにNPNトランジスタＱ18のベースを接続し、NPNトランジスタＱ18のコレクタをNPNトランジスタＱ2のエミッタに接続すると共に、NPNトランジスタＱ18のエミッタを接地ＶEEに接続している。そして、上記NPNトランジスタＱ1のベースとNPNトランジスタＱ2のエミッタとの間に接続された抵抗Ｒ2を1.3ＭΩにし、抵抗Ｒ2に並列接続された発振防止用コンデンサＣ1を２ｐＦとしている。また、フォトダイオードバイアス電圧源Ｋの電圧を５Ｖとしている。上記NPNトランジスタＱ15〜Ｑ14および抵抗Ｒ14,Ｒ15で定電流源Ｉ2を構成している。
【００２０】
図２に示す電流電圧変換回路の場合、ベース・エミッタ間電圧ＶBE＝0.665Ｖ、ベース電流ＩB＝133ｎＡとすると、式２より、基準出力電圧ＶＯＳは2.85Ｖとなる。また、図３は図２に示す電流電圧変換回路においてアンプ入力電流(受光電流Ｉp)と抵抗Ｒ1,Ｒ2と出力電圧ＶＯの関係を示したもので、抵抗Ｒ2を1.3ＭΩに固定して、抵抗Ｒ1を390ｋΩ、430ｋΩ、470ｋΩにそれぞれ変えた場合のシミュレーション結果を示す。また、図４は図２に示す電流電圧変換回路において、アンプ入力電流(受光電流Ｉp)と抵抗Ｒ1,Ｒ2と出力電圧ＶＯの関係を示したもので、抵抗Ｒ1を430ｋΩに固定して、抵抗Ｒ2を1.0ＭΩ、1.3ＭΩ、1.6ＭΩにそれぞれ変えた場合のシミュレーション結果を示す。なお、上記フォトダイオードＰＤ１の感度は0.5μＡ／μＷであるので、アンプ入力電流1.0μＡの場合のフォトダイオードＰＤ１の入射光量は2.0μＷである。
【００２１】
図３において、抵抗Ｒ1の抵抗値を選択することによって、入射光量に対する出力電圧ＶＯの線形性を変えることなく、基準出力電圧ＶＯＳを任意に設定可能であることが分かる。また、図４において、抵抗Ｒ2の抵抗値を選択することによって、飽和する入射光量の値および基準出力電圧ＶＯＳを任意に設定可能であることが分かる。以上、図３および図４に示すように、抵抗Ｒ1,Ｒ2の抵抗値を目的に応じて選択することによって、基準出力電圧ＶＯＳ、飽和入射光量、ダイナミックレンジを適宜設定することが可能である。
【００２２】
このように、上記電流電圧変換回路では、上記抵抗Ｒ1,Ｒ2をＩＣ(集積回路)チップに内蔵せずに、ＩＣチップに内蔵の抵抗に比べて抵抗値のばらつきが小さいディスクリート部品の高精度抵抗を外付けにすることによって、基準出力電圧ＶＯＳとゲインのばらつきを低減する。すなわち、ＩＣチップ内蔵の抵抗では、抵抗値のばらつきが±10〜15％程度となるが、ディスクリート部品の高精度抵抗を用いた場合では、その抵抗値のばらつきを±1％以下にすることが可能である。上記電流電圧変換回路の利得が大きく、抵抗Ｒ1,Ｒ2の抵抗値が大きい場合は、抵抗Ｒ1,Ｒ2をディスクリート部品にして外付けすることによって、ディスクリート部品の余分なコストをＩＣチップ面積の縮小により吸収することが十分可能である。
【００２３】
したがって、上記電流電圧変換回路は、ＩＣチップ内に基準電圧発生回路を組み込まないので、この電流電圧変換回路のＩＣチップの製造コストに低減することができる。また、外付けされる第１の抵抗Ｒ1の抵抗値を設定することによって、基準出力電圧ＶＯＳを容易に設定または変更することができる。さらに、外付けされる第２の抵抗Ｒ2の抵抗値を設定することによって、ゲインを調整でき、飽和入射光量や入射光量範囲を容易に設定または変更することができる。
【００２４】
次に、上記電流電圧変換回路の製造工程において生じる製造上のばらつきについて説明すると共に、そのばらつきを低減するための電流電圧変換回路の調整方法について以下に説明する。
【００２５】
上記電流電圧変換回路の半導体集積回路製造プロセスにおいて、入力用NPNトランジスタＱ1のベース・エミッタ間電圧ＶBEは±20ｍＶのばらつきを生じる。例えば、図２に示す入力用NPNトランジスタＱ1のベース・エミッタ間電圧ＶBEは、製造プロセスの目標値を0.665Ｖとしたとき、最小0.645Ｖから最大0.685Ｖのばらつきを生じる。また、同時に、上記入力用NPNトランジスタＱ1の電流増幅率hFEについても、目標値を150としたとき、電流増幅率hFEは、100から200まで±33％のばらつきを生じ、これに従ってベース電流ＩBも変動する。上記電流電圧変換回路では、入力用NPNトランジスタＱ1のコレクタ電流が20μＡなので、電流増幅率hFEが150のときのベース電流ＩBの目標値は133ｎＡとなるが、上述の電流増幅率hFEのばらつきによって、入力用NPNトランジスタＱ1のベース電流ＩBは、100ｎＡ〜200ｎＡのばらつきを生じる。そのため、基準出力電圧ＶＯＳは、2.84Ｖを中心として2.73〜3.02Ｖの範囲でばらつく。このような基準出力電圧ＶＯＳのばらつきを低減するために、基準出力電圧ＶＯＳの測定により良品の選別を行うと、要求される基準出力電圧ＶＯＳのばらつきの精度によっては、チップの歩留まりが悪くなリ、結果的に半導体集積回路の製造コストが高くなる。
【００２６】
そこで、上記ベース・エミッタ間電圧ＶBEのばらつきによる基準出力電圧ＶＯＳのばらつきを低減するため、以下の手順に従って抵抗Ｒ1の最適値を調整する。
【００２７】
まず、上記電流電圧変換回路において、外付け抵抗Ｒ1,Ｒ2をプロセスの中心条件である目標とすべき基準出力電圧ＶＯＳが発生する抵抗値に設定する(抵抗Ｒ1＝430ｋΩ、抵抗Ｒ2＝1.3ＭΩ)。
【００２８】
次に、上記フォトダイオードＰＤ１の受光量がゼロのときの基準出力電圧ＶＯＳおよび入力用NPNトランジスタＱ1のベース・エミッタ間電圧ＶBEを測定する。
【００２９】
次に、上記測定結果を式２にフィードバックすることによって、入力用NPNトランジスタＱ1のベース電流ＩBを求める。すなわち、測定された基準出力電圧ＶＯＳ,ベース・エミッタ間電圧ＶBEおよび抵抗Ｒ1,Ｒ2を式２に代入して、ベース電流ＩBを算出するのである。これより、測定されたベース・エミッタ間電圧ＶBEと、上述の計算により求めたベース電流ＩBと、目標とする基準出力電圧ＶＯＳおよび抵抗Ｒ2の抵抗値を式２に再び代入することにより、目標とする基準出力電圧ＶＯＳに最適な抵抗Ｒ1の抵抗値を求める。
【００３０】
そして、求めた最適抵抗値に抵抗Ｒ1を設定する。
【００３１】
このようにして、各ＩＣチップ毎に電気的特性を測定して、求めた最適抵抗値を抵抗Ｒ1に夫々設定することによって、ばらつきを理想的にゼロにすることができる。
【００３２】
しかしながら、使用する抵抗値の種類を多くし過ぎると、量産時に本チップを使用した基板の組立工程等において、組立を複雑にしてしまうため、要求される基準出力電圧ＶＯＳの精度によって使用する抵抗値の種類を適宜ランク分けして選択する必要がある。
【００３３】
以下、上記抵抗Ｒ1を２種類の抵抗値にランク分けした場合について説明する。
【００３４】
図５は入力用NPNトランジスタＱ1のベース・エミッタ間電圧ＶBEと電流増幅率hFEの相関関係を示し、図６は基準出力電圧ＶＯＳのばらつき低減のための抵抗Ｒ1のランク分けの例を示している。上記電流電圧変換回路において、抵抗Ｒ1を430ｋΩ、470ｋΩの２種類の抵抗を使用することによってばらつきの低減を計った。具体的には、入力用NPNトランジスタＱ1のベース・エミッタ間電圧ＶBEが0.675Ｖ以下の場合に430ｋΩの抵抗を使用し、ベース・エミッタ間電圧ＶBEが0.676Ｖ以上の場合に470ｋΩの抵抗を使用した。
【００３５】
図５に示すように、入力用NPNトランジスタＱ1のベース・エミッタ間電圧ＶBEは、電流増幅率hFEと相関関係があるので、入力用NPNトランジスタＱ1のコレクタ電流が一定の場合は、ベース・エミッタ間電圧ＶBEが大きいとき、ベース電流ＩBは大きくなる一方、ベース・エミッタ間電圧ＶBEが小さいとき、ベース電流ＩBは小さくなる。この場合の出力電圧ＶＯは、最小2.73Ｖ、最大2.92Ｖと抵抗Ｒ1の種類を１本にした場合よりも、基準出力電圧ＶＯＳのばらつきを100ｍＶ低減することが可能となった。
【００３６】
このように、上記電流電圧変換回路では、ＩＣチップの電気的特性を測定した結果に基づいて、抵抗値がランク分けされた第１の抵抗Ｒ1によって、出力電圧ＶＯを調整することによって、半導体集積回路の製造工程において生じる製造上のばらつきを低減することができる。
【００３７】
上記実施の形態では、第１の抵抗Ｒ1および第２の抵抗Ｒ2を外付け抵抗としたが、要求される出力電圧の精度等によって、第１の抵抗と第２の抵抗Ｒ2のうちのどちらか一方をＩＣチップに内蔵してもよい。
【００３８】
【発明の効果】
【００３９】
【００４０】
以上より明らかなように、請求項１の発明の電流電圧変換回路の調整方法は、エミッタが接地された入力用 NPN トランジスタを有し、フォトダイオードからの受光電流を電流電圧変換して増幅する半導体集積回路で構成されたエミッタ接地型増幅回路と、上記入力用 NPN トランジスタのベースとエミッタとの間に接続され、上記フォトダイオードの受光量がゼロのときのエミッタ接地型増幅回路の基準出力電圧を定めるための第１の抵抗と、上記入力用 NPN トランジスタのベースとエミッタ接地型増幅回路の出力端子との間に接続され、エミッタ接地型増幅回路のゲインを定めるための第２の抵抗とを備えて、上記第１の抵抗と第２の抵抗が上記半導体集積回路に対して外付けされている電流電圧変換回路の調整方法であって、上記エミッタ接地型増幅回路の出力電圧を目標とする基準出力電圧にすべき所定の抵抗値に上記第１の抵抗と第２の抵抗とを設定した後、その状態で計測された上記フォトダイオードの受光量がゼロのときのエミッタ接地型増幅回路の出力電圧および入力用NPNトランジスタのベース・エミッタ間電圧に基づいて、上記入力用 NPN トランジスタのベース電流を求め、求めた入力用 NPN トランジスタのベース電流においてフォトダイオードの受光量がゼロのときのエミッタ接地型増幅回路の出力電圧が目標とする基準出力電圧になるように、第１の抵抗と第２の抵抗の抵抗値を調整するものである。
【００４１】
したがって、請求項１の発明の電流電圧変換回路の調整方法によれば、この電流電圧変換回路を内蔵する半導体集積回路チップの電気的特性を測定した結果に基づいて、第１の抵抗と第２の抵抗の抵抗値を最適に調整することによって、半導体集積回路の製造工程において生じる製造上のばらつきを低減することができる。また、この電流電圧変換回路によれば、ＩＣチップに内蔵の抵抗に比べて抵抗値のばらつきが小さいディスクリート部品の高精度抵抗を第１の抵抗として外付けにした場合は、基準出力電圧のばらつきを低減する一方、上記高精度抵抗を第２の抵抗として外付けにした場合は、ゲインのばらつきを低減する。したがって、基準電圧発生回路を半導体集積回路内に組み込まないので、この電流電圧変換回路の回路素子を少なくして、ＩＣチップの面積を小さくできるので、製造コストを低減することができる。また、外付けする第１の抵抗の抵抗値を設定することによって、上記エミッタ接地型増幅回路の基準出力電圧を容易に設定または変更することができる。さらに、外付けする第２の抵抗の抵抗値を設定することによって、上記エミッタ接地型増幅回路のゲインを調整でき、入射光量範囲を容易に設定または変更することができる。したがって、基準出力電圧やゲインの異なる多くの用途に対応可能な電流電圧変換回路を実現することができる。
【００４２】
また、請求項２の発明の電流電圧変換回路の調整方法は、請求項１の電流電圧変換回路の調整方法において、予め抵抗値がランク分けされた複数の抵抗を用いて、上記第１の抵抗と上記第２の抵抗の抵抗値を調整するので、要求される基準出力電圧の精度によって使用する抵抗値を適宜ランク分けして種類を減らし、ランク分けされた抵抗値の中から最適抵抗値に最も近い抵抗値を選択して、使用する抵抗値の種類が多すぎるために量産時の組立工程等が複雑になるのを防ぎ、製造コストの上昇を抑えることができる。
【図面の簡単な説明】
【図１】 図１はこの発明の実施の一形態の電流電圧変換回路の等価回路図である。
【図２】 図２は上記電流電圧変換回路の具体的な素子および回路定数を示した回路図である。
【図３】 図３は上記電流電圧変換回路において、抵抗Ｒ2の抵抗値を固定して、抵抗Ｒ1の抵抗値を変えた場合の出力電圧とアンプ入力電流との関係を示す図である。
【図４】 図４は上記電流電圧変換回路において、抵抗Ｒ1の抵抗値を固定して、抵抗Ｒ2の抵抗値を変えた場合の出力電圧とアンプ入力電流との関係を示す図である。
【図５】 図５は上記電流電圧変換回路の入力用NPNトランジスタのベース・エミッタ間電圧と電流増幅率との関係を示す図である。
【図６】 図６は上記電流電圧変換回路の出力電圧のばらつき低減のための抵抗Ｒ2のランク分けの例を示す図である。
【図７】 図７は従来の電流電圧変換回路を示す等価回路図である。
【符号の説明】
ＰＤ１…フォトダイオード、
Ｑ1,Ｑ2…NPNトランジスタ、
Ｒ1,Ｒ2…抵抗、
Ｃ1…発振防止用コンデンサ、
Ｉ1,Ｉ2…定電流源。
Claims (2)
- エミッタが接地された入力用 NPN トランジスタを有し、フォトダイオードからの受光電流を電流電圧変換して増幅する半導体集積回路で構成されたエミッタ接地型増幅回路と、
上記入力用 NPN トランジスタのベースとエミッタとの間に接続され、上記フォトダイオードの受光量がゼロのときの上記エミッタ接地型増幅回路の基準出力電圧を定めるための第１の抵抗と、
上記入力用 NPN トランジスタのベースと上記エミッタ接地型増幅回路の出力端子との間に接続され、上記エミッタ接地型増幅回路のゲインを定めるための第２の抵抗とを備えて、
上記第１の抵抗と上記第２の抵抗が上記半導体集積回路に対して外付けされる電流電圧変換回路の調整方法であって、
上記エミッタ接地型増幅回路の出力電圧を目標とする上記基準出力電圧にすべき所定の抵抗値に上記第１の抵抗と上記第２の抵抗とを設定した後、その状態で計測された上記フォトダイオードの受光量がゼロのときの上記エミッタ接地型増幅回路の出力電圧および上記入力用NPNトランジスタのベース・エミッタ間電圧に基づいて、上記入力用 NPN トランジスタのベース電流を求め、
求めた上記入力用 NPN トランジスタのベース電流において上記フォトダイオードの受光量がゼロのときの上記エミッタ接地型増幅回路の出力電圧が目標とする上記基準出力電圧になるように、上記第１の抵抗と上記第２の抵抗の抵抗値を調整することを特徴とする電流電圧変換回路の調整方法。 - 請求項１に記載の電流電圧変換回路の調整方法において、
予め抵抗値がランク分けされた複数の抵抗を用いて、上記第１の抵抗と上記第２の抵抗の抵抗値を調整することを特徴とする電流電圧変換回路の調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04187997A JP3762510B2 (ja) | 1997-02-26 | 1997-02-26 | 電流電圧変換回路の調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04187997A JP3762510B2 (ja) | 1997-02-26 | 1997-02-26 | 電流電圧変換回路の調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10242772A JPH10242772A (ja) | 1998-09-11 |
| JP3762510B2 true JP3762510B2 (ja) | 2006-04-05 |
Family
ID=12620568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04187997A Expired - Fee Related JP3762510B2 (ja) | 1997-02-26 | 1997-02-26 | 電流電圧変換回路の調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3762510B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5017043B2 (ja) | 2007-09-28 | 2012-09-05 | 株式会社東芝 | 受光回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61212907A (ja) * | 1985-03-18 | 1986-09-20 | Fujitsu Ltd | 半導体集積回路 |
| JPH01152807A (ja) * | 1987-12-09 | 1989-06-15 | Nec Corp | 電流供給回路 |
| JP3217806B2 (ja) * | 1991-06-14 | 2001-10-15 | 株式会社リコー | 光検出回路 |
| JP3335455B2 (ja) * | 1994-01-19 | 2002-10-15 | 富士通株式会社 | 電流電圧変換回路 |
| JP3431282B2 (ja) * | 1994-05-19 | 2003-07-28 | ソニー株式会社 | 受光信号増幅回路及び受光信号処理装置 |
-
1997
- 1997-02-26 JP JP04187997A patent/JP3762510B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10242772A (ja) | 1998-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7746061B2 (en) | Method of performing signal-measured calibration | |
| JPH0648449B2 (ja) | 高精度バンドギヤツプ電圧基準回路 | |
| US20100111137A1 (en) | Temperature sensing circuit using cmos switch-capacitor | |
| CN109813455B (zh) | 一种cmos温度传感器 | |
| EP0640904B1 (en) | Curvature correction circuit for a voltage reference | |
| US4485301A (en) | Linear two-terminal integrated circuit photo sensor | |
| JP2000074747A (ja) | 温度検出回路及び温度検出方法並びに光電変換回路 | |
| JP3762510B2 (ja) | 電流電圧変換回路の調整方法 | |
| US20060006312A1 (en) | Photoreceptor amplifier circuit and optical pickup | |
| US20040217783A1 (en) | Temperature sensor apparatus | |
| JP4080403B2 (ja) | 受光アンプ回路および光ピックアップ | |
| JP4665741B2 (ja) | 光送信器 | |
| JP2778781B2 (ja) | 閾値電圧生成回路 | |
| JPH11122195A (ja) | 受光素子内蔵集積回路 | |
| US20060244541A1 (en) | Methods and apparatus for precision limiting in transimpedance amplifiers | |
| JPH1188068A (ja) | 受光アンプ回路 | |
| US6020731A (en) | Constant voltage output circuit which determines a common base electric potential for first and second bipolar transistors whose bases are connected | |
| US20220307916A1 (en) | Temperature Detector | |
| Groiss et al. | A high accurate logarithmic amplifier system with wide input range and extreme low temperature coefficient | |
| JP4417034B2 (ja) | 基準電圧発生装置、受光アンプ回路および光ディスク装置 | |
| Tadić et al. | A BJT translinear loop based optoelectronic integrated circuit with variable transimpedance for optical storage systems | |
| JPH0993912A (ja) | 半導体集積回路 | |
| JPH05281254A (ja) | 半導体加速度センサ | |
| JPS5843283Y2 (ja) | 集積回路用差動増幅回路 | |
| JPS63278382A (ja) | 光受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040820 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051013 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060113 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |